CN103988145A - 功率管理策略的用户级控制 - Google Patents

功率管理策略的用户级控制 Download PDF

Info

Publication number
CN103988145A
CN103988145A CN201280061735.4A CN201280061735A CN103988145A CN 103988145 A CN103988145 A CN 103988145A CN 201280061735 A CN201280061735 A CN 201280061735A CN 103988145 A CN103988145 A CN 103988145A
Authority
CN
China
Prior art keywords
power
value
epb
power management
performance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280061735.4A
Other languages
English (en)
Other versions
CN103988145B (zh
Inventor
K·V·西斯特拉
J·谢拉
S·H·冈瑟
E·罗特姆
A·纳韦
E·威斯曼
A·阿加瓦尔
M·T·罗兰德
A·万玛
I·M·斯坦纳
M·巴斯
A·N·阿南塔克里什南
J·布兰德特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=46601496&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN103988145(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN103988145A publication Critical patent/CN103988145A/zh
Application granted granted Critical
Publication of CN103988145B publication Critical patent/CN103988145B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)

Abstract

在一个实施例中，本发明包括具有核以及功率控制器的处理器，功率控制器用以控制处理器的功率管理特征。功率控制器可从核接收能量性能倾斜(EPB)值并基于该值访问功率性能调节表。使用来自表的信息，可更新功率管理特征的至少一个设定。描述和要求保护了其它实施例。

Description

功率管理策略的用户级控制
背景技术
半导体加工和逻辑设计的发展已允许可存在于集成电路器件上的逻辑的量增加。结果，计算机系统配置已从系统中的单个或多个集成电路演变至多硬件线程、多核、多设备和/或完善的各集成电路上的系统。附加地，随着集成电路的密度增长，计算系统的功率需求(从嵌入式系统至服务器)也已逐步升级。此外，软件效率低及其对硬件的需要也已造成计算设备能耗的增加。事实上，一些研究表明，计算设备消耗整个国家(例如美国)的电力供给的相当大百分比。结果，对于与集成电路关联的能效和节能具有至关重要的需求。随着服务器、台式计算机、笔记簿电脑、超级本、平板计算机、移动电话、处理器、嵌入式系统等设备变得越来越盛行(从纳入到典型计算机、汽车和电视机至生物技术)，这些需求将增加。
在许多计算环境中，已成事实的是在许多时间，诸如服务器之类的计算系统在低于它们的峰值性能水平下很好地工作。在这些低利用周期中，焦点在于节省尽可能多的功率以降低能量成本。功率管理技术可在低利用周期期间给予显著的功率节省。然而，任何功率管理技术都牵涉到功率/性能权衡。
由于集成度的增加，许多处理器可包括能够控制高达总平台功率的2/3的功率管理技术。在许多情形下，这些技术受处理器中的功率控制单元(PCU)控制。每个功率管理特征在设计中被特别地调节以获得最佳的功率/性能权衡。在调节时间，业内很少认识到系统的实际工作负载和使用模式。假定缺少这种认识，调节过程是保守的并且肯定是向损失尽可能少的性能倾斜的。这种方法阻止终端用户作出显著的功率节省，该终端用户愿意忍受更多的性能损失来换回功率节省。
由此，典型地，功率管理特征被静态地调节以忍受非常少的性能损失。这导致若干的消极面。首先，在其中终端用户可容忍高性能损失的低利用下，无法实现可得的功率节省。其次，除了由操作系统(OS)提供的默认概况外，终端用户通常对于功率/性能权衡没有选择权。给定调节功率管理特征中牵涉到的复杂性，终端用户极少会冒险地针对其目标用途调节各个特征，并由此这些特征的潜在益处常常无法实现。
附图简述
图1是根据本发明一个实施例的可调节功率性能负载线技术的调节电路的架构的框图。
图2是根据本发明一实施例的调节表的框图。
图3是根据本发明一实施例的方法的流程图。
图4是根据本发明一实施例的处理器的框图。
图5是根据本发明另一实施例的多域处理器的框图。
图6是根据本发明一实施例的系统的框图。
图7是根据本发明一实施例的具有点对点(PtP)互连的多处理器系统的框图。
图8是根据本发明一个实施例的部分连接的四核处理器系统的框图。
具体实施方式
实施例提供所谓的能量性能倾斜(energy performance bias EPB)作为一架构特征。该参数的控制允许来自终端用户的简单高级输入以指示来自终端用户的功率/性能权衡偏好。该输入可被用来提供具有不同的功率和性能权衡点的多重调节级别。通过将该能量性能倾斜关联于直接用户输入，这些实施例使终端用户以简单方式直接地控制功率/性能权衡。本文中使用的术语“终端用户”或“用户”被理解为包括不同程度的计算机用户，包括技术和非技术用户、信息技术(IT)人员、数据中心人员等等。
由此，取代对每种功率管理技术提供完全的调节灵活性并允许终端用户调节每个特征，由用户提供单个输入以控制这些不同的特征。EPB值可由此对应于单个输入值以控制多个功率管理特征。此外，要理解，EPB值的提供可来自多个外部实体，包括但不限于操作系统(OS)、基本输入/输出系统(BIOS)、平台的外部嵌入式控制器(例如基板管理控制器(BMC)、数据中心中央处理软件)，并经由网络和节点管理器设备等与尤其是平台通信(自动地或经由用户)。并且在一些实施例中，可阻止终端用户获得进行这些单独控制。因而，可避免向终端用户暴露大量功率管理特征的所有特征的固有困难，特别是因为多数终端用户几乎不知道或完全不知道如何调节这些单个特征。在实践中，90％的服务器用户从不改变对服务器的默认功率管理配置，并且非常相似的困境也存在于客户机使用模型中。
下面表1示出根据本发明实施例在不同处理器模型下可供使用并可使用一个或多个EPB输入全局地控制的功率管理特征的列表。从表1可以看出，特征的数目是相异的并且大的。对于每一代处理器，该列表继续增长。如所见那样，功率管理特征可在处理器本身、存储器或存储器互连或其它互连结构中执行。实施例可提供处理器的多个功率管理特征的全局控制，在一些实施例中包括表1所示的功率管理特征。然而要理解，该列表仅为示例性的，并且根据本发明一实施例，其它功率管理特征可使用EPB值受到控制。
表1
功率/性能负载线是在不同使用下的系统的功耗的广泛接受的表征。该负载线表示在每个递交的性能级别下消耗的功率，并将功率管理特征的性能影响考虑在内。经由根据本发明一实施例的能量性能倾斜设定，可实现功率性能负载线的调节。该设定或滑动条由此允许终端用户选择在面向性能的调节设定和面向功率节省的调节设定之间的选择范围。每个EPB值可被映射到功率和性能之间的对应权衡级别。
尽管下面的实施例是参照例如计算平台或处理器的特定集成电路中的节能和能效来描述的，然而其它实施例适用于其它类型的集成电路和逻辑器件。本文描述的实施例的相似技术和教义可适用于可从更好的能效和节能中得益的其它类型的电路或半导体器件。例如，所披露的实施例不限于任何具体类型的计算机系统，并也可用于其它设备，例如手持设备、芯片上系统(SoC)以及嵌入式应用。手持设备的一些例子包括蜂窝电话、互联网协议设备、数字相机、个人数字助理(PDA)和手持PC。嵌入式应用一般包括微控制器、数字信号处理器(DSP)、网络计算机(上网本)、机顶盒、网络集线器、广域网(WAN)交换机或能执行下面教示的功能和操作的任何其它系统。此外，本文描述的装置、方法和系统不限于物理计算设备，而是也涉及对节能和能效的软件优化。如从下面的描述中变得更清楚的那样，本文描述的方法、装置和系统的实施例(不管是针对硬件、固件、软件还是其组合)对于“绿色技术”未来是至关重要的，例如涵盖美国经济的很大一部分的产品中的节能和能效。
现在参见图1，其示出根据本发明一实施例的可调节功率性能负载线技术的调节电路的架构的框图。在图1的实施例中，每个逻辑线程可提供一输入，即能量性能倾斜值，在这里被称为EPB值。注意，该逻辑线程可对应于逻辑处理器或其它执行实体。性能和功率之间的策略选择可经由寄存器或其它存储(例如4位输入寄存器)按逻辑线程提供。在该例中，在这一实施例中可实现16级的功率和性能权衡。根据一种惯例，值0表示在节省功率时对性能损失非常低(或甚至为零)的容忍。另一方面，值15表示对性能损失的高容忍以及节省尽可能多的功率。注意，该EPB输入可通过操作系统(OS)或通过系统基本输入/输出系统(BIOS)提供，或甚至直接或间接地通过用户级别应用提供。
在一种使用模型中，其中操作系统支持多种功率/性能概况，OS基于由管理者(可以是终端用户的一个例子)选择的功率/性能概况将能量性能倾斜寄存器配置至适当值。为此，实施例可提供用户接口以请求和接收对给定的EPB值的用户选择。该用户接口功能可容纳在BIOS或OS或其它客户系统级别软件中。在先进的使用模型中，数据中心管理者或其它信息技术人员可基于日时策略提供输入。例如，在高峰使用时间，管理者可选择配置值0，而在非高峰小时期间，管理者可选择将服务器配置至值15以节省尽可能多的功率。
在对于先进应用级别控制的另一使用模型下，所述先进应用级别控制支持应用在一级别的服务协议下期望接收的性能级别的应用监视的选项，应用可通过OS服务调节在其当前操作级别下应用可接受的性能损失的级别。
如图1所示，可使用功率管理调节电路100以接收来自多核处理器的多个核的输入EPB值并使用这些值来确定功率和性能策略之间的适当权衡，并将设定提供给负责控制包括处理器的系统的多个功率管理特征的代理。在一个实施例中，电路100可实现在处理器的功率控制单元(PCU)的逻辑中，尽管这些实施例可实现在其它硬件或软件中。如所见那样，电路100包括采样器110，该采样器110可接收从各核输入的EPB值。注意，在一个实施例中，所接收的这些值可来自逻辑线程，所述逻辑线程基于其编程提供值。尽管EPB值在图1的实施例中描述为从核接收，然而在多个实施例中，EPB值可以按核的线程、按核或按包括数个核的封装件或其它粒度(granularity)。通过这些多个输入，线程特有的优化可基于正被执行的工作负载来作出。所接收的EPB值可在一采样点被存储在EPB采样器110中的临时存储(例如寄存器)中，所述采样点可以根据给定的间隔。在一个实施例中，EPB输入可在预定间隔被采样，例如每1毫秒(ms)一次。从各核获得的采样可被提供给EPB组合器120，该EPB组合器120可从这些多个值产生单个值。对于不是线程特有(例如存储器控制器、互连、存储器或诸如此类的)的功率管理优化，可提供用于求解来自多个线程的输入的机制。在一个实施例中，该解可以经由偏爱性能的策略。为此，可在所有线程的输入上执行min(最小值)函数，并且结果值表示最多性能偏爱的EPB输入。该值随后可用来确定处理器功率/性能策略级别。然而，要理解，本发明的范围不受到如此限制。作为不是最小值函数的例子，可在各个线程值之间执行求平均。另一例子是按控制功率域作出最小值函数，所述控制功率域可保持若干组的核或线程。
仍然参见图1，与例如EPB值的最小值对应的单个值可被提供给位元(bin)发生器130。注意在各实施例中，该位元发生器可以是可供选择的以提供更细粒度的控制。也就是说，位元发生器130可通过取所接收的EPB值并将其放置在与多个更粗粒度的控制级别对应的多个位元中的一个来使调节一般化，以使如此确定的EPB值可被装入(bucketed into)内部值。如前面描述的，通过4位EPB值，可提供16个级别。然而，一些系统相对于功率管理特征的数目可能不足够复杂，并由此所确定的EPB值可对应于小于16个相应级别的N个位元中的一个。在一个实施例中，为了简化和最小化对处理器的调节量，EPB值可被分配至N个桶或位元中的一个。在一个实施例中，N可以等于4。在该例中，每个桶表示总功率管理范围的1/4的连续范围。这些桶可直接映射至由某些操作系统支持的功率/性能概况。表2示出根据本发明一个实施例的四个桶的调节准则。然而，要理解，在其它实施例中可使用不同的调节准则。
表2
仍然参见图1，如此确定的位元值可被提供给变化检测器140，该变化检测器140可确定自从上次分析间隔起位元值是否已改变。如果不是，则对于该分析间隔可不执行电路100的进一步操作。如果相反，该值已改变，则可使用该新值来访问功率/性能表150。在各实施例中，该表可被存储在处理器中，例如存储在PCU的非易失性存储中。可对该表进行预调节以提供对用户透明的调节设定，该对用户透明的调节设定对应于选定的功率/性能概况。一般来说，表150可包括每个功率管理特征的一个或多个条目。每个条目可进一步包括多个字段，每个字段关联于桶之一(或指示的EPB值)以存储用于该特征或特征设定的参数。这些参数可以是用于某一功率管理特征的值，或可以是对给定的设定执行的代码的地址。
现在参照图2，其中示出了根据本发明一实施例的调节表的框图。如图2所示，表150包括多个条目1500-151n。如所见那样，这些条目中的每一个可关联于给定的功率管理特征设定。一些特征可具有与其关联的一个以上的设定。对于其它功率管理特征，仅提供对单个设定的条目。
如表150中进一步看到的，每个条目包括多个字段。在图2所示的实施例中，提供字段152、154、156和158。每个字段关联于如前面讨论的多个位元中给定的一个，即给定的策略。在其它实施例中，每个字段可关联于给定的EPB值。由此对于每个功率管理特征设定，每个位元可具有在其对应字段中的值。在特定实现方式中，每个字段可包括一值，该值可用来控制功率管理特征的启用、提供配置寄存器值或诸如此类。对于一些特征和设定，多个位元具有相同的值是可能的，然而本发明的范围不限于这个方面。
基于该位元值，表的相应列可被访问并且所访问的列的所有字段可被读出，例如作为单个向量读出或每循环经由条目字段重复地读出。如下文中将要讨论的那样，从表输出的这些值可被提供给变化检测器160。尽管在图3的实施例中示出在这样的高级别，然而要理解本发明的范围不限于这个方面。
在一些实施例中，除了EPB输入，可提供工作负载配置输入。为此，表可具有3个维度，由此基于工作负载配置输入，可访问对于定义的功率管理特征的不同组的条目，因为不同的值可出现在不同工作负载配置的表中。通过该工作负载配置输入，对于运行在其系统上的准确工作负载具有理解和控制的垂直用户可从良好调节的设定中获益。例如，用户可将工作负载输入配置为非统一存储器架构(NUMA)、统一存储器架构(UMA)、输入/输出(I/O)密集等。该输入允许选择支持特定工作负载模式的调节设定。例如，如果工作负载是NUMA，则可将激进设定应用于例如快速通道互连(QPI)链路之类的片外互连，以节省尽可能多的功率同时造成非常少的性能影响，因为可预期片外访问为低。由此，对于其中提供工作负载配置输入的实施例来说，它可被用作附加输入以访问表。
一旦从对调节表的访问确定新的一组配置，可对目标特征进行更新。存在两类配置。对于类似功率C状态自动降级和turbo上侧修剪(upsideclipping)的特征，配置可在功率管理代码内部，例如出现于PCU的固件中。在这种情形下，可通过将新值加载入内部特征特有的数据结构(例如一个或多个配置寄存器)来实现更新。在第二类配置中，配置值是专门用于位于PCU外的实体。例如，时钟关联的配置可实现在存储器控制器中。在这种情形下，PCU可发起对目标配置空间的一系列写以更新设定。为了最小化写次数，每个配置值可与前一值作比较并仅在实际配置值改变时发布写。
因此，回来进一步参见图1，表150的多个条目的所标识字段可被输出至变化检测器160，以确定这些值是否已与前一输出有所变化。注意，对于某些功率管理特征，当位元改变级别时设定可以不变。由此，变化检测器160充当过滤器，以当事实上不需要更新时滤除用于更新的传送消息。如果改变事实上已发生，则消息可从变化检测器160送至所指示的目的地。如所述那样，可使用PCU控制许多功率管理特征，并因此可将更新的设定送至PCU更新器170，所述PCU更新器170可由此更新设定，例如通过更新配置寄存器、其它存储中的值、启用或禁用某些功率管理特征、改变就功率管理特征的持续时间使用的变量或诸如此类。
如果相反，功率管理特征是用于非PCU控制的特征，则可将更新消息送至目的地，例如经由包括该信息一个或多个写消息。虽然在图1的实施例中示出具有该特定实现，然而要理解本发明的范围不限于此方面。
现在参照图3，其中示出了根据本发明一实施例的方法的流程图。如所见那样，可例如使用PCU或其它功率控制器的策略管理逻辑来执行方法200。方法200通过从多个线程接收能量性能倾斜值而开始(方框210)。如前面讨论的，这些线程可以是逻辑线程，或等价地，EPB值可从这些核本身接收。接着，可从接收的EPB值确定全局EPB值(方框220)。例如，可执行最小值函数或从这些多个值获得平均值。然后，该全局EPB值可被放置在多个性能级别位元中的一个位元中(方框230)。这种位元化提供了一种平滑函数，尽管在要求对功率和性能权衡的非常细粒度控制的一些实施方式中它可以不存在。
仍然参见图3，控制接着进至菱形框240，在那里可确定自从上次评价间隔起是否已发生位元变化。如果不是，方法200对于该给定的评价间隔做出断定，该给定的评价间隔可以是例如在大约1ms的数量级。
如果相反地，位元变化已发生，则控制进至方框250，在那里功率-性能表可基于位元被访问。该表访问由此可用来对给定的位元、并对多个功率管理特征中的每一个读出一个或多个设定或用于控制功率管理特征的其它值。该读出和更新过程可对于每个特征迭代地执行。由此可确定表中是否存在附加的功率管理特征(菱形框255)。如果不是，方法200对于该评价间隔终止。如果存在另一特征，则可确定自从从表的上次读出起，特征设定中是否已发生变化(菱形框260)。如果否，则控制回到菱形框255。如果相反，特征变化已发生，则控制进至菱形框270，在那里可确定该特征是否为受PCU控制的特征。如果是，则对特征的一个或多个设定可在PCU中被更新(框290)。这种更新可经由配置寄存器更新或诸如此类。否则，如果更新针对受外部代理控制的功率管理特征，则控制进至框280，在那里一个或多个消息(例如写消息)可被送至目的地代理以相应地更新设定。例如，可使用给定的消息通道(例如QPI、集成存储器控制器、高速外设组件互连(PCIExpressTM(PCIeTM)链路等)将写发布给目标。虽然在图3的实施例中示出具有该特定实现，然而要理解本发明的范围不限于此方面。
在一个实施例中，用于对功率-性能表产生的调节方法可包括下列方法。首先，每个单独功率管理特征在其它特征被关闭的同时被单独的调节。这种调节包括跨每个特征的工作负载范围产生功率/性能概况。作为一个例子，可执行多个基准工作负载以产生概况。第二，可对一概况启用多个特征，不管功率/性能权衡是否满足总功率/性能概况的调节目标。然后，可调整各个特征调节以满足总功率/性能概况目标。前面的步骤可重复，直到达到总目标为止。
默认地，操作系统可用由终端用户选择的概况填写EPB输入。这种调节可经由迭代过程来达成，在该迭代过程中，不同的EPB值被输入并且工作负载按各种设定运行。随着EPB输入朝向功率节省调节，用户可能注意到响应时间(性能)的连续降级。一旦满足了期望的响应时间，则EPB值可对应于针对用户特定使用的期望最大功率节省。这本质上是可调节功率性能负载线的目标，由于每个终端用户可将功率/性能负载线调节至他的特定使用。
实施例可实现在用于多个市场的处理器中，包括服务器处理器、台式机处理器、移动处理器等等。现在参照图4，其中示出了根据本发明一实施例的处理器的框图。如图4所示，处理器300可以是包括多个核310a–310n的多核处理器。在一个实施例中，每个这样的核可以是独立功率域并可被配置成在独立电压和/或频率下工作，并当存在可用净空时进入turbo模式。各核可经由互连315耦合至系统代理或包含多个组件的非核320。如所见那样，非核320可包括共享的高速缓存存储器330，它可以是最末级高速缓存。另外，非核可包括集成的存储器控制器340、各种接口350和功率控制单元355。
在各实施例中，功率控制单元355可包括策略调节逻辑359，该策略调节逻辑359可以是基于输入EPB值执行对功率管理设定的动态控制的逻辑。如进一步所见那样，可存在调节表357以存储功率管理特征设定。例如在处理器设计期间基于处理器上的基准工作负载测试生成的该调节表可用来确定对于映射至EPB值或位元的不同功率管理策略的适当设定。
进一步参见图4，处理器300可经由例如存储器总线与系统存储器360通信。另外，通过接口350可对诸如外围设备、海量存储器等多种芯片外组件作出连接。虽然在图4的实施例中示出具有该特定实现，但本发明的范围不限于此方面。
现在参照图5，其中示出了根据本发明另一实施例的多域处理器的框图。如图5的实施例所示，处理器400包括多个域。具体地说，核域410可包括多个核4100–410n，图形域420可包括一个或多个图形引擎，并且可进一步存在系统代理域450。在各实施例中，系统代理域450可在固定频率下执行，并可在所有时间保持加电以应对功率控制事件和功率管理，以使这些域410、420可被控制以动态地进入和退出低功率状态。每个域410、420可工作在不同电压和/或功率下。注意，尽管仅示出了三个域，然而要理解本发明的范围不限于这个方面并且其它实施例中可存在附加的域。例如，可存在多核域，其每一个包括至少一个核。
一般地说，除了各执行单元和附加的处理元件外，每个核410可进一步包括低级高速缓存。进而，各核可彼此耦合并耦合至由末级高速缓存(LLC)4400–440n的多个单元形成的共享高速缓存存储器。在各实施例中，LLC440可在核和图形引擎以及多种媒体处理电路之中共享。如所见那样，环形互连430由此将核耦合在一起，并提供核、图形域420和系统代理电路450之间的互连。在一个实施例中，互连430可以是核域的一部分。然而，在其它实施例中，环互连可以是其本身的域。
如进一步所见那样，系统代理域450可包括显示器控制器452，其可向相关联的显示器提供控制和接口。如进一步所见的，系统代理域450可包括功率控制单元455，根据本发明一实施例的，该功率控制单元455可包括策略调节逻辑459以基于一个或多个EPB值动态地控制从调节表457获得的功率管理设定。在各实施例中，该逻辑可执行前面图3中描述的算法。
如图5中进一步所见的，处理器400可进一步包括集成的存储器控制器(IMC)470，它可向例如动态随机存取存储器(DRAM)之类的系统存储器提供接口。可存在多个接口4800–480n以允许处理器和其它电路之间的互连。例如，在一个实施例中，可提供至少一个直接媒体接口(DMI)接口以及一个或多个高速外设组件互连(PCI ExpressTM(PCIeTM))接口。再进一步，为了提供诸如附加处理器或其它电路的其它代理之间的通信，根据快速通道互连(QPI)协议的一个或多个接口也可被提供。尽管在图5的实施例以这样高级别地表示，然而要理解本发明的范围不限于此方面。
实施例可在许多不同的系统类型中实现。现在参照图6，其中示出了根据本发明一实施例的系统的框图。如图6所示，多处理器系统500是点对点互连系统，并包括经由点对点互连550耦合的第一处理器570和第二处理器580。如图6所示，处理器570、580中的每一个可以是多核处理器，包括第一和第二处理器核(即处理器核574a和574b以及处理器核584a和584b)，尽管处理器中可能存在潜在地多得多的核。如本文描述的，处理器中的每一个可包括PCU或其它逻辑以基于所求解的功率管理策略执行功率管理设定的动态控制。
仍然参见图6，第一处理器570进一步包括存储器控制器中枢(MCH)572和点对点(P-P)接口576、578。类似地，第二处理器580包括MCH582和P-P接口586、588。如图6所示，MCH572、582将处理器耦合至各存储器，即存储器532和存储器534，它们可以是本地附连至相应处理器的系统存储器(例如DRAM)的部分。第一处理器570和第二处理器580可分别经由P-P互连552和554耦合至芯片组590。如图6中所示，芯片组590包括P-P接口594和598。
此外，芯片组590包括通过P-P互连539将芯片组590耦合至高性能图形引擎538的接口592。进而，芯片组590可经由接口596耦合至第一总线516。如图6所示，各输入/输出(I/O)设备514可耦合至第一总线516以及总线桥518，该总线桥518将第一总线516耦合至第二总线520。各设备可耦合至第二总线520，所述设备包括例如键盘/鼠标522、通信设备526和数据存储单元528，所述数据存储单元528在一个实施例中例如是可包括代码530的盘驱动器或其它大容量存储设备。此外，音频I/O524可耦合至第二总线520。实施例可纳入其它类型的系统，包括诸如智能蜂窝电话、平板计算机、上网本、超级本之类的移动设备。
图7是使用QPI链路作为系统互连根据给定的高速缓冲存储器相关协议与点对点(PtP)系统互连耦合的系统600的方框图。在图示实施例中，每个处理器610耦合至两个PtP链路625并包括集成存储器控制器615的一个实例，所述集成存储器控制器615进而耦合至系统存储器620的对应本地部分。根据本发明一实施例，每个处理器可使用从调节表获得的最佳设定执行功率管理技术。处理器可使用一个链路连接至输入/输出中枢(IOH)630，并且剩下的链路被用来连接两个处理器。
参照图8，其中示出了根据本发明另一实施例的系统的框图。如图8所示，系统700可以是部分连接的四核处理器系统，其中每个处理器710(其每一个可以是多核多域处理器)经由PtP链路耦合至每一其它处理器，并经由存储器互连耦合至存储器(例如动态随机存取存储器(DRAM))720的本地部分，该存储器互连耦合至对应处理器的集成存储器控制器715。在图8的部分连接系统中，注意存在两个IOH730、740，以使处理器7100、7101直接地耦合至IOH730并且处理器7102、7103类似地直接耦合至IOH740。
实施例可以代码的形式实现，而且可存储在其上存储有可用于对系统编程以执行这些指令的非临时存储介质上。存储介质可包括但不限于：包括软盘、光盘、固态驱动器(SSD)、压缩盘只读存储器(CD-ROM)、可重写压缩盘(CD-RW)以及磁光盘的任何类型的磁盘；诸如只读存储器(ROM)、诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)之类的随机存取存储器(RAM)、可擦写可编程只读存储器(EPROM)、闪存、电可擦写可编程只读存储器(EEPROM)之类的半导体器件；磁卡或光卡，或适合于存储电子指令的任何其他类型的介质。
虽然已经针对有限个实施例描述了本发明，但本领域技术人员将会理解从中得出的多种修改和变化。所附权利要求旨在覆盖落入本发明的真实精神和范围中的所有这些修改和变化。

Claims (20)

1.一种装置，包括：
处理器，其包括至少一个计算元件和功率控制器，用以控制所述处理器的多个功率管理特征，所述功率控制器接收与单个输入值对应的能量性能倾斜(EPB)值，以控制由外部实体提供的多个功率管理特征并基于所述EPB值更新所述多个功率管理特征中的至少一个功率管理特征的至少一个设定。
2.如权利要求1所述的装置，其特征在于，所述功率控制器至少部分地基于所述EPB值访问功率性能调节表，并使用来自所述功率性能调节表的信息来更新所述至少一个设定。
3.如权利要求2所述的装置，其特征在于，所述功率控制器包括响应所述EPB值更新所述至少一个功率管理特征的至少一个设定的调节电路。
4.如权利要求3所述的装置，其特征在于，所述调节电路包括采样器以从多个线程接收EPB值以及组合器以从来自所述多个线程的所述EPB值产生全局EPB值。
5.如权利要求4所述的装置，其特征在于，所述功率控制器从所述全局EPB值产生位元(bin)值并使用所述位元值访问所述功率性能调节表。
6.如权利要求3所述的装置，其特征在于，所述调节电路更新由所述功率控制器控制的第一功率管理特征的至少一个设定，并将消息发送至互连，所述互连将所述处理器耦合至系统的第二组件，以更新由所述互连控制的第二功率管理特征的至少一个设定。
7.如权利要求2所述的装置，其特征在于，所述功率性能调节表包括多个条目，每个所述条目具有多个字段，每个所述字段关联于EPB值的一个范围并包括功率管理特征的设定，其中所述功率性能调节表基于多个表征工作负载被配置以提供对用户透明的调节。
8.如权利要求7所述的装置，其特征在于，所述功率性能调节表包括：第一组条目，所述第一组条目关联于所述多个功率管理特征并进一步由第一工作负载类型的工作负载配置值访问；以及第二组条目，所述第二组条目关联于所述多个功率管理特征并进一步由第二工作负载类型的工作负载配置值访问。
9.一种方法，包括：
在系统的处理器的功率控制器中接收能量性能倾斜(EPB)值，所述EPB值指示功率优化和性能优化之间的权衡的用户偏好；
基于所述EPB值访问功率性能表；以及
基于从所述功率性能表获得的信息更新由所述功率控制器控制的功率管理特征的至少一个设定。
10.如权利要求9所述的方法，其特征在于，还包括：从在所述处理器上执行的多个线程接收EPB值，以及从多个线程接收的EPB值确定全局EPB值。
11.如权利要求10所述的方法，其特征在于，还包括选择多个位元中的一位元，每个位元使用所述全局EPB值关联于功率性能概况。
12.如权利要求11所述的方法，其特征在于，基于所述EPB值访问功率性能表包括：使用所述选择的位元访问所述功率性能表；并更新由所述功率控制器控制的第一功率管理特征的至少一个设定，所述至少一个设定从关联于所述选择的位元的功率性能表的条目的字段中获得。
13.如权利要求12所述的方法，其特征在于，还包括将消息发送至耦合于所述处理器的目标代理，所述消息包括对于由所述目标代理控制的第二功率管理特征的至少一个更新的设定，所述至少一个设定从与所述选择的位元关联的功率性能表的条目的字段中获得。
14.如权利要求9所述的方法，其特征在于，还包括提供一接口以使用户、操作系统或主板管理控制器设定所述EPB值，并经由所述EPB值的输入控制多个功率管理特征。
15.如权利要求9所述的方法，其特征在于，还包括接收EPB值，所述EPB值具有用于一天的第一部分的第一值和用于一天的第二部分的第二值，其中所述第一值在这天中与高峰用户小时对应的第一部分期间将系统配置为高性能配置，而所述第二值在这天中与非高峰用户小时对应的第二部分期间将系统配置为较高的功率节省。
16.如权利要求9所述的方法，其特征在于，还包括在调节过程中接收多个EPB值，并对所述多个EPB值中的每一个迭代地更新至少一些功率管理特征设定，其中响应于具有更新的功率管理特征的系统的性能，用户选择EPB值中的一个期望值。
17.一种系统，包括：
包括多个核和调节电路的多核处理器，用以基于能量性能倾斜(EPB)值动态地选择在功耗级别和性能级别之间的平衡，其中所述调节电路至少部分地基于所述EPB值访问调节表的条目并响应被存储在与所述EPB值关联的条目的字段中的值来更新对功率管理特征的设定；以及
经由存储器互连耦合于所述处理器的动态随机存取存储器(DRAM)。
18.如权利要求17所述的系统，其特征在于，所述调节电路进一步基于工作负载配置值访问所述调节表，所述工作负载配置值指示拟在所述系统上执行的占优势工作负载类型，并且其中所述调节表包括与第一工作负载类型关联的第一组条目和与第二工作负载类型关联的第二组条目。
19.如权利要求17所述的系统，其特征在于，调节电路更新由所述多核处理器的功率控制器控制的第一功率管理特征的至少一个设定，所述至少一个设定从与位元关联的所述调节表的条目的字段中获得，所述位元中包括所述EPB值。
20.如权利要求19所述的系统，其特征在于，所述调节电路将消息发送至存储器互连，所述消息包括对于由所述存储器互连控制的第二功率管理特征的至少一个更新的设定，所述至少一个设定从与所述位元关联的调节表的条目的字段中获得。
CN201280061735.4A 2011-12-15 2012-12-13 功率管理策略的用户级控制 Active CN103988145B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/326,586 US9098261B2 (en) 2011-12-15 2011-12-15 User level control of power management policies
US13/326,586 2011-12-15
PCT/US2012/069578 WO2013090627A1 (en) 2011-12-15 2012-12-13 User level control of power management policies

Publications (2)

Publication Number Publication Date
CN103988145A true CN103988145A (zh) 2014-08-13
CN103988145B CN103988145B (zh) 2017-05-17

Family

ID=46601496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280061735.4A Active CN103988145B (zh) 2011-12-15 2012-12-13 功率管理策略的用户级控制

Country Status (4)

Country Link
US (4) US9098261B2 (zh)
CN (1) CN103988145B (zh)
TW (1) TWI482008B (zh)
WO (1) WO2013090627A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107408056A (zh) * 2015-03-26 2017-11-28 华为技术有限公司 用于动态循环‑处理器映射的调度设备和方法
CN107924331A (zh) * 2015-09-25 2018-04-17 英特尔公司 用于灵活和动态频率相关遥测的技术

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9098309B2 (en) 2011-09-23 2015-08-04 Qualcomm Incorporated Power consumption optimized translation of object code partitioned for hardware component based on identified operations
US9098261B2 (en) 2011-12-15 2015-08-04 Intel Corporation User level control of power management policies
US20130185581A1 (en) * 2012-01-18 2013-07-18 Qualcomm Incorporated Efficient Code Dispatch Based on Performance and Energy Consumption
CN104204825B (zh) 2012-03-30 2017-06-27 英特尔公司 动态测量处理器中的功耗
CN104951031A (zh) 2014-03-28 2015-09-30 伊姆西公司 用于管理电源的设备、方法和系统
US9128729B1 (en) 2014-09-08 2015-09-08 Quanta Computer Inc. System and method for automatically configuring bios performance profiles
US10666682B2 (en) * 2014-10-15 2020-05-26 Marvell Asia Pte, Ltd. Systems and methods for allowing flexible chip configuration by external entity while maintaining secured boot environment
US9880601B2 (en) 2014-12-24 2018-01-30 Intel Corporation Method and apparatus to control a link power state
US9713192B2 (en) * 2015-03-27 2017-07-18 Intel Corporation Device and method for processing audio data
US10162405B2 (en) * 2015-06-04 2018-12-25 Intel Corporation Graphics processor power management contexts and sequential control loops
US9971391B2 (en) * 2015-12-23 2018-05-15 Intel Corporation Method to assess energy efficiency of HPC system operated with and without power constraints
US10146286B2 (en) 2016-01-14 2018-12-04 Intel Corporation Dynamically updating a power management policy of a processor
WO2017171973A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Method and apparatus to optimize power settings for a workload
US10649943B2 (en) * 2017-05-26 2020-05-12 Dell Products, L.P. System and method for I/O aware processor configuration
US10761584B2 (en) 2018-03-16 2020-09-01 Vigyanlabs Innovations Private Limited System and method to enable prediction-based power management
US10585816B1 (en) * 2018-12-07 2020-03-10 Dell Products, L.P. System and method for serial communication at a peripheral interface device
US11095495B2 (en) * 2019-04-05 2021-08-17 Arista Networks, Inc. Multi-result lookups
US11157329B2 (en) 2019-07-26 2021-10-26 Intel Corporation Technology for managing per-core performance states
US20230031805A1 (en) * 2021-07-30 2023-02-02 Texas Instruments Incorporated Multi-level power management operation framework

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050066206A1 (en) * 2003-09-24 2005-03-24 John Beers Storage device configuration
CN1728023A (zh) * 2004-06-28 2006-02-01 美国博通公司 集成电路运行目标的节能实现
US20110296212A1 (en) * 2010-05-26 2011-12-01 International Business Machines Corporation Optimizing Energy Consumption and Application Performance in a Multi-Core Multi-Threaded Processor System

Family Cites Families (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5163153A (en) 1989-06-12 1992-11-10 Grid Systems Corporation Low-power, standby mode computer
US5522087A (en) 1994-03-22 1996-05-28 Verifone Inc. System for selectively operating in different modes depending upon receiving signal from a host computer within a time window upon power up
US5590341A (en) 1994-09-30 1996-12-31 Intel Corporation Method and apparatus for reducing power consumption in a computer system using ready delay
US5621250A (en) 1995-07-31 1997-04-15 Ford Motor Company Wake-up interface and method for awakening an automotive electronics module
US5931950A (en) 1997-06-17 1999-08-03 Pc-Tel, Inc. Wake-up-on-ring power conservation for host signal processing communication system
US6823516B1 (en) 1999-08-10 2004-11-23 Intel Corporation System and method for dynamically adjusting to CPU performance changes
US7539885B2 (en) 2000-01-13 2009-05-26 Broadcom Corporation Method and apparatus for adaptive CPU power management
US7010708B2 (en) 2002-05-15 2006-03-07 Broadcom Corporation Method and apparatus for adaptive CPU power management
JP2001318742A (ja) 2000-05-08 2001-11-16 Mitsubishi Electric Corp コンピュータシステムおよびコンピュータ読み取り可能な記録媒体
KR100361340B1 (ko) 2000-05-15 2002-12-05 엘지전자 주식회사 씨피유 클럭 제어 방법
US6792392B1 (en) 2000-06-30 2004-09-14 Intel Corporation Method and apparatus for configuring and collecting performance counter data
US6748546B1 (en) 2000-09-26 2004-06-08 Sun Microsystems, Inc. Method and apparatus for reducing power consumption
US6829713B2 (en) 2000-12-30 2004-12-07 Intel Corporation CPU power management based on utilization with lowest performance mode at the mid-utilization range
US7058824B2 (en) 2001-06-15 2006-06-06 Microsoft Corporation Method and system for using idle threads to adaptively throttle a computer
US20030061383A1 (en) 2001-09-25 2003-03-27 Zilka Anthony M. Predicting processor inactivity for a controlled transition of power states
US7111179B1 (en) 2001-10-11 2006-09-19 In-Hand Electronics, Inc. Method and apparatus for optimizing performance and battery life of electronic devices based on system and application parameters
TWI260818B (en) 2001-11-26 2006-08-21 Ebauchesfabrik Eta Ag VHF wave receiver antenna housed in a wristband of a portable electronic device
WO2003058820A2 (de) 2002-01-11 2003-07-17 Dr. Johannes Heidenhain Gmbh Verfahren zur interpolation mindestens zweier positionsabhängiger, periodischer, zueinander phasenverschobener analogsignale
US6996728B2 (en) 2002-04-26 2006-02-07 Hewlett-Packard Development Company, L.P. Managing power consumption based on utilization statistics
US7051227B2 (en) 2002-09-30 2006-05-23 Intel Corporation Method and apparatus for reducing clock frequency during low workload periods
US6898689B2 (en) 2002-11-15 2005-05-24 Silicon Labs Cp, Inc. Paging scheme for a microcontroller for extending available register space
US7043649B2 (en) 2002-11-20 2006-05-09 Portalplayer, Inc. System clock power management for chips with multiple processing modules
US6971033B2 (en) 2003-01-10 2005-11-29 Broadcom Corporation Method and apparatus for improving bus master performance
WO2004066092A2 (en) 2003-01-23 2004-08-05 University Of Rochester Multiple clock domain microprocessor
JP4061492B2 (ja) 2003-02-10 2008-03-19 ソニー株式会社 情報処理装置および消費電力制御方法
US7093147B2 (en) 2003-04-25 2006-08-15 Hewlett-Packard Development Company, L.P. Dynamically selecting processor cores for overall power efficiency
US7272732B2 (en) 2003-06-30 2007-09-18 Hewlett-Packard Development Company, L.P. Controlling power consumption of at least one computer system
TW200502847A (en) 2003-07-08 2005-01-16 Benq Corp Control device and method for reducing number of interrupts in a processor
US7146514B2 (en) 2003-07-23 2006-12-05 Intel Corporation Determining target operating frequencies for a multiprocessor system
US7272730B1 (en) 2003-07-31 2007-09-18 Hewlett-Packard Development Company, L.P. Application-driven method and apparatus for limiting power consumption in a processor-controlled hardware platform
JP4450586B2 (ja) 2003-09-03 2010-04-14 株式会社ルネサステクノロジ 半導体集積回路
US7194643B2 (en) 2003-09-29 2007-03-20 Intel Corporation Apparatus and method for an energy efficient clustered micro-architecture
US7770034B2 (en) 2003-12-16 2010-08-03 Intel Corporation Performance monitoring based dynamic voltage and frequency scaling
TWI259354B (en) 2004-06-25 2006-08-01 Via Tech Inc System and method of real-time power management
US7376849B2 (en) 2004-06-30 2008-05-20 Intel Corporation Method, apparatus and system of adjusting one or more performance-related parameters of a processor
US7223697B2 (en) 2004-07-23 2007-05-29 International Business Machines Corporation Chemical mechanical polishing method
US20070156992A1 (en) 2005-12-30 2007-07-05 Intel Corporation Method and system for optimizing latency of dynamic memory sizing
US7451333B2 (en) 2004-09-03 2008-11-11 Intel Corporation Coordinating idle state transitions in multi-core processors
US9001801B2 (en) 2004-09-07 2015-04-07 Broadcom Corporation Method and system for low power mode management for complex Bluetooth devices
US7941585B2 (en) 2004-09-10 2011-05-10 Cavium Networks, Inc. Local scratchpad and data caching system
US7426648B2 (en) 2004-09-30 2008-09-16 Intel Corporation Global and pseudo power state management for multiple processing elements
US7434073B2 (en) 2004-11-29 2008-10-07 Intel Corporation Frequency and voltage scaling architecture
US7502948B2 (en) 2004-12-30 2009-03-10 Intel Corporation Method, system, and apparatus for selecting a maximum operation point based on number of active cores and performance level of each of the active cores
JP2006204576A (ja) 2005-01-28 2006-08-10 Sharp Corp 洗濯機
US8041967B2 (en) 2005-02-15 2011-10-18 Hewlett-Packard Development Company, L.P. System and method for controlling power to resources based on historical utilization data
US7454632B2 (en) 2005-06-16 2008-11-18 Intel Corporation Reducing computing system power through idle synchronization
US7430673B2 (en) 2005-06-30 2008-09-30 Intel Corporation Power management system for computing platform
US8301868B2 (en) 2005-09-23 2012-10-30 Intel Corporation System to profile and optimize user software in a managed run-time environment
US20070079294A1 (en) 2005-09-30 2007-04-05 Robert Knight Profiling using a user-level control mechanism
US20070106827A1 (en) 2005-11-08 2007-05-10 Boatright Bryan D Centralized interrupt controller
US20070245163A1 (en) 2006-03-03 2007-10-18 Yung-Hsiang Lu Power management in computer operating systems
US7437270B2 (en) 2006-03-30 2008-10-14 Intel Corporation Performance state management
US7752468B2 (en) 2006-06-06 2010-07-06 Intel Corporation Predict computing platform memory power utilization
US7529956B2 (en) 2006-07-17 2009-05-05 Microsoft Corporation Granular reduction in power consumption
US7930564B2 (en) 2006-07-31 2011-04-19 Intel Corporation System and method for controlling processor low power states
US8107728B2 (en) 2006-09-19 2012-01-31 Sharp Kabushiki Kaisha Image processing apparatus, image forming apparatus, image processing system, computer program and recording medium
US7730340B2 (en) 2007-02-16 2010-06-01 Intel Corporation Method and apparatus for dynamic voltage and frequency scaling
WO2008117133A1 (en) 2007-03-26 2008-10-02 Freescale Semiconductor, Inc. Anticipation of power on of a mobile device
JP2008257578A (ja) 2007-04-06 2008-10-23 Toshiba Corp 情報処理装置、スケジューラおよび情報処理置のスケジュール制御方法
US8739073B2 (en) 2007-05-15 2014-05-27 Microsoft Corporation User interface for document table of contents
US7971074B2 (en) 2007-06-28 2011-06-28 Intel Corporation Method, system, and apparatus for a core activity detector to facilitate dynamic power management in a distributed system
US20090150696A1 (en) 2007-12-10 2009-06-11 Justin Song Transitioning a processor package to a low power state
US8024590B2 (en) 2007-12-10 2011-09-20 Intel Corporation Predicting future power level states for processor cores
US7966506B2 (en) 2007-12-12 2011-06-21 Intel Corporation Saving power in a computer system
US8442697B2 (en) 2007-12-18 2013-05-14 Packet Digital Method and apparatus for on-demand power management
KR101459140B1 (ko) 2007-12-26 2014-11-07 엘지전자 주식회사 전원관리 제어 장치 및 방법
US8341433B2 (en) 2008-01-04 2012-12-25 Dell Products L.P. Method and system for managing the power consumption of an information handling system
US8156362B2 (en) 2008-03-11 2012-04-10 Globalfoundries Inc. Hardware monitoring and decision making for transitioning in and out of low-power state
US8301742B2 (en) * 2008-04-07 2012-10-30 International Business Machines Corporation Systems and methods for coordinated management of power usage and runtime performance in performance-managed computing environments
TWI373709B (en) 2008-06-30 2012-10-01 Acer Inc Power management device and method thereof for saving power consumption of electronic device
US8954977B2 (en) 2008-12-09 2015-02-10 Intel Corporation Software-based thread remapping for power savings
US8245070B2 (en) * 2008-12-30 2012-08-14 Intel Corporation Method for optimizing voltage-frequency setup in multi-core processor systems
US8316368B2 (en) * 2009-02-05 2012-11-20 Honeywell International Inc. Safe partition scheduling on multi-core processors
US8276015B2 (en) 2009-02-23 2012-09-25 International Business Machines Corporation Managing the power-performance range of an application
US8700943B2 (en) 2009-12-22 2014-04-15 Intel Corporation Controlling time stamp counter (TSC) offsets for mulitple cores and threads
US8793515B2 (en) * 2011-06-27 2014-07-29 Intel Corporation Increasing power efficiency of turbo mode operation in a processor
US9098261B2 (en) * 2011-12-15 2015-08-04 Intel Corporation User level control of power management policies

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050066206A1 (en) * 2003-09-24 2005-03-24 John Beers Storage device configuration
CN1728023A (zh) * 2004-06-28 2006-02-01 美国博通公司 集成电路运行目标的节能实现
US20110296212A1 (en) * 2010-05-26 2011-12-01 International Business Machines Corporation Optimizing Energy Consumption and Application Performance in a Multi-Core Multi-Threaded Processor System

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107408056A (zh) * 2015-03-26 2017-11-28 华为技术有限公司 用于动态循环‑处理器映射的调度设备和方法
CN107408056B (zh) * 2015-03-26 2021-01-05 华为技术有限公司 用于动态循环-处理器映射的调度设备和方法
CN107924331A (zh) * 2015-09-25 2018-04-17 英特尔公司 用于灵活和动态频率相关遥测的技术
CN107924331B (zh) * 2015-09-25 2022-01-18 英特尔公司 用于灵活和动态频率相关遥测的技术

Also Published As

Publication number Publication date
TWI482008B (zh) 2015-04-21
US20130179706A1 (en) 2013-07-11
CN103988145B (zh) 2017-05-17
US9535487B2 (en) 2017-01-03
US20170083076A1 (en) 2017-03-23
US9098261B2 (en) 2015-08-04
US20120204042A1 (en) 2012-08-09
US20160004291A1 (en) 2016-01-07
TW201346506A (zh) 2013-11-16
WO2013090627A1 (en) 2013-06-20
US10372197B2 (en) 2019-08-06
US9170624B2 (en) 2015-10-27

Similar Documents

Publication Publication Date Title
CN103988145A (zh) 功率管理策略的用户级控制
CN103229122B (zh) 提供每内核电压和频率控制
US5919264A (en) System and method for using data structures to share a plurality of power resources among a plurality of devices
JP4621290B2 (ja) 適応電力管理
CN104169832B (zh) 提供处理器的能源高效的超频操作
US8776066B2 (en) Managing task execution on accelerators
EP3109731B1 (en) Mapping a performance request to an operating frequency in a processor
US9671854B2 (en) Controlling configurable peak performance limits of a processor
CN103999016A (zh) 基于处理器使用率动态地修正功率/性能权衡
US9442559B2 (en) Exploiting process variation in a multicore processor
CN105867588A (zh) 在处理器中配置功率管理功能
CN104603761B (zh) 对于页漏失处理程序的并行控制
AU2019201625B2 (en) Elastic storage volume type selection and optimization engine for public cloud environments
CN103995577B (zh) 动态控制处理器的最大工作电压
US9081577B2 (en) Independent control of processor core retention states
CN104798034A (zh) 在多处理器系统中执行频率协调
Kachris et al. A reconfigurable mapreduce accelerator for multi-core all-programmable socs
US11681705B2 (en) Trie data structure with subtrie data structures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant