CN107924331A - 用于灵活和动态频率相关遥测的技术 - Google Patents

用于灵活和动态频率相关遥测的技术 Download PDF

Info

Publication number
CN107924331A
CN107924331A CN201680049293.XA CN201680049293A CN107924331A CN 107924331 A CN107924331 A CN 107924331A CN 201680049293 A CN201680049293 A CN 201680049293A CN 107924331 A CN107924331 A CN 107924331A
Authority
CN
China
Prior art keywords
processor
described information
counter value
duration
amplitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680049293.XA
Other languages
English (en)
Other versions
CN107924331B (zh
Inventor
D·拉杰万
E·威斯曼
Y·艾奇克
I·费特
T·库齐
T·泽维
N·舒尔曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107924331A publication Critical patent/CN107924331A/zh
Application granted granted Critical
Publication of CN107924331B publication Critical patent/CN107924331B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01V—GEOPHYSICS; GRAVITATIONAL MEASUREMENTS; DETECTING MASSES OR OBJECTS; TAGS
    • G01V11/00—Prospecting or detecting by methods combining techniques covered by two or more of main groups G01V1/00 - G01V9/00
    • G01V11/002—Details, e.g. power supply systems for logging instruments, transmitting or recording data, specially adapted for well logging, also if the prospecting method is irrelevant
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G06F11/3062—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations where the monitored property is the power consumption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G06F11/3419—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment by assessing time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3452—Performance evaluation by statistical analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/348—Circuit details, i.e. tracer hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88—Monitoring involving counting

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Mathematical Physics (AREA)
  • Geophysics (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Evolutionary Biology (AREA)
  • Probability & Statistics with Applications (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Software Systems (AREA)
  • Microcomputers (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Sources (AREA)

Abstract

描述了与用于灵活和/或动态频率相关遥测的技术相关的方法和装置。在实施例中，耦合至处理器的逻辑向模块传达信息。所传达信息包括持续时间计数器值，所述持续时间计数器值对应于所述处理器的操作特性受控制的持续时间。还公开并要求保护了其他实施例。

Description

用于灵活和动态频率相关遥测的技术
相关申请
本申请根据35U.S.C.365(c)要求于2015年9月25日提交的美国申请号14/866,584的优先权。所述申请号14/866,584由此通过引用以其全文结合在此。
技术领域
本公开总体上涉及电子装置领域。更具体地，一些实施例涉及用于灵活和/或动态频率相关遥测的技术。
背景技术
随着集成电路(IC)制造技术改进，制造商能够将附加功能集成到单个硅衬底上。然而，随着这些功能的数量增大，单个IC芯片上的部件的数量也增大。附加部件添加了附加的信号交换，进而产生更多热量。附加的热量可能通过例如热膨胀而损坏IC芯片。而且，附加的热量可能限制包括这种芯片的计算设备的使用位置和/或应用。例如，便携式计算设备可能仅依赖于电池电力来实现其操作。因此，随着附加的功能被集成到便携式计算设备中，例如对于在延长的时间段内维持电池电力而言，减小功耗的需求变得越来越重要。非便携式计算系统还面临着冷却和发电问题，因为它们的IC部件使用更多的电力并产生更多的热量。
为了提高功耗效率，一些中央处理单元(CPU)可以允许对其操作频率进行调整。然而，对于可能直接受频率调整影响的系统集成商或其他用户来说，关于频率调整的决策可能不容易看到。
附图说明
参照附图提供了详细说明。在附图中，参考号最左边的(多个)数字标识所述参考号首次出现的附图。在不同的附图中使用相同的参考号指示相似或完全相同的项。
图1、图4、图5和图6展示了计算系统的实施例的框图，所述计算系统可以用来实现本文中讨论的各个实施例。
图2展示了根据实施例的计算系统的处理器核和其他部件的部分的框图。
图3展示了根据实施例的流程图。
具体实施方式
在以下描述中，阐述了许多具体的细节以便提供对各实施例的彻底理解。然而，可以在没有特定细节的情况下实践各实施例。在其他实例中，未详细地描述熟知的方法、程序、部件以及电路，以便不使具体实施例模糊。此外，可以使用各种装置来执行实施例的各方面，诸如集成半导体电路(“硬件”)、被组织成一个或多个程序(“软件”)的计算机可读指令或硬件与软件的某种组合。就本公开的目的而言，对“逻辑”的引用将指硬件、软件或其某种组合。
一些实施例提供了用于灵活和/或动态频率相关遥测的技术。在实施例中，逻辑(诸如图1的逻辑150，例如，所述逻辑可以被实现为写入到在处理器上运行的固件中的系统)将与O/S(操作系统或“OS”)进行通信。如本文中所讨论的，O/S与处理器之间的通信或接口可以可互换地指设备驱动器与处理器之间的通信或接口。因此，在与处理器的通信或接口的背景下，术语“O/S”和“设备驱动器”可以是可互换的。然后，逻辑可以将遥测数据暴露给一个或多个接收方(诸如，直接受数据修改影响的接收方，包括例如，(多个)系统集成商或(多个)其他用户)。此外，一些实施例提供了用于逻辑以及用于与O/S和/或设备驱动器的通信的协议(和/或接口)两者的技术。
此外，如以上提及的，对于系统集成商或其他用户来说，关于对处理器的操作频率的调整的决策可能不容易看到。例如，为了设计和/或操作更高效的计算系统，计算系统集成商(或其他用户)可能需要理解由处理器的(多个)电源管理算法例如跨不同计算域所采取的关于频率削波和/或成型的决策的方式。根据一些实施例，应该以灵活的方式提供这种信息，从而允许接收方集中于其(多个)确切需求。而且，可能需要动态地提供所述信息，从而允许接收方大量地等以及在实验室/设计环境中将所述信息用作生产系统的一部分(即，在运行时间期间)。在实施例中，所提供的信息可以包括高阶统计数据(例如，而不是一阶)，也就是说，收集关于接收方想要定为目标的(多种)特定情况的统计数据的能力。
此外，一些实施例可以被应用在包括如参照图1至图6所讨论的处理器等一个或多个处理器(例如，具有一个或多个处理器核)的计算系统中，包括例如如智能电话、平板计算机、UMPC(Ultra-Mobile Personal Computer，超级移动个人计算机)、膝上型计算机、UltrabookTM计算设备、智能手表、智能眼镜、可穿戴设备等移动计算设备(和/或平台)和/或如具有许多核的计算机服务器等较大的系统。更具体地，图1展示了根据实施例的计算系统100的框图。系统100可以包括一个或多个处理器102-1至102-N(在本文中总体上被称为“处理器102(processors 102)”或“处理器102(processor 102)”)。处理器102可以经由互连或总线104通信。每个处理器都可以包括各种部件，为了清楚起见，仅参照处理器102-1讨论了所述部件中的一些。相应地，剩余处理器102-2至102-N中的每一个都可以包括参照处理器102-1讨论的相同或相似部件。
在实施例中，处理器102-1可以包括一个或多个处理器核106-1至106-M(在本文中被称为“核106(cores 106)”或“核106(core 106)”)、高速缓存108和/或路由器110。可以在单个集成电路(IC)芯片上实现处理器核106。此外，芯片可以包括一个或多个共享和/或专用高速缓存(诸如高速缓存108)、总线或互连(诸如总线或互连112)、图形和/或存储器控制器(诸如参照图4至图6所讨论的图形和/或存储器控制器)或其他部件。
在一个实施例中，路由器110可以用于在处理器120-1和/或系统100的各部件之间进行通信。此外，处理器102-1可以包括多于一个路由器110。另外，所述多个路由器110可以进行通信以实现处理器102-1内部或外部的各部件之间的数据路由。
高速缓存108可以存储由处理器102-1的一个或多个部件(诸如，核106)利用的数据(例如，包括指令)。例如，高速缓存108可以本地缓存存储在存储器114中的数据以便由处理器102的部件进行更快速的访问(例如，由核106进行更快速的访问)。如图1中所示，存储器114可以经由互连104与处理器102通信。在实施例中，(可被共享的)高速缓存108可以是中级高速缓存(MLC)、最后一级高速缓存(LLC)等。而且，核106中的每一个都可以包括1级(L1)高速缓存(116-1)(在本文中总体上被称为“L1高速缓存116”)或其他级高速缓存，诸如2级(L2)高速缓存。此外，处理器102-1的各部件可以通过总线(例如，总线112)和/或存储器控制器或集线器与高速缓存108直接通信。
系统100还可以包括用于向系统100的一个或多个部件提供电力的平台电源120(例如，直流(DC)电源或交流(AC)电源)。电源120可包括PV(光伏)面板、风力发电机、火力发电机、水/水力涡轮机等。在一些实施例中，电源120可以包括一个或多个电池组(例如，由PV面板、风力发电机、火力发电机、水/水力涡轮机、插入式电源(例如，耦合到AC电网)等中的一个或多个进行充电)和/或插入式电源。电源120可以通过电压调节器(VR)130耦合至系统100的部件。此外，尽管图1展示了一个电源120和单个电压调节器130，但是也可以使用附加电源和/或电压调节器。例如，处理器102中的一个或多个可以具有相应的(多个)电压调节器和/或(多个)电源。此外，(多个)电压调节器130可以经由单个电源层(例如，向所有核106供应电力)或多个电源层(例如，其中每个电源层都可以向不同的核或一组核供应电力)耦合至处理器102(和/或核106)。
如本文中所讨论的，各种类型的电压调节器可以用于VR 130。例如，VR130可以包括“降压”VR(所述降压VR通常被用在需要以小于一(unity)的比例来将输入电压变换为输出电压的电力输送应用中)或“增压”VR(所述增压VR通常被用在需要以大于一的比例来将输入电压变换为输出电压的电力输送应用中)、其组合(诸如降压-升压VR)等。此外，在实施例中，例如可以可扩展为多相三级降压VR拓扑结构的双相。
另外，虽然图1将电源120和电压调节器130展示为单独的部件，但是电源120和电压调节器130可以被并入系统100的其他部件中。例如，VR 130的全部或部分可以被并入电源120和/或处理器102中。
如图1中所示出的，系统100可以进一步包括用于提供例如如本文中参照一些实施例所讨论的灵活和/或动态频率相关遥测的逻辑150。在实施例中，逻辑150被提供在可重新配置电源管理IC(Reconfigurable Power Management IC，RPMIC)上，诸如PMIC(PowerManagement IC，电源管理IC)和/或IMVP(Mobile Voltage Positioning，移动电压定位)。(多个)这种RPMIC实施方式可以通过诸如本文中参照图1或图4至图6所讨论的大型计算机服务器而用在低功率设备(诸如本文中所讨论的便携式设备)中。
如所示出的，逻辑150可以被提供在处理器102中。然而，实施例不限于这种配置，并且逻辑150可以可替代性地耦合至或并入VR 130和/或系统100的其他部件(诸如核106中一个或多个和/或电源120)中。因此，逻辑150可以被提供在系统100中的其他地方，诸如在核106、VR 130、电源120等中。
图2展示了根据实施例的计算系统的处理器核106和其他部件的部分的框图。在一个实施例中，图2中示出的箭头展示了指令通过核106的流动方向。一个或多个处理器核(诸如处理器核106)可以在诸如参照图1所讨论的单个集成电路芯片(或管芯)上实现。此外，所述芯片可以包括一个或多个共享和/或专用高速缓存(例如，图1的高速缓存108)、互连(例如，图1的互连104和/或112)、控制单元、存储控制器、或其他部件。
如图2中所示，处理器核106可以包括用于提取指令(包括具有条件分支的指令)以供核106执行的提取单元202。可以从任何存储设备中提取所述指令，诸如存储器114和/或参照图4至图6所讨论的存储器设备。核106还可以包括用于对所提取的指令进行解码的解码单元204。例如，解码单元204可以将所提取的指令解码为多个uop(微操作)。此外，核106可以包括调度单元206。调度单元206可以执行与存储经解码指令(例如从解码单元204处接收到的)相关联的各种操作，直到指令派送就绪，例如直到经解码指令的所有源值变为可用。在一个实施例中，调度单元206可以将经解码指令调度和/或下发(或派送)至执行单元208以供执行。
执行单元208可以在派送指令被解码(例如，由解码单元204)和派送(例如，由调度单元206)之后执行所述派送指令。在实施例中，执行单元208可以包括多于一个执行单元(诸如，成像计算单元、图形计算单元、通用计算单元等)。执行单元208还可以执行各种算术运算，诸如加法、减法、乘法和/或除法，并且可包括一个或多个算术逻辑单元(ALU)。在实施例中，协处理器(未示出)可以结合执行单元208执行各种算术运算。
进一步地，执行单元208可以无序地执行指令。因此，在一个实施例中，处理器核106可以是无序处理器核。核106还可以包括引退单元210。引退单元210可以在已执行指令被提交之后使其引退。在实施例中，对已执行指令的引退可能导致处理器状态根据指令的执行被提交、由指令使用的物理寄存器被解除分配等等。
核106还可以包括用于经由一条或多条总线(例如，总线104和/或112)实现处理器核106的部件与其他部件(诸如参照图1所讨论的部件)之间的通信的总线单元214。核106还可以包括用于存储由核106的各部件访问的数据(诸如与所分配的app优先级和/或子系统状态(模式)关联相关的值)的一个或多个寄存器216。
此外，即使图1将逻辑150展示为经由互连112耦合至核106，但在各个实施例中，逻辑150可以位于其他地方(诸如在核106的内部)、经由总线104耦合至所述核等。
图3展示了根据实施例的方法300的流程图。在一个实施例中，方法300示出了堆叠中的不同点、从所述点中进行的(多个)选择、以及对值的比较的示例。可以由逻辑(例如，逻辑150)执行方法300的操作中的一项或多项。
在一些实施例中，处理器与O/S(或可互换地，设备驱动器)之间的接口将支持以下各项中的一项或多项：
a.对处理器的操作特性(例如，操作频率、热(例如，在处理器的部件处的检测到的温度)、功率考虑等)受限制(或受控制)的持续时间进行计数的能力，也被称为“持续时间计数器”。如本文中所讨论的，“受限制”是指：持续时间可以存储在计数器(例如，32位计数器、64位计数器等)中，所述计数器在某个时间单位(例如，1.28us的滴答声，取决于实施方式)内进行计数并且在某个时间(例如，大约1.5个小时)之后折回(wrap around)或重置。
b.对所述情况的幅值进行计数的能力(即，在逻辑受限制的情况下，逻辑受限制的程度如何，因此限制的幅值)，也就是说，如果O/S请求20，并且处理器能够给出17，则此计数器(也被称为“幅值计数器”)的计数速度将比持续时间计数器快三倍(20-17＝3，因此为计数提供了足够的分辨率)。在计数之前和之后对两个计数器进行采样提供了了解(例如，频率)削波的平均幅值的方式。
c.允许灵活地选择点以便进行采样。处理器具有复杂的频率分辨阶次结构，其中，所述树上的每个节点都由于不同的约束而表示频率限制。实施例允许O/S选择所述树中将被比较的一对点。
d.允许灵活的域选择(例如，出于比较的目的)。例如，一些处理器可以支持表示不同计算引擎的四个域(例如，被称为一般计算引擎域、环、GT(图形)非切片、GT切片)。实施例允许选择不同的引擎和/或将所述引擎混合。例如，O/S可以选择对热节流限制图形逻辑操作的频率进行比较，并且将所述频率与所述环的运行频率进行比较。
e.支持偏移量。这提供了不仅对上述树中的两个点进行比较而且对所述树添加偏移量的能力。
f.组合。如以下将进一步讨论的，这可能更复杂和独特。
因此，一些实施例允许O/S(和/或设备驱动器)从频率分辨树内选择任何计算域中的(例如，高达八对)点，并且计算一个点大于另一个点的持续时间或幅值。因为点可以依赖于之前的点，所以这种方式允许产生复杂的组合(如上述f.下面提及的以及以下进一步详述的)。此外，所述组合可以在各个实施例中提供以下各项中的一项或多项：
g.实施例允许形成计数器之间的复杂组合，因此产生高阶统计数据。也就是说，例如，不仅估计X的平均值，而且估计给定Y的情况下的X的平均值，或者给定(Y和Z)的情况下的X的平均值等。这允许原始设备制造商(OEM)(例如，在实验时间期间)或O/S(在运行时间期间)了解“X”是否有误，并且如果是，则原因是否是因为“Y”或者是否是因为“Z”等。
h.计数器#N(例如，具有8个计数器，N为0..7)具有N位依赖性掩码，引用计数器#0至#(N-1)。
i.如果此掩码中的全部位都为零，则计数器将如以上描述的那样工作；没有特别的依赖性。
j.如果只设置了一个掩码位，则这意味着此计数器只依赖于另一个(前一个)计数器。这种依赖性意味着如果所述另一个计数器不进行计数，则此计数器也将不进行计数。这允许“给定Y的情况下的X”的实施方式。
k.在掩码中设置了多于一个位的情况下，实施例支持全部/任何(ALL/ANY)规则。全部(ALL)规则意味着全部依赖计数器都进行计数；因此，掩码上的是“与(AND)”。任何(ANY)规则意味着依赖计数器中的至少一个进行计数；因此，掩码上的是“或(OR)”。在接口中可能提供用于指定全部/任何条件的数据位。在实施例中，这允许产生8阶统计数据。
在一个实施例中，处理器(和/或逻辑150)在运行时间期间例如,基于上述接口描述计算和/或跟踪上述值。而且，实施例允许选择各种兴趣点、域、偏移量等，和/或组合或高阶统计数据。此外，本文中讨论的实施例适用于具有复杂和/或跨域频率控制机制的全部计算设备。这包括但不限于全部电话、平板计算机、膝上型计算机、超级本计算设备、台式计算机、服务器、多合一计算设备等，诸如本文中讨论的那些。
对于计算产品来说，认为这种实施例缩短了上市时间。而且，运行时间优化允许所提供的遥测数据用于例如使用更好的运行时间算法、产生不同产品之间的区分等来改进平台。
参照图3，根据实施例示出了用于提供灵活和/或动态遥测信息的各种操作和值。更具体地，如以上讨论的，接收(302)O/S(和/或设备驱动器)请求和HWP(硬件性能状态，诸如Speed ShiftTM)自主请求。确定(304，306)成型Pe(或成型性能效率、或选择最高效功率点)和成型/OS-最大(例如，成型或选择由OS提供的上限值)。利用相对较慢的限制(例如，1毫秒)，提供(308)RAPL(Running Average Power Limit，滑动平均功率限制)、(多个)操作改变的持续时间、热以及其他信息。如图3中示出的，来自操作302、304、306和308的信息被提供至计数器320(在本文中可以被称为“幅值计数器”)以便确定相应成型效果。
如图3中示出的，多核睿频信息310(包括C状态退出信息)、电压调节器(VR)、Icc最大值312(或最大操作电流)、PL4Icc最大值314以及PLL316(锁相环)信息(诸如，PLL实际频率)被提供至计数器322(所述计数器在本文中可以被称为“持续时间计数器”)以便产生Icc最大报告(例如，以便提供不可被超过的(例如，即使是一秒也不可以)物理限制，因为这可能会引起物理损坏)。在实施例中，如果计数器#0 320正在进行计数，则针对依赖性掩码执行计数器#1 322中的计数。如本文中讨论的，“睿频”操作(也被称为睿频加速(turboboost))允许(多个)处理器核(在一段时间内)运行得比基本操作频率更快，条件是处理器核在功率、电流和温度规格界限之下进行操作。
图4展示了根据实施例的计算系统400的框图。计算系统400可以包括一个或多个中央处理单元(CPU)或处理器402-1至402-P(所述处理器在本文中被称为“处理器402(processors 402)”或“处理器402(processor 402)”)。处理器402可以经由互连网络(或总线)404进行通信。处理器402可以包括通用处理器、网络处理器(所述网络处理器对通过计算机网络403传送的数据进行处理)或其他类型的处理器(包括精简指令集计算机(RISC)处理器或复杂指令集计算机(CISC))。而且，处理器402可以具有单核设计或多核设计。具有多核设计的处理器402可以将不同类型的处理器核集成在同一集成电路(IC)管芯上。同样，具有多核设计的处理器402可以被实施为对称多处理器或非对称多处理器。在实施例中，处理器402中的一个或多个可以与图1的处理器102相同或相似。在一些实施例中，处理器402中的一个或多个可以包括图1的核106、VR 130、和/或逻辑150中的一个或多个。而且，参照图1至图3所讨论的操作可以由系统400的一个或多个部件执行。
芯片组406还可以与互连网络404通信。芯片组406可以包括图形和存储器控制集线器(GMCH)408。GMCH 408可以包括与存储器412通信的存储器控制器410。存储器412可以存储数据，所述数据包括由处理器402或计算系统400中所包括的任何其他设备执行的指令序列。在一个实施例中，存储器412可以包括一个或多个易失性存储设备(或存储器)，诸如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)或其他类型的存储设备。还可以利用非易失性存储器，诸如硬盘。附加设备可以经由互连网络404(诸如多个CPU和/或多个系统存储器)通信。
GMCH 408还可以包括与显示设备450通信的图形接口414，例如，图形加速器。在一个实施例中，图形接口414可以经由加速图形端口(AGP)或外围部件互连(PCI)(或PCI快速(PCIe)接口)与显示设备450通信。在实施例中，显示设备450(诸如平板显示器(诸如LCD(液晶显示器)、阴极射线管(CRT))、投影屏幕等)可以通过例如信号转换器与图形接口414通信，所述信号转换器将存储设备(诸如视频存储器或系统存储器)中所存储的图像的数字表示转换成由显示器解释并显示的显示信号。所产生的显示信号可以在被显示设备450解释并随后显示在其上之前传递通过各控制设备。
集线器接口418可以允许GMCH 408和输入/输出控制集线器(ICH)420通信。ICH420可以提供至与计算系统400通信的I/O设备的接口。ICH 420可以通过外围桥接器(或控制器)424诸如外围部件互连(PCI)桥接器、通用串行总线(USB)控制器或其他类型的外围桥接器或控制器与总线422通信。桥接器424可以提供处理器402与外围设备之间的数据路径。可以利用其他类型的拓扑结构。同样，多条总线可以例如通过多个桥接器或控制器与ICH420通信。而且，在各实施例中，与ICH 420通信的其他外围设备可以包括集成驱动电子设备(IDE)或(多个)小型计算机系统接口(SCSI)硬盘驱动、(多个)USB端口、键盘、鼠标、(多个)并行端口、(多个)串行端口、(多个)软盘驱动、数字输出支持(例如，数字视频接口(DVI))或其他设备。
总线422可以与音频设备426、一个或多个盘驱动器428、以及(与计算机网络403进行通信的)一个或多个网络接口设备430通信。其他设备可以经由总线422通信。同样，在一些实施例中，各部件(诸如网络接口设备430)可以与GMCH 408通信。如图所示，网络接口设备430可以耦合到天线431，以便无线地(例如，经由电气和电子工程师协会(IEEE)802.11接口(包括IEEE802.11a/b/g/n等)、蜂窝接口、3G、3G、LPE等)与网络403进行通信。其他设备可以经由总线422通信。另外，处理器402和GMCH 408可以组合以形成单个芯片。此外，在其他实施例中，GMCH 408中可以包括图形加速器。
此外，计算系统400可以包括易失性和/或非易失性存储器(或存储设备)。例如，非易失性存储器可以包括以下各项中的一项或多项：只读存储器(ROM)、可编程ROM(PROM)、可擦除PROM(EPROM)、电EPROM(EEPROM)、盘驱动(例如428)、软盘、高密度盘ROM(CD-ROM)、数字多功能盘(DVD)、闪存存储器、磁光盘或能够存储电子数据(例如，包括指令)的其他类型的非易失性机器可读介质。在实施例中，系统400的部件可以被安排为点对点(PtP)配置。例如，处理器、存储器和/或输入/输出设备可以通过许多点对点接口互连。
图5展示了根据实施例的被安排为点对点(PtP)配置的计算系统500。具体地，图5示出了一种系统，在所述系统中，处理器、存储器以及输入/输出设备通过许多点对点接口互连。参照图1至图4所讨论的操作可以由系统500的一个或多个部件执行。
如图5所展示的，系统500可以包括若干处理器，为清楚起见，仅示出了其中两个，即处理器502和504。处理器502和504可以各自包括本地存储器控制器集线器(MCH)506和508用于使能与存储器510和512的通信。存储器510和/或512可以存储各种数据，诸如参照图4的存储器412所讨论的那些。而且，处理器502和504可以包括图1的核106、逻辑150、和/或VR 130中的一个或多个。
在实施例中，处理器502和504可以是参照图4所论述的处理器402之一。处理器502和504可以分别使用点对点(PtP)接口电路516和518经由PtP接口514交换数据。同样，处理器502和504中可以各自使用点对点接口电路526、528、530和532经由单独的PtP接口522和524来与芯片组520交换数据。芯片组520可以进一步(例如，使用PtP接口电路537)经由高性能图形接口536与高性能图形电路534交换数据。
在至少一个实施例中，参照图1至图5讨论的一项或多项操作可以由处理器502或504和/或系统500的其他部件(诸如，经由总线540通信的那些)来执行。然而，图5的系统500内的其他电路、逻辑单元或设备中可以存在其他实施例。此外，一些实施例可以贯穿图5中所展示的若干电路、逻辑单元或设备分布。
芯片组520可以使用PtP接口电路541与总线540通信。总线540可以具有与其通信的一个或多个设备，诸如总线桥接器542和I/O设备543。经由总线544，总线桥接器542可以与其他设备通信，如键盘/鼠标545、通信设备546(诸如调制解调器、网络接口设备或可以与计算机网络403通信的其他通信设备)、音频I/O设备、和/或数据存储设备548。数据存储设备548可以存储代码549，所述代码可以由处理器502和/或504执行。
在一些实施例中，本文中所讨论的部件中的一个或多个可以被实施化为片上系统(SOC)设备。图6展示了根据实施例的SOC封装体的框图。如图6中所展示的，SOC 602包括一个或多个中央处理单元(CPU)核620、一个或多个图形处理器单元(GPU)核630、输入/输出(I/O)接口640、和存储器控制器642。SOC封装体602的各部件可以耦合至互连或总线，诸如本文中参照其他附图所讨论的。同样，SOC封装体602可以包括更多或更少的部件，诸如，如本文中参照其他附图所讨论的那些。进一步，SOC封装体620的每个部件可以包括一个或多个其他部件，例如，如本文中参照其他附图所讨论的那些。在一个实施例中，SOC封装体602(及其部件)设置在一个或多个集成电路(IC)管芯上，例如，所述管芯被封装至单个半导体设备中。
如图6中所展示的，SOC封装体602经由存储器控制器642耦合至存储器660(其可以与本文中参照其他附图所讨论的存储器类似或相同)。在实施例中，存储器660(或其一部分)可以被整合在SOC封装体602上。
I/O接口640可以耦合至一个或多个I/O设备670，例如，经由互连和/或总线，诸如本文中参照其他附图所讨论的。(多个)I/O设备670可以包括以下各项中的一项或多项：键盘、鼠标、触摸板、显示器、图像/视频捕获设备(诸如照相机或摄录像机/录像机)、触摸屏、扬声器等。此外，在实施例中，SOC封装体602可以包括/整合逻辑150和/或VR 130。可替代地，逻辑150和/或VR 130可以设置在SOC封装体602外部(即，作为分立的逻辑)。
下面的示例涉及进一步实施例。示例1包括一种装置，所述装置包括：逻辑，所述逻辑耦合至处理器，用于向模块传达信息，其中，所述信息将包括持续时间计数器值，所述持续时间计数器值对应于在其中所述处理器的操作特性受控制的持续时间。示例2包括如示例1所述的装置，其中，所述信息将包括幅值计数器值，所述幅值计数器值对应于由所述模块所请求的特征的幅值与将由所述处理器提供的所述所请求的特征的幅值之差。示例3包括如示例1所述的装置，其中，将至少部分地基于将被选择用于采样的多个点来提供所述信息。示例4包括如示例1所述的装置，其中，将至少部分地基于所述处理器的将被选择用于比较的多个域来提供所述信息。示例5包括如示例1所述的装置，其中，将至少部分地基于将被选择用于比较的具有偏移量的多个点来提供所述信息。示例6包括如示例2所述的装置，其中，所述信息将包括所述持续时间计数器与所述幅值计数器之间的复杂组合以提供高阶统计数据。示例7包括如示例1所述的装置，其中，所述处理器的所述操作特性对应于所述处理器的操作频率或者在所述处理器的部件处的检测到的温度。示例8包括如示例1所述的装置，进一步包括用于存储所述持续时间计数器值的持续时间计数器，其中，所述持续时间计数器将在一段时间后被重置。示例9包括如示例1所述的装置，其中，所述模块将包括操作系统或设备驱动器。示例10包括如示例1所述的装置，其中，在运行时间期间或在设计阶段期间跟踪所述信息。示例11包括如示例1所述的装置，其中，所述逻辑、具有一个或多个处理器核的所述处理器、以及存储器中的一个或多个位于单个集成电路上。
示例12包括一种方法，所述方法包括：向模块传达信息，其中，所述信息包括持续时间计数器值，所述持续时间计数器值对应于在其中处理器的操作特性受控制的持续时间。示例13包括如示例12所述的方法，其中，所述信息包括幅值计数器值，所述幅值计数器值对应于由所述模块所请求的特征的幅值与将由所述处理器提供的所述锁清秋的特征的幅值之差。示例14包括如示例12所述的方法，进一步包括：至少部分地基于将被选择用于采样的多个点来提供所述信息。示例15包括如示例12所述的方法，进一步包括：至少部分地基于所述处理器的将被选择用于比较的多个域来提供所述信息。示例16包括如示例12所述的方法，进一步包括：至少部分地基于将被选择用于比较的具有偏移量的多个点来提供所述信息。示例17包括如示例16所述的方法，其中，所述信息包括所述持续时间计数器与所述幅值计数器之间的复杂组合以提供高阶统计数据。示例18包括如示例12所述的方法，其中，所述处理器的所述操作特性对应于所述处理器的操作频率或者在所述处理器的部件处的检测到的温度。示例19包括如示例12所述的方法，进一步包括：持续时间计数器存储所述持续时间计数器值，其中，所述持续时间计数器将在一段时间后被重置示例20包括如示例12所述的方法，其中，所述模块包括操作系统或设备驱动器。示例21包括如示例12所述的方法，进一步包括：在运行时间期间或在设计阶段期间跟踪所述信息。
示例22包括一种计算系统，所述计算系统包括：存储器，所述存储器用于存储数据；处理器，所述处理器耦合至所述存储器，用于对所存储数据执行一项或多项操作；以及逻辑，所述逻辑耦合至所述处理器，用于向模块传达信息，其中，所述信息将包括持续时间计数器值，所述持续时间计数器值对应于在其中所述处理器的操作特性受控制的持续时间。示例23包括如示例22所述的系统，其中，所述信息将包括幅值计数器值，所述幅值计数器值对应于由所述模块所请求的特征的幅值与将由所述处理器提供的所述所请求的特征的幅值之差。示例24包括如示例22所述的系统，其中，将至少部分地基于将被选择用于采样的多个点来提供所述信息。示例25包括如示例22所述的系统，其中，将至少部分地基于所述处理器的将被选择用于比较的多个域来提供所述信息。示例26包括如示例22所述的系统，其中，将至少部分地基于将被选择用于比较的具有偏移量的多个点来提供所述信息。示例27包括如示例26所述的系统，其中，所述信息将包括所述持续时间计数器与所述幅值计数器之间的复杂组合以提供高阶统计数据。示例28包括如示例22所述的系统，其中，所述处理器的所述操作特性对应于所述处理器的操作频率或者在所述处理器的部件处的检测到的温度。示例29包括如示例22所述的系统，进一步包括用于存储所述持续时间计数器值的持续时间计数器，其中，所述持续时间计数器将在一段时间后被重置。示例30包括如示例22所述的系统，其中，所述模块将包括操作系统或设备驱动器。示例31包括如示例22所述的系统，其中，在运行时间期间或在设计阶段期间跟踪所述信息。示例32包括如示例22所述的系统，其中，所述逻辑、具有一个或多个处理器核的所述处理器、以及存储器中的一个或多个位于单个集成电路上。
示例33包括一种设备，所述设备包括用于执行如任何前述示例所述的方法的装置。示例34包括一种机器可读存储器，所述机器可读存储器包括机器可读指令，所述机器可读指令当被执行时用于实施如任何前述示例所述的方法或实现如任何前述示例所述的装置。
在各实施例中，本文中(例如，参照图1至图6)所讨论的操作可以被实现为硬件(例如，逻辑电路)、软件、固件或其组合，其可以被设置为计算机程序产品，例如包括具有存储在其上用于对计算机编程以执行本文中所讨论的过程的指令(或软件程序)的有形机器可读或计算机可读介质。所述机器可读介质可以包括存储设备，诸如参照图1至图6所讨论的那些。
另外，这种计算机可读介质可以作为计算机程序产品被下载，其中，所述程序可以经由通信链路(例如，总线、调制解调器或网络连接)以载波或其他传播介质中所提供的数据信号的方式被从远程计算机(例如，服务器)传送至进行请求的计算机(例如，客户端)。
本说明书中对“一个实施例”或“实施例”的引用意指结合所述实施例所描述的具体特征、结构、和/或特性可以包括在至少一种实现方式中。短语“在一个实施例中”在本说明书中各地方的出现可以或可以不全都引用相同的实施例。
同样，在说明书和权利要求书中，可以使用术语“耦合”和“连接”及其衍生词。在一些实施例中，“连接”可以用于指示两个或更多元件彼此进行直接物理或电气接触。“耦合”可以意指两个或更多个元件进行直接物理或电气接触。然而，“耦合”还可以意指两个或更多个元件可以并非彼此直接接触，但仍可以彼此合作或交互。
因而，虽然已经使用特定于结构特征和/或方法行为的语言描述了实施例，将理解的是，所要求保护的主题可以不限于所述的特定特征或行为。相反，所述特定特征和行为被作为实现所要求保护的主题的示例形式而公开。

Claims (24)

1.一种装置，包括：
逻辑，所述逻辑耦合至处理器，用于向模块传达信息，
其中，所述信息将包括持续时间计数器值，所述持续时间计数器值对应于在其中所述处理器的操作特性受控制的持续时间。
2.如权利要求1所述的装置，其中，所述信息将包括幅值计数器值，所述幅值计数器值对应于由所述模块所请求的特征的幅值与将由所述处理器提供的所述所请求的特征的幅值之差。
3.如权利要求1所述的装置，其中，所述信息将至少部分地基于将被选择用于采样的多个点而被提供。
4.如权利要求1所述的装置，其中，所述信息将至少部分地基于所述处理器的将被选择用于比较的多个域而被提供。
5.如权利要求1所述的装置，其中，所述信息将至少部分地基于将被选择用于比较的具有偏移量的多个点而被提供。
6.如权利要求2所述的装置，其中，所述信息将包括所述持续时间计数器与所述幅值计数器之间的复杂组合以提供高阶统计数据。
7.如权利要求1所述的装置，其中，所述处理器的所述操作特性对应于所述处理器的操作频率或者在所述处理器的部件处的检测到的温度。
8.如权利要求1所述的装置，进一步包括用于存储所述持续时间计数器值的持续时间计数器，其中，所述持续时间计数器将在一段时间后被重置。
9.如权利要求1所述的装置，其中，所述模块将包括操作系统或设备驱动器。
10.如权利要求1所述的装置，其中，所述信息在运行时间期间或在设计阶段期间被跟踪。
11.如权利要求1所述的装置，其中，所述逻辑、具有一个或多个处理器核的所述处理器、以及存储器中的一个或多个位于单个集成电路上。
12.一种方法，包括：
向模块传达信息，其中，所述信息包括持续时间计数器值，所述持续时间计数器值对应于在其中处理器的操作特性受控制的持续时间。
13.如权利要求12所述的方法，其中，所述信息包括幅值计数器值，所述幅值计数器值对应于由所述模块所请求的特征的幅值与将由所述处理器提供的所述所请求的特征的幅值之差。
14.如权利要求12所述的方法，进一步包括：所述信息至少部分地基于将被选择用于采样的多个点而被提供。
15.如权利要求12所述的方法，进一步包括：所述信息至少部分地基于所述处理器的将被选择用于比较的多个域而被提供。
16.如权利要求12所述的方法，进一步包括：至少部分地基于将被选择用于比较的具有偏移量的多个点来提供所述信息。
17.如权利要求16所述的方法，其中，所述信息包括所述持续时间计数器与所述幅值计数器之间的复杂组合以提供高阶统计数据。
18.如权利要求12所述的方法，其中，所述处理器的所述操作特性对应于所述处理器的操作频率或者在所述处理器的部件处的检测到的温度。
19.一种计算系统，包括：
存储器，所述存储器用于存储数据；
处理器，所述处理器耦合至所述存储器，用于对所存储数据执行一项或多项操作；以及
逻辑，所述逻辑耦合至所述处理器，用于向模块传达信息，
其中，所述信息将包括持续时间计数器值，所述持续时间计数器值对应于在其中所述处理器的操作特性受控制的持续时间。
20.如权利要求19所述的系统，其中，所述信息将包括幅值计数器值，所述幅值计数器值对应于由所述模块所请求的特征的幅值与将由所述处理器提供的所述所请求的特征的幅值之差。
21.如权利要求19所述的系统，其中，所述信息将至少部分地基于将被选择用于采样的多个点来而被提供。
22.如权利要求19所述的系统，其中，所述信息将至少部分地基于所述处理器的将被选择用于比较的多个域而被提供。
23.一种计算机可读介质，包括一条或多条指令，所述一条或多条指令当在处理器上被执行时将所述处理器配置用于执行如权利要求12至18中任一项所述的一项或多项操作。
24.一种设备，包括用于执行如权利要求12至18中任一项所述的方法的装置。
CN201680049293.XA 2015-09-25 2016-07-22 用于灵活和动态频率相关遥测的技术 Active CN107924331B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/866,584 US9864667B2 (en) 2015-09-25 2015-09-25 Techniques for flexible and dynamic frequency-related telemetry
US14/866,584 2015-09-25
PCT/US2016/043702 WO2017052741A1 (en) 2015-09-25 2016-07-22 Techniques for flexible and dynamic frequency-related telemetry

Publications (2)

Publication Number Publication Date
CN107924331A true CN107924331A (zh) 2018-04-17
CN107924331B CN107924331B (zh) 2022-01-18

Family

ID=58387100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680049293.XA Active CN107924331B (zh) 2015-09-25 2016-07-22 用于灵活和动态频率相关遥测的技术

Country Status (4)

Country Link
US (1) US9864667B2 (zh)
EP (1) EP3353653B1 (zh)
CN (1) CN107924331B (zh)
WO (1) WO2017052741A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9864667B2 (en) 2015-09-25 2018-01-09 Intel Corporation Techniques for flexible and dynamic frequency-related telemetry

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060031691A1 (en) * 2004-08-04 2006-02-09 Bacchus Reza M Systems and methods to determine processor utilization
US20120266179A1 (en) * 2011-04-14 2012-10-18 Osborn Michael J Dynamic mapping of logical cores
US20140149769A1 (en) * 2012-11-27 2014-05-29 International Business Machines Corporation Computing system frequency target monitor
CN103988145A (zh) * 2011-12-15 2014-08-13 英特尔公司 功率管理策略的用户级控制
CN103999016A (zh) * 2011-12-15 2014-08-20 英特尔公司 基于处理器使用率动态地修正功率/性能权衡
US20140281612A1 (en) * 2013-03-16 2014-09-18 Ankush Varma Measurement of performance scalability in a microprocessor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993012480A1 (en) * 1991-12-17 1993-06-24 Compaq Computer Corporation Apparatus for reducing computer system power consumption
US6816809B2 (en) * 2002-07-23 2004-11-09 Hewlett-Packard Development Company, L.P. Hardware based utilization metering
US7770034B2 (en) * 2003-12-16 2010-08-03 Intel Corporation Performance monitoring based dynamic voltage and frequency scaling
DE102004059996B4 (de) * 2004-12-13 2006-10-05 Infineon Technologies Ag Verfahren und Vorrichtung zum Einstellen der Taktfrequenz eines Prozessors
US7917789B2 (en) 2007-09-28 2011-03-29 Intel Corporation System and method for selecting optimal processor performance levels by using processor hardware feedback mechanisms
US8756446B2 (en) * 2008-04-11 2014-06-17 Freescale Semiconductor, Inc. Microprocessor having a low-power mode and a non-low power mode, data processing system and computer program product
US20090327656A1 (en) 2008-05-16 2009-12-31 Dan Baum Efficiency-based determination of operational characteristics
US8806496B2 (en) 2009-09-30 2014-08-12 Intel Corporation Virtualizing a processor time counter during migration of virtual machine by determining a scaling factor at the destination platform
US9864667B2 (en) 2015-09-25 2018-01-09 Intel Corporation Techniques for flexible and dynamic frequency-related telemetry

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060031691A1 (en) * 2004-08-04 2006-02-09 Bacchus Reza M Systems and methods to determine processor utilization
US20120266179A1 (en) * 2011-04-14 2012-10-18 Osborn Michael J Dynamic mapping of logical cores
CN103988145A (zh) * 2011-12-15 2014-08-13 英特尔公司 功率管理策略的用户级控制
CN103999016A (zh) * 2011-12-15 2014-08-20 英特尔公司 基于处理器使用率动态地修正功率/性能权衡
US20140149769A1 (en) * 2012-11-27 2014-05-29 International Business Machines Corporation Computing system frequency target monitor
US20140281612A1 (en) * 2013-03-16 2014-09-18 Ankush Varma Measurement of performance scalability in a microprocessor

Also Published As

Publication number Publication date
EP3353653A4 (en) 2019-05-15
EP3353653B1 (en) 2020-07-15
CN107924331B (zh) 2022-01-18
WO2017052741A1 (en) 2017-03-30
US20170090945A1 (en) 2017-03-30
EP3353653A1 (en) 2018-08-01
US9864667B2 (en) 2018-01-09

Similar Documents

Publication Publication Date Title
CN104798004B (zh) 根据功率平衡控制偏置，跨多个处理器域的动态功率平衡
US20220326755A1 (en) Processor core energy management
CN104137024B (zh) 包括使用深降电模式的高能效处理器热节流的用于高能效且节能的方法、装置和系统
CN108885483A (zh) 确定多管芯处理器中的热余量
CN104204825B (zh) 动态测量处理器中的功耗
CN104011626B (zh) 通过在运行时期间配置功率管理参数的用于高能效和节能的系统、方法和装置
US10025361B2 (en) Power management across heterogeneous processing units
TWI653527B (zh) 當計算元件運作時致能系統低電力狀態之技術
CN107168511A (zh) 在处理器中配置功率管理功能
CN107515663A (zh) 调整中央处理器内核运行频率的方法和装置
CN107077175A (zh) 提供针对多芯片封装的热参数报告的装置和方法
US10545793B2 (en) Thread scheduling using processing engine information
US8560291B2 (en) Data center physical infrastructure threshold analysis
CN109564460A (zh) 在处理器中提供用于降级控制信息的接口
Qi et al. SHIELD: Sustainable hybrid evolutionary learning framework for carbon, wastewater, and energy-aware data center management
CN108694154A (zh) 用于选择数据元素的硬件加速器
CN107924331A (zh) 用于灵活和动态频率相关遥测的技术
Wang et al. EPPMiner: An extended benchmark suite for energy, power and performance characterization of heterogeneous architecture
US20150268997A1 (en) Managing dynamic capacitance using code scheduling
CN109643577A (zh) 用于存储器训练的电参数的多维优化
CN109478086A (zh) 至少部分地基于平台电容来控制处理器的电流消耗
CN104360979A (zh) 基于图形处理器的计算机系统
CN104160359A (zh) 基于优先级的智能平台无源热管理
WO2023091847A1 (en) Application negotiable platform thermal aware scheduler
US20230092152A1 (en) Controlled exposure of statistical information

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant