CN103964372B - 一种整合式微机电元件及其制造方法 - Google Patents
一种整合式微机电元件及其制造方法 Download PDFInfo
- Publication number
- CN103964372B CN103964372B CN201410020879.6A CN201410020879A CN103964372B CN 103964372 B CN103964372 B CN 103964372B CN 201410020879 A CN201410020879 A CN 201410020879A CN 103964372 B CN103964372 B CN 103964372B
- Authority
- CN
- China
- Prior art keywords
- structure sheaf
- binder course
- wafer
- microcomputer electric
- integrated microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000000463 material Substances 0.000 claims abstract description 42
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 95
- 239000011230 binding agent Substances 0.000 claims description 72
- 238000000034 method Methods 0.000 claims description 56
- 238000000059 patterning Methods 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 9
- 239000011241 protective layer Substances 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 150000003376 silicon Chemical class 0.000 claims description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 239000011651 chromium Substances 0.000 claims description 2
- 238000005253 cladding Methods 0.000 claims 1
- 230000008901 benefit Effects 0.000 abstract description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 239000012778 molding material Substances 0.000 abstract 1
- 230000008569 process Effects 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000002210 silicon-based material Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000008447 perception Effects 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 229920002521 macromolecule Polymers 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
Landscapes
- Micromachines (AREA)
Abstract
一整合式微机电元件及其制造方法,在制造方法中是利用牺牲层辅助来使多层微机电结构晶圆整合至电路晶圆上,形成的微机电元件具有包括结构具备平坦的表面形貌、及能使用单晶硅及多晶硅等稳定的高温成型材料等优点,特别适用于具高填充因子的微机电数组元件的制作。本发明的有益效果包括:解决在牺牲层移除时电路晶圆上的膜层材料同时被蚀刻破坏的问题。
Description
技术领域
本发明是关于一种整合式微机电元件及其制造方法,且特别是关于一种先进行微机电结构晶圆与电路晶圆接合,之后再将牺牲层移除,以形成整合式微机电元件的制造方法。
背景技术
将微机电结构与电路芯片进行整合是一重要的技术,特别在微机电数组元件的应用上至为关键,能让例如电容式超音波换能器(CMUT,CapacitiveMicromachinedUltrasonicTransducer)、反射式光学微镜数组(ReffectiveMicromirrorArray)等数组元件的各个微机电结构单元透过与电路芯片的整合,达成最有效率的电性连接与控制。例如目前已广泛应用在许多领域上的光学数组元件,其主要是由众多微小的微机电反射镜片所购成,且这些反射镜片是可相对于一固定轴进行旋转,借由这些旋转可导引光线往所欲的方向射出,以形成对光进行导引的作用。请参照图1,图1所绘示为美国专利US5083857所揭露的一种光学数组元件的结构。此光学数组元件10包括一反射镜片11与一可挠结构15,此反射镜片11是经由一固定结构(anchor)12与可挠结构15稳固的连接。另外,于光学数组元件10中还设置有电极14,与可挠结构15共同形成一致动单元。借由输入控制信号予电极14,便可控制可挠结构15的形变,进而控制反射镜片11的倾斜角度(如图中虚线所表示的11a与11b)。而借由调整反射镜片11的倾斜角度,便可以调整反射光出射的方向,产生所需的光学效果。其中为了使反射镜片11表面尽量平整,以最大化有效入射光面积,可挠结构15是设计在完全隐藏在反射镜片11的下方。此使得元件效能提升,但制程的限制与困难也随之增加。另外,从图1中可看出,在反射镜片11正中央处形成有一凹穴13,此为固定结构12制程过程所衍生的形状,其会使得射入到此凹穴13的光线无法有效被反射,而降低元件效能。而且,在制造该光学数组元件10时,其是在电路晶圆上进行后续微加工制程,以形成反射镜片(详细的制造流程可参照美国专利US5083857的图7a至图7d)。而因电路晶圆完成后,为了避免对电路晶圆上的电路造成影响,须限制后续制程的温度与材料,如使用低温成型材料如金属等制作光学数组元件,然而,结构可靠度便相对较差,表面粗糙度、表面形貌不易优化等,因而影响了光学数组元件10完成后整体上的质量。
发明内容
为了解决上述的问题,本发明其中一目的在于提供一种整合式微机电元件的制造方法,其较佳是在制程中使用了多个牺牲层,借由不同牺牲层的蚀刻选择性差异,可解决于牺牲层移除时电路晶圆上的膜层材料同时被蚀刻破坏的问题。因此,能形成能具有极平坦表面结构、及隐藏于表面结构下如转轴、可挠性元件、致动元件、或传感元件等结构。进一步地,该微机电结构能包含单晶硅与多晶硅等高压阻系数材料,因此能结合压阻传感功能,使得该方法与结构能应用于含开路致动、回馈式致动或传感元件微机电数组元件的应用,如微超音波换能器(MUT,Micromachinedultrasonictransducers)、反射式光学微镜数组(reflectivemicromirrorarray)的特性需求。
基于上述目的与其他目的,本发明提供一种整合式微机电元件的制造方法,其包括以下的步骤。首先,提供一元件晶圆,该元件晶圆具有一第一表面(例如:晶圆正面),及与该第一表面相对的一第二表面(例如:晶圆背面)。接着,形成并图案化一第一牺牲层与一第一结构层于元件晶圆的第一表面上,且该第一牺牲层是支撑着第一结构层。再来,形成并图案化一第二结合层于第一结构层上。之后,提供一电路晶圆,该电路晶圆一表面上至少具有一图案化的第一结合层。然后,将元件晶圆与电路晶圆相对接,以使第一结合层与第二结合层相接合。再来,由晶圆背面图案化元件晶圆,以形成一图案化的第二结构层,该第二结构层形成多个开口,以露出部分的第一牺牲层。接着,移除对应到该开口的第一牺牲层。其中,第一结构层与第二结构层是由硅材质所构成,该硅材质视需要有不同的导电率。例如,需制作静电致动应用的元件时,硅材质需要高掺杂(亦即:掺杂高浓度的n型或p型掺杂物)以使其具有高导电率。若是需制作压阻感测的元件时,则硅材质需有区域化的多个低掺杂的压阻区与高掺杂的接线区。第二结合层与第一结合层是由可接合之导电材质,如金、银、铜、锡、铝、硅、锗所构成;第一牺牲层则主要是由与硅之间具有高蚀刻选择比的材料所构成,如:氧化硅。
在上述的整合式微机电元件的制造方法中,亦可视需要与材料选择而省略第二结合层及其相关步骤,将该第一结构层与该第一结合层直接进行接合,其中,该第一结构层可为多晶硅或非晶硅的材质,第一结合层是由可接合之导电材质,如金所构成。
在上述的整合式微机电元件的制造方法中,于形成第二结合层的步骤前还包括以下步骤:形成一第二牺牲层于该元件晶圆上,以覆盖该元件晶圆的表面,例如是覆盖全部的第一结构层及部份的第一牺牲层。而且,于移除第一牺牲层后还包括以下的步骤:移除部份第二牺牲层。设置该第二牺牲层的目的,在于解决移除第一牺牲层时,使用的蚀刻溶液亦会攻击电路晶圆上的材料造成缺陷的问题,借由该第二牺牲层将元件晶圆表面覆盖,可使得蚀刻溶液借由该第二牺牲层与电路晶圆隔离,因此而能避免电路晶圆于制程中被第一牺牲层蚀刻溶液攻击的问题。于移除第一牺牲层之后,便可选用不太蚀刻电路晶圆表面材料的蚀刻溶液,移除第二牺牲层。因有部分第二牺牲层被夹在第二结合层与第一结构层中间,该部分第二牺牲层会被留下来,并形成电路晶圆与元件晶圆间电性连接的一部分;其他露出部份的第二牺牲层则被完全移除。
除了利用上述的第二牺牲层保护电路晶圆表面上的元件外,亦可于该电路晶圆上覆盖一保护层,例如是由高分子材料,以覆盖住第一结合层的外的区域。因此,当对第一牺牲层进行湿蚀刻时,由高分子材料所制成的保护层的抗蚀刻能力亦能对电路晶圆表面上的元件产生保护效果。这样一来,制程中便无需使用第二牺牲层。但要注意的是,由于高分子材料耐受的温度有限,因此在进行元件晶圆与电路晶圆相接合的制程时,便不适合选择需要较高温度,例如摄氏300度以上的制程。
在上述的整合式微机电元件的制造方法中,于图案化元件晶圆前,还包括以下步骤:将元件晶圆移除一定的厚度。而且,该元件晶圆包括:一硅元件层、一绝缘层、与一硅底材,该第一表面是位于该硅元件层上,该第二表面则是位于该硅底材上。将元件晶圆移除一定的厚度的制程包括以下步骤:首先,借由研磨或湿蚀刻的方式移除硅底材;之后,移除绝缘层。
基于上述目的与其他目的,本发明还提供一种整合式微机电元件,利用前述制造方法所完成,可应用于与CMOS整合的微机电元件如电容式超音波换能器等。此微机电元件包括一电路芯片及一元件芯片,于该电路芯片上设置有一图案化的第一结合层,该第一结合层是由可接合之导电材质所构成;而元件芯片则包括一第一结构层与一第二结构层,该第一结构层与第一结合层相连接且位于第二结构层与电路芯片间。其中,于第二结构层与电路芯片间形成有多个气密空间,该气密空间是由第一结构层、第二结构层、与电路芯片所围绕而成。且这些气密空间是呈真空状态。而如前制造方法内容中所述,基于不同目的与其他目的,整合式微机电元件中的第一结构层与第一结合层之间还包括一第二结合层,这些第二结合层是由可接合之导电材质所构成;或者,于第二结合层与第一结构层之间还包括一第二牺牲层,这些第二牺牲层是由导电材质所构成。
本发明的有益效果是,可解决于牺牲层移除时电路晶圆上的膜层材料同时被蚀刻破坏的问题,能形成能具有极平坦表面结构、及隐藏于表面结构下如转轴、可挠性元件、致动元件、或传感元件等结构,使得此方法与结构能应用于含开路致动、回馈式致动或传感元件微机电数组元件的应用。
为让本发明的上述目的、特征和优点更能明显易懂,下文将以实施例并配合所附图式,作详细说明如下。需注意的是,所附图式中的各元件仅是示意,并未按照各元件的实际比例进行绘示。
附图说明
图1所绘示为美国专利US5083857所揭露的一种光学数组元件的结构。
图2A~图2J所绘示为本发明的其中一实施例的微机电元件的制作流程的实施例。
图3所绘示为本发明的微机电元件的另一实施例。
图4所绘示为本发明的微机电元件的又一实施例。
图5A~图5C所绘示为本发明的微机电元件的其他实施例。
图6所绘示为图5的微机电元件于抽真空时的示意图。
具体实施方式
请参照图2A~图2J,图2A~图2J所绘示为本发明的其中一实施例的微机电元件的制作流程的实施例。首先,请参照图2A,提供一元件晶圆110,此元件晶圆110包括一第一表面110a与一第二表面110b。相较于第一表面110a,此第二表面110b是位于元件晶圆110的另外一侧。在本实施例中,元件晶圆110为SiliconOnInsulator的结构,该元件晶圆110包括一硅元件层112、一绝缘层114、与一硅底材116,其中第一表面110a是位于硅元件层112上,而第二表面110b则是位于硅底材116上。
再来,请参照图2B,于元件晶圆110的第一表面110a上先后形成一第一牺牲层120与一第一结构层140,且此第一结构层140是覆盖在第一牺牲层120上。在本实施例中,第一结构层140的材质主要为多晶硅、单晶硅、或非晶硅,而第一牺牲层120的材质主要为氧化硅,其中第一牺牲层120与第一结构层140是使用微影蚀刻制程的方式而图案化。
之后,请参照图2C,形成一第二牺牲层160以覆盖整个元件晶圆110,覆盖的范围包括第一结构层140及部分的第二牺牲层160。由图2C可很清楚地看出,因为在第二牺牲层160形成前第一结构层140已经图案化,故有部分的第二牺牲层160是与第一牺牲层120相接触。在本实施例中,第二牺牲层160是由导电材质所构成,例如为铜或铬等。在本实施例中,对于第二牺牲层160的材质还有以下要求:
1.良好的黏着性;
2.相较于氧化硅、铝、金、锡、锗等结合层材料,需要好的相互蚀刻选择性;
3.需能承受较高的温度,以承受当元件晶圆110与电路晶圆210接合时的制程温度;
4.不会在蚀刻第一牺牲层120的过程中因应力过大导致破裂。
再来,请参照图2D,使用微影蚀刻制程的方式以形成图案化的一第二结合层180于第二牺牲层160上,此第二结合层180是由可接合之导电材质所构成。
再来,请参照图2E,提供一电路晶圆210,于此电路晶圆210的其中一表面上至少具有一图案化的第一结合层220,此第一结合层220可为CMOS制程的金属材料如铝等,亦可另外沉积其它的可接合的导电材料。之后,请参照图2F,利用晶圆接合的方法如共晶接合等,将第一结合层220与第二结合层180相接合,以结合元件晶圆110与电路晶圆210。需特别一提的是,当元件晶圆110与电路晶圆210相对接时,第一牺牲层120与第一结构层140恰可形成一稳固的结构,从而能够承受元件晶圆110与电路晶圆210于晶圆接合时所需的温度与压力。
然后,请参照图2G,将元件晶圆110移除一定的厚度,也就是说将元件晶圆110的厚度变薄。以下,将对如何把元件晶圆110的厚度变薄的过程作一详述。
请参照图2F与图2G,首先,对元件晶圆110的硅底材116进行蚀刻,以将硅底材116移除。再来,将元件晶圆110的绝缘层114移除,而仅留下硅元件层112,此硅元件层112例如是由单晶硅所构成。由于绝缘层114与硅底材116是属于不同的材质,故绝缘层114可作为蚀刻中的阻挡层(stoplayer)之用。这样一来,便可精确地控制元件晶圆110被移除的厚度。当然,本领域具有通常知识者也可选用其它方式来减除元件晶圆110的厚度,例如是用机械或化学研磨的方式,而且元件晶圆110也无需限制为SiliconOnInsulator的结构。
接着,请参照图2H,将元件晶圆110变薄后,图案化该元件晶圆110,以形成一图案化的第二结构层150,由于此第二结构层150的材质为单晶硅,故应力较小,其表面亦较为平坦。由图2H可知,于第二结构层150中形成有多个开口150a,这些开口150a露出部分的第一牺牲层120。
再来,请参照图2I,例如利用蚀刻的方式移除与这些开口150a相接触的第一牺牲层120,另外未与开口150a相接触的部份第一牺牲层1201则保留下来。
另外,在本实施例中,由于第一牺牲层120与第二牺牲层160具有不同的蚀刻选择性,故第二牺牲层160可发挥保护的作用,当第一牺牲层120进行湿蚀刻时,可保护电路晶圆210表面上的元件不会接触到用于蚀刻第一牺牲层120的蚀刻液,而避免对电路晶圆210表面上的元件造成伤害。之后,请参照图2J,将第二牺牲层160移除。请继续参照图2J,可发现到,因有部分第二牺牲层1601被夹在第二结合层180与第一结构层140中间,在完成整合微机电晶圆100的制作后,该部分第二牺牲层1601会被留下来,其他露出部份的第二牺牲层则被完全移除。由于该第二牺牲层1601与第二结合层180及第一结合层220一样都是由导电材质所构成,故形成电路晶圆210与元件晶圆110间电性连接通路的一部分,使电路晶圆210所产生的信号可传递到第一结构层140,而因第一结构层140与第二结构层150是相接可连动的结构,因此透过第一结合层220中的电极2201来控制第一结构层140的动作,便可产生调整第二结构层150倾斜角度的效果,从而控制光线被反射后的方向。这样一来,便初步完成整合微机电晶圆100的制作。
值得注意的是,在上述的实施例中,是借由第一结合层220与第二结合层180相接合,来使元件晶圆110与电路晶圆210能相结合在一起。然而,也可选择不设置第二结合层180,而使第一结合层220与第二牺牲层160相结合;或者,在不设置第二结合层180与第二牺牲层160的情况下,也可选择让第一结合层220直接与第一结构层140相结合,来使元件晶圆110与电路晶圆210能相结合在一起。
除了利用上述的第二牺牲层160来保护电路晶圆210表面上的元件外,亦可于该电路晶圆210上覆盖一保护层(未绘示),此保护层例如是由高分子材料所制成,保护层覆盖住第一结合层220的待接合区外的区域,例如:电极2201。在本发明中,第一结合层220的待接合区是指在制程中用来与第二结合层180或其他元件结合的区域。因此,当对第一牺牲层120进行湿蚀刻时,由高分子材料所制成的保护层的抗蚀刻能力亦能对电路晶圆210表面上的元件产生保护效果。这样一来,在本实施例的制程中便无需使用第二牺牲层160,亦即相关于第二牺牲层制程,包括图2C所示的步骤等是可以省略地。但要注意的是,由于高分子材料耐受的温度有限,因此在进行元件晶圆110与电路晶圆210相接合的制程时,便不能选择需要较高温度的制程。
此外,请继续参照图2J,可于第二结构层150的表面上形成一金属图案层170,以作为反射光线的用。在本实施例中,金属图案层170是形成在图案化第二结构层150之后,然而也可在图案化第二结构层150前便形成金属图案层170。之后,便可以对整合微机电晶圆100进行切割,以形成一个一个的微机电元件。在整合微机电晶圆100被切割后,原本属于元件晶圆110的部分可被称为「元件芯片」,而原本属于电路晶圆210的部分则被称为「电路芯片」。
请比较图2J所示的结构与图1所示的结构,第一结构层140(对应于图1的可挠结构层15)皆可完全隐藏在第二结构层150(对应于图1的反射镜片11)的下方,但由于第二结构层150不像图1的反射镜片11一般具有凹穴13,且因单晶硅材质具有平坦度更佳的表面,故图2J所示的结构可使光线更有效的被利用。而且,由图2A~图2J可知,在元件晶圆110与电路晶圆210结合前,元件晶圆110与电路晶圆210可分别进行制作,而非如先前技术是先完成电路晶圆的制作后,再于电路晶圆上进行后续微加工制程。因此,在进行元件晶圆110的制作时,便无需如先前技术般对温度与材料有所限制。而且,元件晶圆110与电路晶圆210分开制作也可发挥更大的生产管理效益。
请参照图3,图3所绘示为本发明的微机电元件的另一实施例。在金属图案层170形成并图案化后(如图2J所示),可在第二结构层150上再设置一上盖晶圆190,此上盖晶圆190是借由高分子接合或阳极接合而固定在第二结构层150上。在此,上盖晶圆190的材质主要是由玻璃材质所构成,其主要是用于保护整合微机电晶圆100的内部线路免于受到外部环境的污染。之后,便可对整合微机电晶圆100进行切割,以形成多个的微机电元件。
请参照图4,图4所绘示为本发明的微机电结构的又一实施例。在第一结构层140或第二结构层150上适当区域进行不同浓度的离子植入制程,以形成多个低掺杂的压阻195与高掺杂的接线(未绘示),该压阻195可用于感应第一结构层140或第二结构层150运动所产生的应力,从而感知第二结构层150的运动状态,以实现更精确的回馈式致动或传感元件应用。
在上述的微机电元件的实施例中,皆是以光学数组元件作为例子,然而也可以采用如图2A~图2J所示的制作流程制造其他种类的微机电元件。请参照图5A~图5C,图5A~图5C所绘示为本发明的微机电元件的其他实施例。在本实施例的微机电元件300中,包括:一电路芯片410与一元件芯片310。其中,在电路芯片410的表面上形成一第一结合层420,而元件芯片310则包括:一第二结合层380、一第一结构层340、与一第二结构层350。其中,图案化的第一结合层420是设置在电路芯片410上,而第二结合层380则与第一结合层420相连接。另外,第一结构层340是位于第二结构层350与第二结合层380间。另外,请参照图5B,在图5B所示的微机电元件300’中,在第二结构层350上适当区域进行不同浓度的离子植入制程,以形成多个低掺杂的压阻395与高掺杂的接线(未绘示),该压阻395可用于感应第二结构层350运动所产生的应力,从而感知第二结构层350的运动状态,以实现更精确的回馈式致动或传感元件应用。另外,压阻395也可以设置在第一结构层340。
另外,请参照图5C,在图5B所示的微机电元件300”中,该第二结合层380与该第一结构层340间还包括一第二牺牲层3601,这些第二牺牲层由导电材质所构成。在图5B所示的实施方式中,第二牺牲层3601与图3中的第二牺牲层1601类似,都是在微机电结构的制造过程中所残留下来的牺牲层。
在上述的实施例中,是借由第一结合层420与第二结合层380相接合,来使元件晶圆310’与电路晶圆410’能相结合在一起。然而,也可选择不设置第二结合层380,而使第一结合层420与直接与第二牺牲层相结合;或者,在不设置第二结合层380与第二牺牲层的情况下,也可选择让第一结合层420直接与第一结构层340相结合,来使元件晶圆310’与电路晶圆410’能相结合在一起。
值得注意的是,第二结构层350与电路芯片410间形成有多个气密空间330,该气密空间330是由第一结构层340、第二结构层350、第二结合层380、与电路芯片410所围绕而成,且这些气密空间330一可使其呈真空状态,使此微机电元件300可敏感地感应到外界空气压力的变化并减少空气阻力,例如可作为声波传感器或超音波传感器之用。为了形成呈真空状态的气密空间330,请参照图6,可在一元件晶圆310’与一电路晶圆410’相对接前,先进行抽真空这样一来,当元件晶圆310’上的第二结合层380与电路晶圆410’上的第一结合层420相接合后,就可形成真空状态的气密空间330。待元件晶圆310’与电路晶圆410’接合后,便可将元件晶圆310’图案化并将第一牺牲层320移除,之后进行切割,以形成如图5所示的微机电元件300。
由上述的实施例可知,借由先形成牺牲层(如:第一牺牲层),之后再将牺牲层移除的方式,可制作习知的制程无法制作的结构,如图5所示第一结构层340的内藏式可挠性结构。这样一来,便可制作更多种样式的微机电元件。另外,在上述的整合微机电晶圆100与微机电元件300虽然皆为数组元件,然而也可将如图2A~图2J所示的制程应用在其他种类的微机电结构,并不限于数组元件。
上述实施例仅是为了方便说明而举例,虽遭所属技术领域的技术人员任意进行修改,均不会脱离如权利要求书中所欲保护的范围。
Claims (19)
1.一种整合式微机电元件的制造方法,其特征在于,包括以下步骤:
(a)提供一元件晶圆,于该元件晶圆上依序形成图案化的一第一牺牲层与一第一结构层;
(b)提供一电路晶圆,该电路晶圆上至少具有一图案化的第一结合层;
(c)将该元件晶圆与该电路晶圆相对接合,以使该第一结合层与该第一结构层相接;
(d)图案化该元件晶圆,以形成图案化的一第二结构层,并露出部分的该第一牺牲层;及
(e)移除该第一牺牲层。
2.如权利要求1所述的整合式微机电元件的制造方法,其特征在于,于(a)步骤中,于该第一结构层上还形成有一图案化的第二结合层,并于(c)步骤中将该第一结合层与该第二结合层相接合。
3.如权利要求2所述的整合式微机电元件的制造方法,其特征在于,于形成第二结合层前,先形成一第二牺牲层于该元件晶圆上,以覆盖元件晶圆表面;而且,于(e)步骤后还包括以下的步骤:移除该第二牺牲层。
4.如权利要求1或2所述的整合式微机电元件的制造方法,其特征在于,该电路晶圆上并覆盖有一保护层,该保护层至少覆盖住该第一结合层的一待接合区之外的区域。
5.如权利要求1或2所述的整合式微机电元件的制造方法,其特征在于,于(d)步骤前还包括以下步骤:从该元件晶圆背面将该元件晶圆移除一定的厚度。
6.如权利要求5所述的整合式微机电元件的制造方法,其特征在于,该元件晶圆包括:一硅元件层、一绝缘层、与一硅底材,该元件晶圆具有一第一表面与一第二表面,该第一表面是位于该硅元件层上,该第二表面则是位于该硅底材上;而且将该元件晶圆移除一定厚度的制程包括以下的步骤:
借由研磨或蚀刻的方式移除该硅底材;及
移除该绝缘层。
7.如权利要求3所述的整合式微机电元件的制造方法,其特征在于,该第二牺牲层的材质为铜或铬。
8.如权利要求2所述的整合式微机电元件的制造方法,其特征在于,该第二结合层与该第一结合层是由可接合之导电材质所构成。
9.如权利要求1或2所述的整合式微机电元件的制造方法,其特征在于,该第一结构层的材质主要为多晶硅、单晶硅、或非晶硅,该第二结构层的材质主要为单晶硅。
10.如权利要求1或2所述的整合式微机电元件的制造方法,其特征在于,于该第一结构层或该第二结构层中至少形成一压阻传感单元。
11.如权利要求1或2所述的整合式微机电元件的制造方法,其特征在于,于(d)步骤完成后,该元件晶圆与该电路晶圆间形成有多个气密空间。
12.如权利要求11所述的整合式微机电元件的制造方法,其特征在于,该气密空间是呈真空状态。
13.一种整合式微机电元件,其特征在于,包括:
一电路芯片,于该电路芯片上设置有一图案化的第一结合层,该第一结合层是由导电材质所构成;及
一元件芯片,包括一第一结构层、与一第二结构层,该第一结构层与该电路芯片之第一结合层相连接且位于该第二结构层与该电路芯片间;
其中,于该第二结构层与该电路芯片间形成有多个气密空间,该气密空间是由该第一结构层、该第二结构层、该第一结合层、与该电路芯片所围绕而成。
14.如权利要求13所述的整合式微机电元件,其特征在于,该第一结构层与该第一结合层之间还包括一第二结合层,这些第二结合层是由可接合之导电材质所构成。
15.如权利要求14所述的整合式微机电元件,其特征在于,该第二结合层与该第一结构层之间还包括一第二牺牲层,这些第二牺牲层是由导电材质所构成。
16.如权利要求13或14所述的整合式微机电元件,其特征在于,该第一结构层为可挠性结构。
17.如权利要求13或14所述整合式微机电元件,其特征在于,该第一结构层的材质主要为多晶硅、单晶硅、或非晶硅,该第二结构层的材质主要为单晶硅。
18.如权利要求13或14所述整合式微机电元件,其特征在于,该气密空间是呈真空状态。
19.如权利要求13或14所述的整合式微机电元件,其特征在于,于该第一结构层或该第二结构层中至少形成一压阻传感单元。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102201843 | 2013-01-28 | ||
TW102201843 | 2013-01-28 | ||
TW102127210 | 2013-07-30 | ||
TW102127210A TWI512938B (zh) | 2013-01-28 | 2013-07-30 | 整合式微機電元件及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103964372A CN103964372A (zh) | 2014-08-06 |
CN103964372B true CN103964372B (zh) | 2016-02-03 |
Family
ID=51234447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410020879.6A Active CN103964372B (zh) | 2013-01-28 | 2014-01-17 | 一种整合式微机电元件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103964372B (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IE20060046A1 (en) * | 2005-01-24 | 2006-07-26 | Univ College Cork Nat Univ Ie | Packaging of micro devices |
JP4722579B2 (ja) * | 2005-06-22 | 2011-07-13 | パナソニック株式会社 | 共振器およびこれを用いたフィルタ回路の製造方法 |
CN101417785A (zh) * | 2007-10-24 | 2009-04-29 | 佳世达科技股份有限公司 | 晶圆级感测元件的封装结构及其制造方法 |
CN102275857B (zh) * | 2010-06-11 | 2014-04-16 | 上海丽恒光微电子科技有限公司 | 微机电装置及其制造方法 |
CN102180441B (zh) * | 2011-04-01 | 2012-12-19 | 上海丽恒光微电子科技有限公司 | 微机电装置及其制作方法 |
CN102633228A (zh) * | 2012-04-09 | 2012-08-15 | 武汉高德红外股份有限公司 | 新型cmos-mems兼容的非制冷红外传感器晶圆级封装方法 |
-
2014
- 2014-01-17 CN CN201410020879.6A patent/CN103964372B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN103964372A (zh) | 2014-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI813633B (zh) | 壓電微加工超音波傳感器裝置 | |
US7690255B2 (en) | Three-axis inertial sensor and method of forming | |
JP5370246B2 (ja) | 光フィルター、光フィルター装置、分析機器、および光フィルターの製造方法 | |
JP3277467B2 (ja) | ダイアフラム利用センサを製造する方法及びそれを使用して構成される装置 | |
JP4792143B2 (ja) | 半導体装置およびその製造方法 | |
CN102362346B (zh) | 通孔结构及其方法 | |
CN102874737A (zh) | 微系统及/或纳米系统类型的装置及其制造方法 | |
US8174083B1 (en) | Dual-suspension system for MEMS-based devices | |
TWI419239B (zh) | 用於形成陀螺儀與加速度感測儀之方法和結構 | |
US10377625B2 (en) | Scanning mirror device and a method for manufacturing it | |
EP1637852B1 (en) | Infrared absorption layer structure and its formation method, and an uncooled infrared detector using this structure | |
CN102583232A (zh) | 用于制造传感器的方法 | |
CN101152955B (zh) | 微结构器件的制造方法及其制造的微结构器件 | |
US10197794B2 (en) | Micro-electro-mechanical device with a movable structure, in particular micromirror, and manufacturing process thereof | |
CN110850587B (zh) | 一种腔长可调型mems法布里珀罗腔 | |
CN107304038B (zh) | 一种mems器件及其制备方法、电子装置 | |
CN103964372B (zh) | 一种整合式微机电元件及其制造方法 | |
US20150075284A1 (en) | Capacitive Acceleration Sensor with an H-Shaped Beam and Preparation Method Thereof | |
JP5780273B2 (ja) | 光フィルター、光フィルター装置、および分析機器 | |
TWI512938B (zh) | 整合式微機電元件及其製造方法 | |
JP2010072346A (ja) | マイクロ揺動素子、マイクロ揺動素子アレイ、および光スイッチング装置 | |
TWI336900B (en) | Method for forming micromachined structures | |
Nonomura et al. | Chip-level warp control of SOI 3-axis accelerometer with the zigzag-shaped Z-electrode | |
CN103058123A (zh) | 一种自封装的mems器件及红外传感器 | |
JPH0915257A (ja) | 加速度センサ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |