CN103957361A

CN103957361A - 一种监控相机的曝光方法及其装置

Info

Publication number: CN103957361A
Application number: CN201410081293.0A
Authority: CN
Inventors: 羊海龙; 汪磊
Original assignee: Zhejiang Uniview Technologies Co Ltd
Current assignee: Zhejiang Uniview Technologies Co Ltd
Priority date: 2014-03-06
Filing date: 2014-03-06
Publication date: 2014-07-30
Anticipated expiration: 2034-03-06
Also published as: CN103957361B

Abstract

本发明提供一种监控相机的曝光装置及其方法，包括：信号转换模块，用于将市电信号转换为与监控相机的曝光频率相同的数字信号VD_flag；信号延迟模块，用于将当前转换得到的数字信号VD_flag延迟至少一个曝光周期，将延迟后的该VD_flag信号作为下一帧图像的垂直驱动信号VD；周期预测模块，用于统计当前VD_flag信号的周期，确定下一帧图像的曝光周期T；VSUB产生模块，用于根据下一帧图像的曝光周期T以及目标曝光时间texp获得控制下一帧图像曝光时间的衬底信号VSUB的产生时点。本发明能够提前获知监控相机的曝光周期T，增加了监控相机曝光的稳定性。

Description

一种监控相机的曝光方法及其装置

技术领域

本发明涉及视频监控技术领域，尤其涉及一种监控相机的曝光方法及其装置。

背景技术

CCD(Charge Coupled Device，电荷耦合元件)是最为常见的成像元器件，由于其具有全局曝光、低噪等优点，因而被广泛应用于监控相机，尤指电子警察相机(简称电警相机)中。监控相机的CCD曝光通常需要与市电同步，即市电频率(50Hz)与监控相机的CCD曝光频率成整数倍关系以及监控相机的CCD曝光时刻与市电的相位差异不会随着时间的推移发生累积。具体地，参见图1，监控相机的CCD的垂直驱动信号VD控制其曝光频率(VD的频率＝曝光频率)，并且VD的频率为25fps，与市电频率50Hz恰好成整数倍关系；同时VD总是在市电的波峰(或者其他某个固定相位)有效，并且随着时间推移VD总是对准市电的波峰。

参见图2，PCLK是CCD的工作时钟，一个PCLK周期输出一个像素。VD是CCD垂直驱动信号，VD脉冲表示图像一次曝光的开始，也表示CCD输出一帧像素的开始。HD是CCD水平驱动信号，HD脉冲表示CCD输出一行像素的开始。VSUB是CCD控制曝光时间的信号。从一个VD脉冲到VSUB脉冲的时间是CCD的电荷清零配置值，用trst表示。从VSUB脉冲到下一个VD脉冲的时间是CCD的曝光时间，用texp表示。texp与trst的和为CCD的曝光周期T。

监控相机的CCD需要保证其曝光稳定，即在视觉上每幅图像没有闪烁感，体现在CCD的驱动时序上的要求为CCD的texp稳定。但是工程上，CCD不能直接确定texp，需要通过T以及trst计算获得稳定的texp。

由于监控相机的曝光需要与市电同步，其VD的频率也是与市电同步的。当市电发生抖动时，监控相机的曝光周期T并不稳定。并且，监控相机的CCD的时序是基于时间轴产生的，在产生一个VD脉冲后，直到产生下一个VD脉冲才获知当前T。因此，根据VD脉冲获得当前T时，当前的曝光已经结束。所以如何进行稳定的监控相机曝光方法成为当前亟待解决的问题。

发明内容

有鉴于此，本发明提供一种监控相机的曝光装置及其方法，其能够提前获知监控相机的曝光周期T，增加了监控相机曝光的稳定性。

本发明提供一种监控相机的曝光装置，包括：

信号转换模块，用于将市电信号转换为与监控相机的曝光频率相同的数字信号VD_flag；

信号延迟模块，用于将当前转换得到的数字信号VD_flag延迟至少一个曝光周期，将延迟后的该VD_flag信号作为下一帧图像的垂直驱动信号VD；

周期预测模块，用于统计当前VD_flag信号的周期，确定下一帧图像的曝光周期T；

VSUB产生模块，用于根据下一帧图像的曝光周期T以及目标曝光时间texp获得控制下一帧图像曝光时间的衬底信号VSUB的产生时点。

进一步，本发明所述衬底信号VSUB的产生时点是根据固定的电荷清零配置值trst得到的。

进一步，本发明所述trst是通过调整后垂直消隐区域内的HD脉冲的间隔保证图像的后垂直消隐区域内的水平驱动信号HD脉冲数量不变的。

进一步，本发明所述调整后垂直消隐区域内的HD脉冲的间隔是根据所述图像的后垂直消隐区域内的水平驱动信号HD脉冲数量对后垂直消隐区域进行均分获得各HD脉冲的间隔。

进一步，本发明所述信号延迟模块、周期预测模块以及VSUB产生模块是利用现场可编程门阵列FPGA实现的。

本发明还提供一种监控相机的曝光方法，所述方法包括：

S1、将市电信号转换为与监控相机的曝光频率相同的数字信号VD_flag；

S2、将当前转换得到的数字信号VD_flag延迟至少一个曝光周期，将延迟后的该VD_flag信号作为下一帧图像的垂直驱动信号VD；

S3、统计当前VD_flag信号的周期，确定下一帧图像的曝光周期T；

S4、根据下一帧图像的曝光周期T以及目标曝光时间texp获得控制下一帧图像曝光时间的衬底信号VSUB的产生时点。

进一步，本发明所述步骤S2、步骤S3以及步骤S4是利用现场可编程门阵列FPGA实现的。

本发明由于将市电信号转换为与监控相机的曝光频率相同的数字信号VD_flag，并将数字信号VD_flag延迟至少一个曝光周期作为下一帧图像的垂直驱动信号VD。因此，本发明监控相机的曝光完全与市电同步。并且，VD和数字信号VD_flag相比较，其相位上延迟了至少一个曝光周期的时间。本发明通过统计所述数字信号VD_flag的周期，以提前获知监控相机的曝光周期T，从而通过调整电荷清零trst获得稳定的曝光时间texp，增加了监控相机曝光的稳定性。

附图说明

图1是现有技术监控相机曝光与市电同步的时序示意图；

图2是现有技术监控相机CCD曝光的时序示意图；

图3为本发明监控相机的的曝光装置的结构示意图；

图4为本发明实施例中监控相机CCD曝光的时序示意图；

图5为本发明一实施例中监控相机的曝光装置的结构示意图；

图6为本发明另一实施例中监控相机的曝光装置的结构示意图。

图7为本发明市电发生抖动与未发生抖动的CCD曝光的时序示意图；

图8为本发明监控相机的的曝光方法的流程图。

具体实施方式

下面结合具体实施例和附图对本发明进行说明。

参见图3，本发明提供一种监控相机的曝光装置，包括：

参见图4，本实施例中市电信号为频率为50Hz的不稳定模拟信号，具体地，信号转换模块31可为模数转换器，用于将该模拟信号转换为数字信号VD_flag，且数字信号VD_flag的频率等于监控相机的曝光频率，例如50fps。因此，本发明实施例中的数字信号VD_flag完全包含市电信号的抖动信息、相位信息等。本实施例信号延迟模块32采用FPGA（Field Programmable Gate Array，现场可编程门阵列）将数字信号VD_flag进行至少一个曝光周期的延迟，再将延迟后的信号作为VD驱动监控相机的CCD。由于监控相机的VD的频率等于其曝光频率，这样令监控相机的曝光与市电是同步的。进一步来说VD和数字信号VD_flag相比较，其相位上延迟了至少一个曝光周期的时间。本实施例周期预测模块33恰好利用数字信号VD_flag先于VD至少一个曝光周期的时间的特点，采用FPGA通过统计数字信号VD_flag的周期提前获知了VD的周期，从而提前获得了监控相机的曝光周期T。本实施例VSUB产生模块根据提前获知的T和目标曝光时间texp获得传感器控制曝光时间的衬底信号VSUB的产生时点，从而增加了监控相机曝光的稳定性。

关于texp/trst/T单位的说明：概念上texp/trst/T通常以ms为单位进行计时，这样比较容易理解，实际上AFE/FPGA用PCLK_NUM（时钟周期数）或者用LINE_NUM（行数）对texp/trst/T进行计时。也就是说，texp/trst/T的计时器的变化以PCLK变化沿或者HD变化沿为准。比如，trst=3999990PCLK_NUM，或者trst=1990LINE_NUM。

参看图5，在本发明一实施例中，根据提前获知的T和目标texp获得trst，从而根据变化的trst得到VSUB信号。在trst的调整实现上，本实施例具体采用CPU调用内存中的软件程序来实现trst的调整。信号延迟模块32采用FPGA将延迟后的该VD_flag信号作为VD。HD产生模块根据VD_flag信号生成HD脉冲，且HD脉冲数量每帧更新。周期预测模块33采用FPGA通过统计数字信号VD_flag的周期提前获知T。CPU发送实时读取T的指令给周期预测模块33，周期预测模块33将更新的每帧图像的T发送给CPU。CPU根据每帧图像的T以及目标texp来动态调整trst（HD脉冲的个数）。本实施例CCD时序输出模块采用AFE根据VD信号和HD信号输出监控相机的CCD驱动时序。CPU发送的变化的trst给VSUB产生模块，VSUB产生模块检测到VD脉冲后开始对HD脉冲个数进行计数，计数到trst（HD脉冲的个数）后产生VSUB，并将产生的VSUB发送给CCD。例如，trst=1990LINE_NUM，则VSUB产生模块检测到VD脉冲后开始对HD脉冲个数进行计数，计数到1990个HD脉冲后产生VSUB。具体地,所述VSUB产生模块采用AFE实现。

如前所述，CPU需要获取每帧图像的变化的T并根据每帧图像的T以及稳定的目标texp来动态调整trst，以及将变化的trst给VSUB产生模块，这样在一定程度上增加了CPU的负担。在一种更为优化的实施方式中，本发明所述衬底信号VSUB的产生时点可以通过对电荷清零配置值trst进行固定配置实现。在这种实施方式中，texp/trst/T的计时单位需为LINE_NUM，即HD脉冲的个数。参看图6，在该实施例中，信号延迟模块32采用FPGA将延迟后的该VD_flag信号作为VD。HD产生模块根据VD_flag信号生成HD脉冲，值得注意的是，本实施例同前述实施例的不同之处在于HD脉冲的数量是固定的。由于HD脉冲的数量是固定的，所以需要相应调整HD脉冲的间隔。本实施例VSUB产生模块（比如AFE）根据检测到VD脉冲后开始对HD脉冲个数进行计数，计数到固定的trst（HD脉冲的个数）后产生VSUB，并将产生的VSUB发送给CCD。由于本实施例trst为固定的，因此无需CPU根据T动态调整trst。进一步降低了CPU的负担，且提高了系统实时性，增加了相机曝光稳定性。

进一步地，本发明所述trst是通过调整后垂直消隐区域内的HD脉冲的间隔保证图像的后垂直消隐区域内的水平驱动信号HD脉冲数量不变的。

参看图7，VD、HD和VSUB为市电信号未发生抖动的信号时序，VD’、HD’和VSUB’为市电信号发生抖动的信号时序。一帧图像的垂直方向通常由垂直消隐V_blank和垂直正程V_active组成。对于监控相机而言，V_blank区域内的数据不是图像，可以不采集，但是监控相机是靠V_blank区域内HD脉冲的数量来定位有效图像的。具体地，例如监控相机会在采集到10个HD脉冲后，采集有效图像。而在V_blank区域内，通常相邻两个HD间隔是可以改变的，V_blank区域分为后垂直消隐back V_blank区域和前垂直消隐frontV_blank区域，前垂直消隐front V_blank区域在目标texp区域内。另外，由于V_avtive区域内的HD间隔和数量需要固定的，目标texp区域内的HD间隔和数量也需要固定的。因此，如果不改变V_blank区域内的HD数量，仅可以通过改变后垂直消隐back V_blank区域内的HD间隔。例如，图5中调整了前8个HD脉冲的间隔（增加间隔），而后两个HD脉冲间隔不变来满足VD脉冲发生抖动导致的T增加。因此，本实施例无需调整trst（HD脉冲的个数），而是调整back V_blank区域内的HD脉冲的间隔。

这样，具体地，本发明实施例采用FPGA在具体实现中保证trst（HD脉冲个数）不变，改变trst区域内后垂直消隐back V_blank区域内的HD间隔，从而改变trst的时长。

进一步地，本发明所述调整后垂直消隐区域内的HD脉冲的间隔是根据所述图像的后垂直消隐区域内的水平驱动信号HD脉冲数量对后垂直消隐区域进行均分获得各HD脉冲的间隔。

本发明实施例采用均分的方式来确定back V_blank区域内的HD间隔，令FPGA在设计和实现上更为简便。比如图7中亦可平均增加10个脉冲的间隔，从而满足VD脉冲发生抖动导致的曝光周期T增加。

对应于上述装置，本发明实施例还提供一种监控相机的曝光方法，所述方法包括：

进一步地，本发明所述衬底信号VSUB的产生时点是根据固定的电荷清零配置值trst得到的。

进一步地，本发明所述trst是通过是通过调整后垂直消隐区域内的HD脉冲的间隔保证图像的后垂直消隐区域内的水平驱动信号HD脉冲数量不变的。

进一步地，本发明所述步骤S2、S3、S4是利用现场可编程门阵列FPGA实现的。

以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims

1.一种监控相机的曝光装置，其特征在于，包括：

2.如权利要求1所述的曝光装置，其特征在于，所述衬底信号VSUB的产生时点是根据固定的电荷清零配置值trst得到的。

3.如权利要求2所述的曝光装置，其特征在于，所述trst是通过调整后垂直消隐区域内的HD脉冲的间隔保证图像的后垂直消隐区域内的水平驱动信号HD脉冲数量不变的。

4.根据权利要求3所述的曝光装置，其特征在于，所述调整后垂直消隐区域内的HD脉冲的间隔是根据所述图像的后垂直消隐区域内的水平驱动信号HD脉冲数量对后垂直消隐区域进行均分获得各HD脉冲的间隔。

5.根据权利要求2所述的曝光装置，其特征在于，所述信号延迟模块、周期预测模块以及VSUB产生模块是利用现场可编程门阵列FPGA实现的。

6.一种监控相机的曝光方法，其特征在于，所述方法包括：

S3、统计当前VD_flag信号的周期，获知所述下一帧图像的曝光周期T；

S4、根据所述下一帧图像的曝光周期T以及目标曝光时间texp获得控制下一帧图像曝光时间的衬底信号VSUB的产生时点。

7.如权利要求6所述的曝光方法，其特征在于，所述衬底信号VSUB的产生时点是根据固定的电荷清零配置值trst得到的。

8.如权利要求7所述的曝光方法，其特征在于，所述trst是通过调整后垂直消隐区域内的HD脉冲的间隔保证图像的后垂直消隐区域内的水平驱动信号HD脉冲数量不变的。

9.根据权利要求8所述的曝光方法，其特征在于，所述调整后垂直消隐区域内的HD脉冲的间隔是根据所述图像的后垂直消隐区域内的水平驱动信号HD脉冲数量对后垂直消隐区域进行均分获得各HD脉冲的间隔。

10.根据权利要求6所述的曝光方法，其特征在于，所述步骤S2、步骤S3以及步骤S4是利用现场可编程门阵列FPGA实现的。