CN103956349A - 功率半导体芯片的铜金属化结构及其制作方法 - Google Patents

Abstract

本发明提供了一种功率半导体芯片的铜金属化结构及其制作方法，该铜金属化结构包括：依次位于衬底第一区域上方的第一阻挡层、第一籽铜层和第一铜金属化层，依次位于衬底第二区域上方的第二阻挡层、第二籽铜层，第二铜金属化层；该铜金属化结构还包括：第一增强层和第二增强层；其中，所述第一增强层位于所述第一籽铜层和所述第一铜金属化层之间，或者，所述第一增强层位于所述第一阻挡层和所述第一籽铜层之间，或者，所述第一增强层位于所述第一铜金属化层的上方；所述第二增强层位于所述第二籽铜层和所述第二铜金属化层之间，或者，所述第二增强层位于所述第二阻挡层和所述第二籽铜层之间，或者，所述第二增强层位于所述第二铜金属化层的上方。

Description

功率半导体芯片的铜金属化结构及其制作方法

技术领域

本发明涉及功率半导体芯片的制造技术领域，尤其涉及一种功率半导体芯片的铜金属结构及其制作方法。

背景技术

与金属铝相比，金属铜具有更低的电阻率，更好的热导率及屈服强度等性能，采用铜引线键合可以大大提高模块的可靠性，相应地，功率半导体芯片正面的铜金属化技术也得到越来越广泛的应用。

目前，功率半导体芯片表面的铜金属化结构主要包括位于衬底上方的阻挡层、籽铜层以及金属铜化层。

由于铜引线的硬度比铝引线的硬度大，因此在金属铜引线键合时对键合点施加的功率较大，常规的铜金属化层厚度不能承受如此大的功率。所以，需要增加铜金属化层的厚度，而且随着铜引线线径的增大，所需功率还需要进一步增大，导致铜金属化层的厚度也需要相应进一步增大，最终的铜金属化层的厚度为常规铝金属化层厚度的数倍，而铜金属化层采用剥离工艺来实现，因此光刻胶造型的厚度也很大，从而增加了金属化工艺的难度与成本。

而且随着铜引线线径的增大，即使数倍于铝金属化层厚度的铜金属化层也不一定能够满足铜引线键合的要求，不能保证较大线径的铜引线键合成品率，最终影响铜引线键合点的寿命与可靠性。

发明内容

有鉴于此，本发明提供了一种新的功率半导体芯片的铜金属化结构及其制作方法，以降低铜金属化层的厚度，并保证铜引线键合点的寿命与可靠性。

为了达到上述目的，本发明采用了如下技术方案：

一种功率半导体芯片的铜金属化结构，所述功率半导体芯片包括：衬底，所述衬底包括第一区域和第二区域，所述第一区域和所述第二区域相隔离；所述第一区域为第一导电类型掺杂，所述第二区域为第二导电类型掺杂，所述第一导电类型与所述第二导电类型相反；所述铜金属化结构包括：

依次位于所述第一区域上方的第一阻挡层、第一籽铜层和第一铜金属化层，依次位于所述第二区域上方的第二阻挡层、第二籽铜层，第二铜金属化层；

所述铜金属化结构还包括：第一增强层和第二增强层；

其中，所述第一增强层位于所述第一籽铜层和所述第一铜金属化层之间，或者，所述第一增强层位于所述第一阻挡层和所述第一籽铜层之间，或者，所述第一增强层位于所述第一铜金属化层的上方；

所述第二增强层位于所述第二籽铜层和所述第二铜金属化层之间，或者，所述第二增强层位于所述第二阻挡层和所述第二籽铜层之间，或者，所述第二增强层位于所述第二铜金属化层的上方。

较优地，所述第一增强层和/或所述第二增强层分别为一整体结构。

较优地，所述整体结构为其内部设置有若干个开口的网状结构。

较优地，所述第一增强层包括至少两个间断的部分，和/或，所述第二增强层包括至少两个间断的部分。

较优地，所述第一增强层和/或第二增强层的材质为Ni、Pd或Pt。

较优地，所述第一增强层和/或所述第二增强层的厚度范围在1～5微米。

较优地，所述第一铜金属化层和/或所述第二铜金属化层的厚度不超过15微米。

较优地，所述第一增强层的面积小于所述第一铜金属化层的面积，和/或，所述第二增强层的面积小于所述第二铜金属化层的面积。

较优地，所述铜金属化结构还包括位于所述第一阻挡层下方的第一金半接触层，和/或，位于所述第二阻挡层下方的第二金半接触层。

较优地，所述铜金属化结构包括设置在所述第一区域上的第一铜引线键合区和设置在所述第二区域上的第二铜引线键合区，所述第一增强层的外围轮廓包围所述第一铜引线键合区的外围轮廓，和/或，所述第二增强层的外围轮廓包围所述第二铜引线键合区的外围轮廓。

一种功率半导体芯片的铜金属化结构，所述功率半导体芯片包括元胞区和栅极区；

在所述元胞区对应的衬底内部设置有两个以上的元胞，所述元胞在电气上并联连接，在每个所述元胞结构内包括一个基区，每个所述基区内设置有两个源极区；在所述元胞区包括位于两个相邻的所述基区内的相邻源极区的之间的衬底上方的第一绝缘层和第一多晶硅层，所述第一多晶硅层埋在所述第一绝缘层内；在所述栅极区包括位于所述栅极区内的衬底上方的第二绝缘层和第二多晶硅层，所述第二多晶硅层通过所述第二绝缘层与所述元胞区和所述衬底实现电绝缘，且所述第二绝缘层覆盖部分所述第二多晶硅层；

所述铜金属化结构包括：

位于所述基区的两个源极区之间的衬底上方、所述第一绝缘层上方以及所述第二绝缘层的第一部分上方的第一阻挡层；位于未被所述第二绝缘层覆盖的第二多晶硅层上方以及所述第二绝缘层的第二部分上方的第二阻挡层；其中，所述第一阻挡层和所述第二阻挡层之间存在间隔；

依次位于所述第一阻挡层上方的第一籽铜层和第一铜金属化层；依次位于所述第二阻挡层上方的第二籽铜层和第二铜金属化层；

在所述元胞区还包括：第一增强层，所述第一增强层位于所述第一籽铜层和所述第一铜金属化层之间，或者，所述第一增强层位于所述第一阻挡层和所述第一籽铜层之间，或者，所述第一增强层位于所述第一铜金属化层的上方；

在所述栅极区还包括：第二增强层，所述第二增强层位于所述第二籽铜层和所述第二铜金属化层之间，或者，所述第二增强层位于所述第二阻挡层和所述第二籽铜层之间，或者，所述第二增强层位于所述第二铜金属化层的上方。

较优地，所述第一增强层和/或所述第二增强层为一整体结构。

较优地，所述整体结构为其内部设置有若干个开口的网状结构。

较优地，所述第一增强层包括至少两个间断的部分，和/或，所述第二增强层包括至少两个间断的部分。

较优地，所述第二增强层的形状和大小与所述栅极区的形状和大小相同。

较优地，还包括若干条栅极母线，所述栅极母线位于所述第一阻挡层和所述第二阻挡层的间隔内，所述栅极母线的一端连接所述栅极区，另一端沿着所述栅极区向所述元胞区延伸的方向延伸。

较优地，所述第一增强层和/或所述第二增强层的材质为Ni、Pd或Pt。

较优地，所述第一增强层和/或所述第二增强层的厚度范围在1～5微米。

较优地，所述第一铜金属化层和/或所述第二铜金属化层的厚度不超过15微米。

一种功率半导体芯片的铜金属化结构的制作方法，所述功率半导体芯片包括：衬底，所述衬底包括第一区域和第二区域，所述第一区域和所述第二区域相隔离；所述第一区域为第一导电类型掺杂，所述第二区域为第二导电类型掺杂，所述第一导电类型与所述第二导电类型相反；

所述铜金属化结构的制作方法，包括：

在所述衬底的第一区域上方依次形成第一阻挡层、第一籽铜层和第一铜金属化层，在所述衬底的第二区域上方依次形成第二阻挡层、第二籽铜层和第二铜金属化层；

其中，在形成所述第一阻挡层之后，并在形成所述第一籽铜层之前，还包括：在所述第一阻挡层上方形成第一增强层，或者，在形成所述第一籽铜层之后，在形成所述第一铜金属化层之前，还包括：在所述第一籽铜层上方形成第一增强层，或者，在形成所述第一铜金属化层之后，还包括：在所述第一铜金属化层上方形成第一增强层；

在形成所述第二阻挡层之后，并在形成所述第二籽铜层之前，还包括：在所述第二阻挡层上方形成第二增强层，或者，在形成所述第二籽铜层之后，在形成所述第二铜金属化层之前，还包括：在所述第二籽铜层上方形成第二增强层，或者，在形成所述第二铜金属化层之后，还包括：在所述第二铜金属化层上方形成第二增强层。

较优地，形成所述第一增强层，具体包括：

在所述第一籽铜层上方形成第一初始增强层，或者，在所述第一阻挡层上方形成第一初始增强层，或者，在所述第一铜金属化层上方形成第一初始增强层；

对所述初始增强层进行刻蚀，以形成预定图案的第一增强层；

或者，

在所述第一籽铜层上方进行光刻胶造型，以在所述第一籽铜层上方形成光刻图案；

在未被所述光刻胶覆盖的所述第一籽铜层和所述光刻胶上方形成第一增强层；

剥离所述光刻胶以及位于所述光刻胶上方的第一增强层，以在所述第一籽铜层的上方形成预定图案的第一增强层；

或者，

在所述第一阻挡层上方进行光刻胶造型，以在所述第一阻挡层上方形成光刻图案；

在未被所述光刻胶覆盖的所述第一阻挡层和所述光刻胶上方形成第一增强层；

剥离所述光刻胶以及位于所述光刻胶上方的第一增强层，以在所述第一阻挡层的上方形成预定图案的第一增强层；

或者，

在所述第一铜金属化层上方进行光刻胶造型，以在所述第一铜金属化层上方形成光刻图案；

在未被所述光刻胶覆盖的所述第一铜金属化层和所述光刻胶上方形成第一增强层；

剥离所述光刻胶以及位于所述光刻胶上方的第一增强层，以在所述第一铜金属化层的上方形成预定图案的第一增强层。

较优地，形成所述第二增强层，具体包括：

在所述第二籽铜层上方形成第二初始增强层，或者，在所述第二阻挡层上方形成第二初始增强层，或者，在所述第二铜金属化层上方形成第二初始增强层；

对所述初始增强层进行刻蚀，以形成预定图案的第二增强层；

或者，

在所述第二籽铜层上方进行光刻胶造型，以在所述第二籽铜层上方形成光刻图案；

在未被所述光刻胶覆盖的所述第二籽铜层和所述光刻胶上方形成第二增强层；

剥离所述光刻胶以及位于所述光刻胶上方的第二增强层，以在所述第二籽铜层的上方形成预定图案的第二增强层；

或者，

在所述第二阻挡层上方进行光刻胶造型，以在所述第二阻挡层上方形成光刻图案；

在未被所述光刻胶覆盖的所述第二阻挡层和所述光刻胶上方形成第二增强层；

剥离所述光刻胶以及位于所述光刻胶上方的第二增强层，以在所述第二阻挡层的上方形成预定图案的第二增强层；

或者，

在所述第二铜金属化层上方进行光刻胶造型，以在所述第二铜金属化层上方形成光刻图案；

在未被所述光刻胶覆盖的所述第二铜金属化层和所述光刻胶上方形成第二增强层；

剥离所述光刻胶以及位于所述光刻胶上方的第二增强层，以在所述第二铜金属化层的上方形成预定图案的第二增强层。

一种功率半导体芯片的铜金属化结构的制作方法，所述功率半导体芯片包括元胞区和栅极区；在所述元胞区对应的衬底内部设置有两个以上的元胞，所述元胞在电气上并联连接，在每个所述元胞结构内包括一个基区，每个所述基区内设置有两个源极区；

在所述元胞区包括位于两个相邻的所述基区内的相邻源极区的之间的衬底上方的第一绝缘层和第一多晶硅层，所述第一多晶硅层埋在所述第一绝缘层内；在所述栅极区包括位于所述栅极区内的衬底上方的第二绝缘层和第二多晶硅层，所述第二多晶硅层通过所述第二绝缘层与所述元胞区和所述衬底实现电绝缘，且所述第二绝缘层覆盖部分所述第二多晶硅层；

所述铜金属化结构的制作方法，包括：

分别在所述基区的两个源极区之间的衬底上方、第一绝缘层上方以及所述第二绝缘层的第一部分上方形成第一阻挡层；分别在未被所述第二绝缘层包围的第二多晶硅层上方以及所述第二绝缘层的第二部分上方形成第二阻挡层；其中，所述第一阻挡层和所述第二阻挡层相互隔离；

依次在所述第一阻挡层上方形成第一籽铜层和第一铜金属化层；依次在所述第二阻挡层上方形成第二籽铜层和第二铜金属化层；

其中，在形成所述第一阻挡层之后，并在形成所述第一籽铜层之前，还包括：在所述第一阻挡层上方形成第一增强层，或者，在形成所述第一籽铜层之后，在形成所述第一铜金属化层之前，还包括：在所述第一籽铜层上方形成第一增强层，或者，在形成所述第一铜金属化层之后，还包括：在所述第一铜金属化层上方形成第一增强层；

在形成所述第二阻挡层之后，并在形成所述第二籽铜层之前，还包括：在所述第二阻挡层上方形成第二增强层，或者，在形成所述第二籽铜层之后，在形成所述第二铜金属化层之前，还包括：在所述第二籽铜层上方形成第二增强层，或者，在形成所述第二铜金属化层之后，还包括：在所述第二铜金属化层上方形成第二增强层。

较优地，形成所述第一增强层，具体包括：

在所述第一籽铜层上方形成第一初始增强层，或者在所述第一阻挡层上方形成第一初始增强层，或者，在所述第一铜金属化层上方形成第一初始增强层；

对所述初始增强层进行刻蚀，以形成预定图案的第一增强层；

或者，

在所述第一籽铜层上方进行光刻胶造型，以在所述第一籽铜层上方形成光刻图案；

在未被所述光刻胶覆盖的所述第一籽铜层和所述光刻胶上方形成第一增强层；

剥离所述光刻胶以及位于所述光刻胶上方的第一增强层，以在所述第一籽铜层的上方形成预定图案的第一增强层；

或者，

在所述第一阻挡层上方进行光刻胶造型，以在所述第一阻挡层上方形成光刻图案；

在未被所述光刻胶覆盖的所述第一阻挡层和所述光刻胶上方形成第一增强层；

剥离所述光刻胶以及位于所述光刻胶上方的第一增强层，以在所述第一阻挡层的上方形成预定图案的第一增强层；

或者，

在所述第一铜金属化层上方进行光刻胶造型，以在所述第一铜金属化层上方形成光刻图案；

在未被所述光刻胶覆盖的所述第一铜金属化层和所述光刻胶上方形成第一增强层；

剥离所述光刻胶以及位于所述光刻胶上方的第一增强层，以在所述第一铜金属化层的上方形成预定图案的第一增强层。

本发明具有以下有益效果：

本发明提供的功率半导体芯片的铜金属化结构，在每一个电极区内均包括增强层，该增强层能够增强铜金属化层的机械强度，因此在满足大线径的铜引线键合的要求的前提下，可以尽量减少铜金属化层的厚度。因而增强层的设置有利于减少铜金属化层的厚度，而铜金属化层厚度的减小，有利于降低工艺难度和成本，并且能够保证铜引线键合点的寿命与可靠性。

附图说明

为了清楚地理解现有技术或本发明实施例的技术方案，下面对描述现有技术或本发明实施例用到的附图进行简要说明。显而易见地，这些附图仅是本发明实施例所述的部分附图，本领域普通技术人员在不付出创造性劳动的前提下还可以获得其他的附图。

图1是本发明实施例一的功率半导体芯片的铜金属化结构的剖面示意图；

图2是本发明实施例一的功率半导体芯片的铜金属化结构的截面示意图；

图3（1）至图3（7）是本发明实施例一的功率半导体芯片的铜金属化结构的增强层的结构示意图；

图4是本发明实施例一的功率半导体芯片的铜金属化结构的一种制作方法流程示意图；

图5（1）至图5（7）是本发明实施例一的功率半导体芯片的铜金属化结构的一种制作方法的一系列制程对应的剖面结构示意图；

图6是本发明实施例一的功率半导体芯片的铜金属化结构的另外一种制作方法流程示意图；

图7（1）至图7（4）是本发明实施例一的功率半导体芯片的铜金属化结构的另外一种制作方法的一系列制程对应的剖面结构示意图；

图8是本发明实施例二的功率半导体芯片的铜金属化结构的剖面示意图；

图9是本发明实施例三的功率半导体芯片的铜金属化结构的剖面示意图；

图10是本发明实施例四的功率半导体芯片的铜金属化结构的剖面示意图；

图11（1）至图11（2）是本发明实施例四的功率半导体芯片的铜金属化结构的截面示意图；

图12是本发明实施例四的功率半导体芯片的铜金属化结构的一种制作方法流程示意图；

图13（1）至图13（7）是本发明实施例四的功率半导体芯片的铜金属化结构的一种制作方法的一系列制程对应的剖面结构示意图；

图14是本发明实施例五的功率半导体芯片的铜金属化结构的剖面示意图；

图15是本发明实施例六的功率半导体芯片的铜金属化结构的剖面示意图。

附图标记：

101：衬底，102：阻挡层，1021：第一阻挡层，1022：第二阻挡层，103：籽铜层，1031：第一籽铜层，1032：第二籽铜层，104：增强层，1041：第一增强层，1042：第二增强层，1051：第一铜金属化层，1052：第二铜金属化层，1061：第一金半接触层；

101’：衬底，1021’：第一阻挡层，1022’：第二阻挡层，1031’：第一籽铜层，1032’：第二籽铜层，1041’：第一增强层，1042’：第二增强层，1051’：第一铜金属化层，1052’：第二铜金属化层，1061’：第一金半接触层；

101”：衬底，1021”：第一阻挡层，1022”：第二阻挡层，1031”：第一籽铜层，1032”：第二籽铜层，1041”：第一增强层，1042”：第二增强层，1051”：第一铜金属化层，1052”：第二铜金属化层，1061”：第一金半接触层；

201：衬底，202：阻挡层，2021：第一阻挡层，2022：第二阻挡层，203：籽铜层，2031：第一籽铜层，2032：第二籽铜层，204：增强层，2041：第一增强层，2042：第二增强层，2051：第一铜金属化层，2052：第二铜金属化层；

201’：衬底，2021’：第一阻挡层，2022’：第二阻挡层，2031’：第一籽铜层，2032’：第二籽铜层，2041’：第一增强层，2042’：第二增强层，2051’：第一铜金属化层，2052’：第二铜金属化层；

201”：衬底，2021”：第一阻挡层，2022”：第二阻挡层，2031”：第一籽铜层，2032”：第二籽铜层，2041”：第一增强层，2042”：第二增强层，2051”：第一铜金属化层，2052”：第二铜金属化层；

3：引线键合区，40：开口，41：带状结构；

1041-1：第一增强层的第一部分，1041-2：第一增强层的第二部分，1041-3：第一增强层的第三部分；

100：光刻胶层；

01：基区，02：源极区，11：第一绝缘层，12：第一多晶硅层，21：第二绝缘层，22：第二多晶硅层;

10：发射极/源极区（元胞区），20：栅极区，30：间隔，400：栅极母线。

具体实施方式

下面结合附图对本发明实施例所述的功率半导体芯片的铜金属化结构及其制作方法进行描述。

需要说明的是，本发明实施例所述的功率半导体芯片的铜金属化结构适用于表面为双电极的功率半导体芯片。

根据目前半导体器件的类型，双电极的功率半导体器件包括横向二极管类器件和纵向IGBT及MOSFET类器件，其控制栅极可以为平面栅或者沟槽栅结构。这两类器件的正面包括两个电极，所以该器件上的用于形成电极的铜金属化结构包括至少两个相互隔离的部分。

首先介绍针对横向二极管类器件的铜金属化结构及其制作方法。

实施例一

参见图1，图1是横向二极管类器件的铜金属化结构的剖面示意图。如图1所示，铜金属化结构形成于横向二极管类器件的衬底之上。该横向二极管类器件包括：衬底101，在衬底101靠近表面区域至少包括两个区域：第一区域和第二区域，并且在第一区域和第二区域上方形成有不同的电极如阴极和阳极。为了实现不同电极的电绝缘，衬底的第一区域和第二区域之间存在间隔。在本发明实施例中，衬底101可以为N型半导体衬底，衬底101的第一区域为P型掺杂区，第二区域为N型掺杂区；

该铜金属化结构包括：

位于衬底101第一区域上方的第一阻挡层1021和位于衬底101第二区域上方的第二阻挡层1022；

位于第一阻挡层1021上方的第一籽铜层1031和位于第二阻挡层1022上方的第二籽铜层1032；

位于第一籽铜层1031上方的第一增强层1041和位于第二籽铜层1032上方的第二增强层1042；

位于第一增强层1041上方的第一铜金属化层1051和位于第二增强层1042上方的第二铜金属化层1052。

需要说明的是，上述所述的第一籽铜层1031和第一铜金属化层1051共同构成器件的阳极电极层，第二籽铜层1032和第二铜金属化层1052共同构成器件的阴极电极层。其中，籽铜层的作用是为了有利于形成铜金属化层。

上述所述的双电极铜金属化结构在衬底的第一区域上方为器件的阳极电极，在第二区域上方为器件的阴极电极。为了清楚地理解上述所述的铜金属化结构，请参见图2所示的铜金属化结构的截面示意图。在图2所示的截面示意图中，仅示出了阴极电极层、第一增强层1041和第二增强层1042。

如图2所示，器件的阳极区位于芯片的中心区域，阴极区位于芯片的边缘区域。其中，阳极区和阴极区之间存在间隔。在阳极区，第一增强层1041的形状和大小与阳极区的形状和大小相同，在阴极区，第二增强层1042包括多个间断部分，并且每个间断部分上开有若干个圆形开口。

需要说明的是，本发明实施例中，器件的阳极和阴极可以位于芯片内部的任意位置，例如，阳极区位于芯片的某一角落处，阴极区位于芯片的其它位置。另外，本发明实施例中的器件的阳极形状和阴极形状也可以为任意形状，本发明实施例不做限定。

第一增强层1041的设置能够提高器件阳极区的第一铜金属化层1051的机械强度，因而在满足大线径的铜引线键合要求的前提下，可以降低第一铜金属化层1051的厚度。由于第一铜金属化层1051厚度的降低，降低了铜金属化的工艺难度和成本。同样，第二增强层1042的设置也有利于降低第二铜金属化层1052的厚度，有利于降低铜金属化的工艺难度和成本，保证铜引线键合点的寿命和可靠性。

在本发明实施例中，第一籽铜层1031和第二籽铜层1032的材质为金属铜，其厚度优选在50～1000纳米之间。

第一阻挡层1021和第二阻挡层1022的作用是阻挡铜金属离子向衬底101扩散，其材质可以为Ti、Ta、TiN或TaN，厚度范围优选在10～1000纳米之间。

第一增强层1041和第二增强层1042的作用是提高整个铜金属化层结构的机械强度，其为金属材料，优选为Ni、Pd或Pt，厚度范围优选在1～5微米之间。

由于第一增强层1041和第二增强层1042的设置，第一铜金属化层1051和第二铜金属化层1052的厚度可以不超过15微米，即可充分满足铜引线键合的机械强度要求。

需要说明的是，在本发明实施例中，第一增强层1041的面积可以与阳极电极层的面积相同，也可以小于阳极电极层的面积。而且由于第一增强层1041的导电率小于铜电极的导电率，因而为了降低接触电阻，提高电极的导电率，在铜金属化结构的机械强度达到要求后，应尽可能地采用较小面积的第一增强层1041，所以，作为本发明的优选实施例，第一增强层1041的面积小于阳极电极层的面积，也就是说，第一增强层1041的面积小于第一籽铜层1031或第一铜金属化层1051的面积。基于同样的理由，第二增强层1042的面积小于阴极电极层的面积，即第二增强层1042的面积小于第二籽铜层1032或第二铜金属化层1052的面积。

当上述所述的第一增强层1041的面积小于阳极电极层的面积时，第一增强层1041未完全覆盖第一籽铜层1031的表面，此时，第一铜金属化层1051覆盖第一增强层1041的表面以及未被第一增强层1041覆盖的第一籽铜层1031的表面，这样就形成了第一增强层1041被第一籽铜层1031和第一铜金属化层1051包围的结构。也就是说，第一增强层1041位于阳极电极层的内部。

同样，当第二增强层1042的面积小于阴极电极层的面积时，第二增强层1042未完全覆盖第二籽铜层1032的表面，此时，第二铜金属化层1052覆盖第二增强层1042的表面以及未被第二增强层1042覆盖的第二籽铜层1032的表面，这样就形成了第二增强层1042被第二籽铜层1032和第二铜金属化层1052包围的结构。也就是说，第二增强层1042位于阴极电极层的内部。

为了实现满足机械强度的要求并尽量少用第一增强层或第二增强层的目的，本发明可以通过优化增强层与铜引线键合区的位置关系来实现。

由于芯片阳极区和阴极区的铜金属化结构可以相同，所以，为了避免重复描述，下面将不同电极区对应的各功能层的“第一”或“第二”省略。例如，将第一增强层和第二增强层统称为增强层。

在铜金属化结构中，芯片铜引线键合区内或引线键合点处由于铜引线的键合，需要较大的机械强度，因此，为了充分利用增强层提高机械强度的作用，增强层优选位于芯片铜引线键合区内或引线键合点处，并且增强层的外围轮廓包围引线键合点或引线键合区的轮廓，并且进一步优选地，增强层的外围轮廓比引线键合点或引线键合区的轮廓大20%～50%。为了清楚地理解增强层与引线键合点或引线键合区的位置关系，参见图3（1）所示的芯片俯视图进行说明。在图3（1）所示的芯片俯视图中，仅示出了阳极电极区的结构。

如图3（1）所示的阳极区，在阳极电极层的内部设置有引线键合区3，为了提高铜金属化结构的机械强度，在引线键合区3的外围设置有第一增强层1041，所述第一增强层1041的边缘包围所述引线键合区3，并且所述第一增强层1041的外围轮廓比所述引线键合区3的外围轮廓大。

另外，还可以通过优化第一增强层1041的图形结构来实现上述实现满足机械强度的要求并尽量少用增强层的目的。具体可以通过以下几种方式：

如图3（1）所示，所述第一增强层1041为一整体结构，该整体结构的形状可以为任意形状，如圆形、任意多边形或其组合。

图3（1）所示的结构为整体结构的第一增强层的机械强度较大，但是，由于其为一完整的整体结构，在铜金属化结构上设置有较多的增强层，其接触电阻较大，不利于电极的导电性能。为了提高电极的导电性能，所述第一增强层1041的结构可以如图3（2）所示，为一内部设置有若干个开口40的网状结构。这样既不影响增强层的整体结构，也实现了少用第一增强层1041的目的。其中，在本发明实施例中，对所述开口40的形状不作限定，其可以为任意图形的形状，例如为圆形、椭圆形或任意多边形。

另外，第一增强层1041也可以包括两个以上的间断部分，如图3（3）所示，第一增强层1041包括两个间断部分：第一部分1041-1和第二部分1041-2，彼此相离，且均位于电极层的内部，并且每一部分的增强层均可以如图3（2）所示开有若干个开口40。

另外，第一增强层1041的结构也可以如图3（4a）和图3（4b）所示，包括两个间断部分：第一部分1041-1和第二部分1041-2，且均位于电极层的内部，其中第二部分1041-2被第一部分1041-1半包围，并且每一部分均可如图3（2）所示开有若干个开口。

第一增强层1041的结构也可以如图3（5）所示，包括两个间断部分：第一部分1041-1、第二部分1041-2和第三部分1041-3，彼此相离，其中，第三部分1041-3被第二部分1041-2全包围，并且每一部分均可如图3（2）所示开有若干个开口。

增强层的结构也可以如图3（6）所示，包括两个或两个以上的部分：第一部分1041-1、第二部分1041-2和第三部分1041-3，彼此相离，且所述各个部分形成闭合环状结构。

为了提高增强层的机械强度，如图3（7）所示，在图3（6）所示的基础上，再增加连接各个部分的带状结构41，以使增强层的各个部分连接形成一整体结构。

需要说明的是，基于在提高铜金属化结构的机械强度的同时，又能保证电极的电流导通能力，位于芯片阴极区的第二增强层1042的结构优选采用上述图3（1）至图3（7）所示的增强层的结构。

另外，为了降低铜金属化结构与衬底之间的接触电阻，优选在衬底101的第一区域和第二区域上方分别形成第一金半接触层1061和第二金半接触层。尤其当衬底的第一区域和第二区域的掺杂浓度较低时，例如小于1e17cm^-3时，最好在衬底的第一区域和第二区域上方分别形成第一金半接触层和第二金半接触层。对于横向二极管的P-i-N结构，当采用的衬底101为N型掺杂的衬底时，阳极对应的衬底第一区域的P型掺杂浓度可能较低，而阴极对应的衬底第二区域的N型掺杂浓度可能较高，则仅需要在第一区域上方形成第一金半接触层1061，而在掺杂浓度较高的第二区域上方则不需要形成第二金半接触层。

基于上述提供的横向二极管类器件的铜金属化结构，本发明实施例一还提供了一种横向二极管类器件的铜金属化结构的制作方法。

结合图4至图5（7）对实施例一提供的横向二极管类器件的铜金属化结构的制作方法进行详细描述。

如图4所示，实施例一提供的横向二极管类器件的铜金属化结构制作方法包括以下步骤，

S401、提供衬底101：

参见图5（1），提供衬底101，所述衬底101可以为N型半导体衬底，该衬底101包括第一区域和第二区域，并且第一区域包括P型掺杂区，第二区域包括N型掺杂区，其中，P型掺杂区和N型掺杂区均靠近衬底101的表面位置。在衬底101中，第一区域和第二区域之间存在间隔。更具体地说，P型掺杂区和N型掺杂区之间存在间隔。

S402、在衬底101的第一区域上方形成第一金半接触层1061：

在本实施例中，N型衬底101中的P型掺杂区的掺杂浓度较低，若直接在衬底101上方形成阳极电极，可能导致芯片阳极区的阳极电极与衬底的接触电阻较大。参见图5（2），为了降低接触电阻，在衬底101的第一区域上方形成第一金半接触层1061。

具体包括以下步骤：

首先，在衬底101的整个表面上淀积（蒸发镀膜）一层铝，该铝层的厚度范围在1～10微米之间，然后，对淀积的铝层进行选择性刻蚀，使铝层仅位于第一区域上方，从而在衬底101的第一区域上方形成了第一金半接触层1061。

S403、在衬底101的上方以及第一金半接触层1061的上方形成阻挡层102：

参见图5（3）所示，采用淀积的方法在衬底101的上方形成连续的阻挡层102。该阻挡层102覆盖第一金半接触层1061、衬底101的第二区域以及第一区域和第二区域的间隔。所述阻挡层102的材质可以为Ti、Ta、TiN或TaN，厚度范围在10～1000纳米之间。

S404、选择性刻蚀阻挡层102，去除位于间隔的阻挡层，从而在第一区域上方和第二区域上方分别形成第一阻挡层1021和第二阻挡层1022。

参见图5（4），选择性刻蚀阻挡层102之后，在衬底的第一区域和第二区域上方形成了相互隔离的第一阻挡层1021和第二阻挡层1022。

S405、在第一阻挡层1021和第二阻挡层1022上方分别形成第一籽铜层1031和第二籽铜层1032：

具体地，参见图5（5a），首先在第一阻挡层1021、第二阻挡层1022以及未被第一阻挡层1021和第二阻挡层1022覆盖的衬底上方形成籽铜层103：

然后，参见图5（5b），去除形成于未被第一阻挡层1021和第二阻挡层1022覆盖衬底上方的籽铜层，从而在第一阻挡层1021上方形成第一籽铜层1031，在第二阻挡层1032上方形成第二籽铜层1032。

需要说明的是，所述籽铜层103的厚度范围优选在50-1000纳米。

S406、在第一籽铜层1031和第二籽铜层1032上方分别形成第一增强层1041和第二增强层1042：

为了保证电极层的导电率，增强层的面积要尽量小，所以，作为本发明的优选实施例，第一增强层1041的面积小于第一籽铜层1031的面积，第二增强层1042的面积小于第二籽铜层1032的面积。

在第一籽铜层1031和第二籽铜层1032上方分别形成第一增强层1041和第二增强层1042，具体可以通过以下两种方式：

第一种：淀积方式：

首先，参见图5（6a1），淀积一层增强层104，该增强层104覆盖第一籽铜层1031和第二籽铜层1032以及未被第一籽铜层1031和第二籽铜层1032覆盖的衬底101，然后，参见图5（6a2），选择性刻蚀增强层104，以在第一籽铜层1031上方形成预定图案的第一增强层1041，在第二籽铜层1032上方形成预定图案的第二增强层1042，并刻蚀掉位于衬底P型掺杂区域和N型掺杂区域之间间隔上方的增强层。需要说明的是，所述预定图案的第一增强层1041和/或所述预定图案的第二增强层1042的结构可以为上述图3（1）至图3（7）所示的任一结构。

第二种：剥离方式：

所述剥离就是利用酸如HF等具有腐蚀性的液体腐蚀光刻胶，当光刻胶去除以后，附着在光刻胶上方的物质也会随之去除。

第一步：参见图5（6b1）所示，在第一籽铜层1031、第二籽铜层1032以及所述间隔的衬底表面上方进行光刻图案化，以在第一籽铜层1031和第二籽铜层1032的表面上方形成预定图案的光刻胶层100。该光刻胶层100覆盖第一籽铜层1031和第二籽铜层1032的部分区域，并且覆盖衬底N型掺杂区和P型掺杂区之间的间隔区域。

第二步：参见图5（6b2），在预定图案的光刻胶层100上方以及未被所述预定图案的光刻胶层100覆盖的第一籽铜层1031和第二籽铜层1032上方形成增强层104。

第三步：参见图5（6b3），剥离预定图案的光刻胶层100以及其上方的增强层104，从而在第一籽铜层1031的上方形成第一增强层1041，在第二籽铜层1032的上方形成第二增强层1042。

需要说明的是，增强层104的材质为金属材料，优选为Ni、Pd或Pt。厚度范围优选在1-5微米。

S407、在第一增强层1041以及未被所述第一增强层1041覆盖的第一籽铜层1031上方形成第一铜金属化层1051，在第二增强层1042以及未被所述第二增强层1042覆盖的第二籽铜层1032上方形成第二铜金属化层1052。

本发明实施例形成第一铜金属化层1051和第二铜金属化层1052的方法可以采用剥离工艺。该剥离工艺的具体操作方法，首先进行光刻胶造型，然后淀积一层金属铜，最后采用剥离工艺实现第一铜金属化层1051和第二铜金属化层1052的隔离。参见图5（7），在第一增强层1041以及未被所述第一增强层1041覆盖的第一籽铜层1031上方形成第一铜金属化层1051，从而在衬底的第一区域上方形成了器件的阳极。在第二增强层1042以及未被所述第二增强层1042覆盖的第二籽铜层1032上方形成第二铜金属化层1052，从而在衬底的第二区域上方形成了器件的阴极。

需要说明的是，第一籽铜层1031和第一铜金属化层1051共同构成阳极的电极层，由于第一增强层位于第一籽铜层1031和第一铜金属化化层1051之间，所以，可以认为第一增强层1041位于阳极电极层的内部。同样，第二增强层1042位于阴极电极层的内部。

需要说明的是，第一铜金属化层1051和第二铜金属化层1052作为电极的表面金属，由于第一增强层1041和第二增强层1042的设置，所以，第一铜金属化层1051和第二铜金属化层1052的厚度可以不超过15微米。相较于现有技术中的铜金属化结构中的铜金属化层，在满足相同大线径的铜引线键合要求的前提下，本发明实施例中的铜金属化层的厚度可以大大减小。这对于采用剥离工艺实现铜金属化层的制作来说，由于铜金属化层厚度的减小，用于光刻胶造型的的光刻胶的厚度也减小，因而有利于简化铜金属化层的制作工艺，降低其制作成本。

而且，进一步地，由于在电极区域增强层的设置，提高了铜金属化层的机械强度，能够保证较大线径的铜引线键合成品率，能够保证铜引线键合点的寿命和可靠性。

以上为本发明实施例一提供的铜金属化结构的制作方法实施例。上述实施例提供的制作方法，在制作阻挡层和籽铜层以后，立即对阻挡层和籽铜层进行了隔离，形成了相互隔离的第一阻挡层1021和第二阻挡层1022以及第一籽铜层1031和第二籽铜层1032。实际上，也可以在形成第一铜金属化层1051和第二铜金属化层1052之后，再对先前形成的连续阻挡层102和籽铜层103进行隔离，从而形成相互隔离的第一阻挡层1021和第二阻挡层1022以及第一籽铜层1031和第二籽铜层1032。具体参见图6至图7（4）所示的具体实施方式。

如图6所示，最后形成相互隔离的阻挡层和籽铜层的制作方法包括以下步骤：

S601至S603与上述步骤S401至S403相同，为了简要起见，在此不再详细描述，具体请参见上述实施例的描述。

S604、在阻挡层102的上方形成籽铜层103：

参见图7（1）所示，采用淀积工艺在阻挡层102的上方形成连续的籽铜层103。

S605、在衬底第一区域对应的籽铜层上方形成第一增强层，在衬底第二区域对应的籽铜层上方形成第二增强层：

在衬底第一区域对应的籽铜层上方形成第一增强层1041，在衬底第二区域对应的籽铜层上方形成第二增强层1042，具体可以通过以下两种方式：

第一种：淀积方式：

首先，参见图7（2a1），淀积一层增强层104，该增强层104覆盖整个籽铜层103，然后，参见图7（2a2），选择性刻蚀增强层104，以在衬底第一区域对应的籽铜层上方形成预定图案的第一增强层1041，在衬底第二区域对应的籽铜层上方形成预定图案的第二增强层1042。需要说明的是，所述预定图案的第一增强层1041和/或所述预定图案的第二增强层1042的结构可以为上述图3（1）至图3（7）所示的任一结构。

第二种：剥离方式：

第一步：参见图7（2b1）所示，在籽铜层103表面上方进行光刻图案化，以在籽铜层103的表面上方形成预定图案的光刻胶层100。该光刻胶层100覆盖第一籽铜层1031和第二籽铜层1032的部分区域，并且覆盖衬底N型掺杂区和P型掺杂区之间的间隔区域上方的籽铜层。

第二步：参见图7（2b2），在预定图案的光刻胶层100上方以及未被所述预定图案的光刻胶层100覆盖的籽铜层103上方形成增强层104。

第三步：参见图7（2b3），剥离预定图案的光刻胶层100以及其上方的增强层104，从而在衬底第一区域对应的籽铜层上方形成第一增强层1041，在衬底第二区域对应的籽铜层上方形成第二增强层1042。

S606、采用剥离工艺形成相互隔离的第一铜金属化层1051和第二铜金属化层1052，所述第一铜金属化层1051覆盖衬底第一区域，所述第二铜金属化层1052覆盖衬底第二区域：

参见图7（3），形成的第一铜金属化层1051覆盖衬底的第一区域，所以，第一铜金属化层1051将第一增强层1041包围起来。同样，形成的第二铜金属化层1052覆盖衬底的第二区域，所以，第二铜金属化层1052将第二增强层1042包围起来。

S607、刻蚀位于衬底第一区域和第二区域间隔上方的阻挡层102和籽铜层103，从而形成相互隔离的第一阻挡层1021和第二阻挡层1022以及第一籽铜层1031和第二籽铜层1032。

参见图7（4），刻蚀位于衬底第一区域和第二区域间隔上方的阻挡层102和籽铜层103，从而形成相互隔离的第一阻挡层1021和第二阻挡层1022以及第一籽铜层1031和第二籽铜层1032。

以上为实施例一所述的横向二极管类器件的双电极铜金属化结构的另外一种制作方法。

另外，作为本发明制作方法的另一实施例，在形成阻挡层之后或者形成籽铜层之后，仅对其中的一层直接进行隔离，另外一层在形成铜金属化层之后在对其进行隔离。本领域普通技术人员在上述实施例公开的具体实施方式的基础上，很容易想到这种制作方法是如何实现的。为了简要起见，在此不再详细描述本实施例的具体制作方法。

归纳实施例一提供的横向二极管内器件的铜金属化结构及其制作方法，可以看出，实施例一提供的铜金属化结构中，增强层位于籽铜层和铜金属化层之间，而由于籽铜层和铜金属化层共同构成电极层，所以实施例一中的增强层位于电极层的内部。实际上，增强层位于电极层的底部或顶部均可以起到提高铜金属化结构的整体机械强度的作用。因此，作为本发明的另一实施例，增强层可以位于电极层的底部。作为本发明的又一实施例，增强层还可以位于电极层的顶部。详细参见下述实施例二和实施例三。

实施例二

首先，结合图8对增强层位于电极层底部的铜金属化结构进行说明。需要说明的是，图8所示的铜金属化结构与图1所示的铜金属化结构相似，其不同之处仅在于增强层的位置。为了简要起见，本实施例仅对其不同之处着重说明，其相同之处请参见实施例一的描述。

如图8所示，第一增强层1041’位于第一阻挡层1021’和第一籽铜层1031’之间，第二增强层1042’位于第二阻挡层1022’和第二籽铜层1032’之间。

需要说明的是，当上述所述的第一增强层1041’的面积小于阳极电极层的面积时，第一增强层1041’未完全覆盖第一阻挡层1021’的表面，此时，第一籽铜层1031’覆盖第一增强层1041’的表面以及未被第一增强层1041’覆盖的第一阻挡层1021’的表面，这样就形成了第一增强层1041’被第一籽铜层1031’和第一阻挡层1021’包围的结构。也就是说，第一增强层1041’位于阳极电极层的底部。

同样，当第二增强层1042’的面积小于阴极电极层的面积时，第二增强层1042’未完全覆盖第二阻挡层1022’的表面，此时，第二籽铜层1032’覆盖第二增强层1042’的表面以及未被第二增强层1042’覆盖的第二阻挡层1022’的表面，这样就形成了第二增强层1042’被第二籽铜层1032’和第二阻挡层1022’包围的结构。也就是说，第二增强层1042’位于阴极电极层的底部。

调整实施例一中的制作铜金属化结构的工艺顺序，即可完成实施例二所述的铜金属化结构的制作。简单地说，实施例一的工艺顺序为：提供衬底-形成金半接触层-形成阻挡层-形成籽铜层-形成增强层-形成铜金属化层。将实施例一中的形成增强层的步骤放到形成阻挡层和形成籽铜层之间，即可完成实施例二所述的铜金属化结构的制作。即，实施例二所述的铜金属化结构的工艺顺序为：提供衬底-形成金半接触层-形成阻挡层-形成增强层-形成籽铜层-形成铜金属化层。

实施例二的铜金属化结构的制作方法与实施例一中的铜金属化结构的制作方法仅是工艺顺序的不同，其各对应步骤的工艺条件相同，为了简要起见，本实施例不再赘述其制作方法。各个工艺条件请参见实施例一的描述。

实施例三

实施例三所述的铜金属化结构为增强层位于电极层顶部的情形。具体参见图9所示的铜金属化结构。需要说明的是，图9所示的铜金属化结构与图1所示的铜金属化结构相似，其不同之处仅在于增强层的位置。为了简要起见，本实施例仅对其不同之处着重说明，其相同之处请参见实施例一的描述。

如图9所示，第一增强层1041”位于第一铜金属化层1051”的上方，第二增强层1042”位于第二铜金属化层1052”的上方。

需要说明的是，当第一增强层1041”的面积小于阳极电极层的面积时，第一增强层1041”未完全覆盖第一铜金属化层1051”的表面，即第一增强层1041”仅覆盖了第一铜金属化层1051”的部分表面。同样，当第二增强层1042”的面积小于阴极电极层的面积时，第二增强层1042”仅覆盖了第二铜金属化层1052”的部分表面。

调整实施例一中的制作铜金属化结构的工艺顺序，即可完成实施例三所述的铜金属化结构的制作。如在实施例二所述，实施例一的工艺顺序为：提供衬底-形成金半接触层-形成阻挡层-形成籽铜层-形成增强层-形成铜金属化层。将实施例一中的形成增强层的步骤放到形成铜金属化层之后，即可完成实施例三所述的铜金属化结构的制作。即，实施例三所述的铜金属化结构的工艺顺序为：提供衬底-形成金半接触层-形成阻挡层-形成籽铜层-形成铜金属化层-形成增强层。

实施例三的铜金属化结构的制作方法与实施例一中的铜金属化结构的制作方法仅是工艺顺序的不同，其各对应步骤的工艺条件相同，为了简要起见，本实施例不再赘述其制作方法。各个工艺条件请参见实施例一的描述。

以上为横向二极管类器件的铜金属化结构及其制作方法的具体实现方式。下面对纵向IGBT及MOSFET类器件的铜金属化结构及其制作方法的具体实现方式进行详细描述。

实施例四

参见图10，实施例四所述的功率半导体芯片包括元胞区和栅极区，在所述元胞区对应的衬底201内部设置有两个以上的元胞，这些元胞在电气上并联连接，在每个元胞结构内包括一个基区01，每个所述基区01内设置有两个源区02；所述衬底201可以为N型衬底；位于两个相邻基区01内的相邻源区02的之间的衬底201上方的第一绝缘层11和第一多晶硅层12，所述第一多晶硅层12埋在所述第一绝缘层11内；

在所述栅极区包括位于所述栅极区内的衬底201上方的第二绝缘层21和第二多晶硅层22，所述第二多晶硅层22通过所述第二绝缘层21与所述元胞区和所述衬底实现电绝缘，且所述第二绝缘层21覆盖部分所述第二多晶硅层22；

所述铜金属化结构包括：

位于每个基区01的两个源区02之间的衬底201上方、所述第一绝缘层11上方以及所述第二绝缘层21的第一部分上方的第一阻挡层2021；位于未被所述第二绝缘层21覆盖的第二多晶硅层22上方以及所述第二绝缘层21的第二部分21上方的第二阻挡层2022；其中，所述第一阻挡层2021和所述第二阻挡层2022之间存在间隔；

位于第一阻挡层2021上方的第一籽铜层2031，位于第二阻挡层2022上方的第二籽铜层2032；

位于第一籽铜层2031上方的第一增强层2041，位于第二籽铜层2032上方的第二增强层2042；

位于第一增强层2041上方的第一铜金属化层2051，位于第二增强层2042上方的第二铜金属化层2052。

需要说明的是，在本发明实施例中，功率半导体芯片的衬底内部的结构即基区和源区以及位于衬底上方的绝缘层和多晶硅层的结构与现有技术中的IGBT或MOSFET类器件的相对应的结构相同。

需要说明的是，在本实施例中的铜金属化结构中，所述第一阻挡层2021和第二阻挡层2022未覆盖第二绝缘层21的全部表面；也就是说，整个第二绝缘层21不仅包括所述第一部分和第二部分，还包括其他部分。第一阻挡层2021和第二阻挡层2022在第二绝缘层的第一部分和第二部分之间存在间隔，换句话说，第一阻挡层2021和第二阻挡层2022之间的间隔设置在部分第二绝缘层的上方。更具体地说，第一阻挡层2021和第二阻挡层2022之间的间隔设置在所述第二绝缘层21除第一部分和第二部分以外的其它部分区域。由于第二绝缘层21能够起到电绝缘的作用，所以，第一阻挡层2021和第二阻挡层2022在电气上是相互绝缘的。

由于第一阻挡层2021和第二阻挡层2022在电气上是相互绝缘的，所以依次位于第一阻挡层2021上方的第一籽铜层2031、第一增强层2041以及第一铜金属化层2051与依次位于第二阻挡层2022上方的第二籽铜层2032、第二增强层2042以及第二铜金属化层2052也是相互绝缘的。因而，就在衬底的元胞区形成了器件的发射极/源极，在衬底的栅极区形成了器件的栅极。

为了清楚地理解本发明实施例提供的铜金属化结构，下面结合器件的截面图对铜金属化结构进行描述。如图11（1）所示，器件的栅极区20位于芯片的中心区域，器件的发射极/源极区10位于芯片的靠近边缘区域，其中，栅极区20和发射极/源极区10之间存在间隔30，从而使得栅极和发射极/源极相互绝缘。实际上，器件的栅极区20可以位于芯片的任一区域，只要能够和发射极/源极区10实现电气绝缘即可。

在器件的栅极区20内，设置有第二增强层2042，在器件的发射极/源极区01内，设置有第一增强层2041。如图11（1）所示，设置在发射极/源极区01内的第一增强层2041可以包括多个间断的部分，每一间断部分的结构可以为上述实施例一中的图3（1）至图3（7）所述的增强层的任一结构。

另外，为了使得栅极信号更快地传到芯片的元胞区的每一个元胞上，参见图11（2），可以在栅极区20和元胞区10相隔的间隔30内设置有多条栅极母线400，每条栅极母线400的一端连接栅极区，另一端沿着栅极区20向元胞区10延伸的方向延伸。由于栅极母线400可以看作是栅极的延伸，可以让栅极信号更快地到达芯片元胞区10，从而更均匀地控制芯片内部各元胞的开关，即提高元胞开关特性的均匀性。

进一步地，在如图11（2）所示的铜金属化结构中，为了提高发射极/源极的机械强度，在任意两个相邻的栅极母线400之间的发射极/源极区内设置有第一增强层2041。

第一籽铜层2031和第一铜金属化层2051共同构成了发射极/源极的电极层，由于第一增强层2041位于第一籽铜层2031和第一铜金属化层2051之间，所以，换句话说，第一增强层2041位于发射极/源极的电极层的内部。同样，第二籽铜层2032和第二铜金属化层2052共同构成了栅极电极层，第二增强层2042位于栅极电极层的内部。

在本发明实施例中，第一绝缘层11和第二绝缘层21可以为二氧化硅材料。

第一籽铜层2031和第二籽铜层2032的材质为金属铜，其厚度优选在50～1000纳米之间。

第一阻挡层2021和第二阻挡层2022的作用是阻挡铜金属离子向衬底201扩散，其材质可以为Ti、Ta、TiN或TaN，厚度范围优选在10～1000纳米之间

第一增强层2041和第二增强层2042的作用是提高整个铜金属化层结构的机械强度，其为金属材料，优选为Ni、Pd或Pt，厚度范围优选在1～5微米之间。

由于第一增强层2041和第二增强层2042的设置，第一铜金属化层2051和第二铜金属化层2052的厚度可以不超过15微米，即可充分满足铜引线键合的机械强度要求。

在实施例四提供的铜金属化结构中，在器件的发射极/源极区和栅极区，由于第一增强层2041和第二增强层2042的设置，提高了发射极/源极区和栅极区的铜金属化结构的机械强度，能够使得较薄的铜金属化层就能满足大线径铜引线键合的机械强度的要求。因此，较薄的铜金属化层有利于降低制作铜金属化层的工艺难度，也有利于降低制作成本。

需要说明的是，在本发明实施例中，第一增强层2041的面积可以与发射极/源极电极层的面积相同，也可以小于发射极/源极电极层的面积。而且由于第一增强层2041的导电率小于铜电极的导电率，因而为了降低接触电阻，提高电极的导电率，在铜金属化结构的机械强度达到要求后，应尽可能地采用较小面积的第一增强层2041，所以，作为本发明的优选实施例，第一增强层2041的面积小于发射极/源极电极层的面积，也就是说，第一增强层2041的面积小于第一籽铜层2031或第一铜金属化层2051的面积。

但是，对于纵向IGBT器件或MOSFET器件来说，栅极区没有电流流通，所以，在栅极区，第二增强层2042的面积优选与栅极区的面积相同以最大可能地提高栅极区的铜金属化结构的机械强度。即第二增强层2042的面积和形状与栅极电极层的面积和形状相同。当然，第二增强层2042的结构也可以采用上述图3（1）至图3（7）所述的任一结构。

当第一增强层2041的面积小于发射极/源极电极层的面积时，此时，第一增强层2041仅覆盖第一籽铜层2031的部分表面。此时，第一铜金属化层2051覆盖在第一增强层2041和未被第一增强层2041覆盖的第一籽铜层的上方。这样，第一增强层2041就被第一籽铜层2031和第一铜金属化层2051包围，从而形成了第一增强层2041位于发射极/源极电极层内部的结构。

进一步地，在器件的发射极/源极区，为了实现满足机械强度的要求并尽量少用第一增强层的目的，本发明可以通过优化增强层与铜引线键合区的位置关系来实现。

在发射极/源极区的铜金属化结构中，芯片铜引线键合区内或引线键合点处由于铜引线的键合，需要较大的机械强度，因此，为了充分利用第一增强层提高机械强度的作用，第一增强层优选位于芯片铜引线键合区内或引线键合点处，并且第一增强层的外围轮廓包围引线键合点或引线键合区的轮廓，并且进一步优选地，第一增强层的外围轮廓比引线键合点或引线键合区的轮廓大20%～50%。在本发明实施例中，发射极/源极区内的第一增强层的结构与位置关系可以参照实施例一中的图3（1）至图3（7）所示的结构和位置关系。为了简要起见，在此不再赘述，本发明实施例中的发射极/源极区内的第一增强层结构与位置关系请参见实施例一的描述。

基于上述实施例四提供的纵向IGBT或MOSFET器件的铜金属化结构，本发明实施例四还提供了一种纵向IGBT或MOSFET器件的铜金属化结构的制作方法。

结合图12至图13（7）对实施例四提供的纵向IGBT或MOSFET器件的铜金属化结构的制作方法的具体实施方式进行描述。

如图12所示，实施例四提供的纵向IGBT或MOSFET器件的铜金属化结构的制作方法包括以下步骤：

S1201、提供衬底201：

参见图13（1），所述衬底201可以为N型衬底，根据纵向IGBT或MOSFET芯片的功能区域：元胞区和栅极区，所述衬底201包括元胞区对应的衬底部分和栅极区对应的衬底部分。在所述元胞区对应的衬底201内部设置有两个以上的元胞，这些元胞在电气上并联连接，在每个元胞结构内包括一个基区01，每个所述基区01内设置有两个源区02。

S1202、在元胞区对应的衬底上方形成第一绝缘层11和第一多晶硅层12，在栅极区对应的衬底上方形成第二绝缘层21和第二多晶硅层22：

参见图13（2），采用本领域的常规技术手段在元胞区的两个相邻基区01内的相邻源区02的之间的衬底201上方形成第一绝缘层11和第一多晶硅层12。所述第一多晶硅层12埋在所述第一绝缘层11内。

在栅极区对应的衬底201上方形成第二绝缘层21和第二多晶硅层22，所述第二多晶硅层22通过所述第二绝缘层21与所述元胞区和所述衬底实现电绝缘，且所述第二绝缘层21覆盖部分所述第二多晶硅层22。

需要说明的是，本发明实施例也可以直接采用预先已经制作好第一绝缘层11、第一多晶硅层12、第二绝缘层21和第二多晶硅层22的衬底，这样就免去了步骤S1202。

S1203、在衬底上方形成阻挡层202，该阻挡层覆盖整个衬底表面：

参见图13（3），采用淀积的方法在衬底上方形成阻挡层202，该阻挡层202覆盖整个衬底表面，具体覆盖第一绝缘层11的表面、第二绝缘层21的表面，以及第二多晶硅层22的表面以及未被第一绝缘层11、第二绝缘层21，以及第二多晶硅层22覆盖的衬底表面。

S1204、选择性刻蚀阻挡层202，使位于元胞区的阻挡层和位于栅极区的阻挡层相互隔离，从而在元胞区形成第一阻挡层2021，在栅极区形成第二阻挡层2022：

参见图13（4），采用本领域的常规技术手段，选择性刻蚀位于第二绝缘层部分表面上方的阻挡层202，从而使元胞区的阻挡层和位于栅极区的阻挡层相互隔离，从而在元胞区形成第一阻挡层2021，在栅极区形成第二阻挡层2022。

所述阻挡层202的材质可以为Ti、Ta、TiN或TaN，厚度范围在10～1000纳米之间。

S1205、在第一阻挡层2021和第二阻挡层2022上方分别形成第一籽铜层2031和第二籽铜层2032：

具体地，参见图13（5a），首先在第一阻挡层2021、第二阻挡层2022以及未被第一阻挡层2021和第二阻挡层2022覆盖的第二绝缘层21上方形成籽铜层203：

参见图13（5b），然后，去除形成于未被第一阻挡层2021和第二阻挡层1022覆盖第二绝缘层21上方的籽铜层，从而在第一阻挡层2021上方形成第一籽铜层2031，在第二阻挡层2032上方形成第二籽铜层2032。

需要说明的是，所述籽铜层203的厚度范围优选在50-1000纳米。

S1206、在第一籽铜层2031和第二籽铜层2032上方分别形成第一增强层2041和第二增强层2042：

为了保证发射极/源极电极层的导电率，第一增强层2041的面积要尽量小，所以，作为本发明的优选实施例，第一增强层2041的面积小于第一籽铜层2031的面积，但是，由于在栅极区没有电流流通，所以为了尽最大可能地提高铜金属化结构的机械强度，优选第二增强层2042的面积与第二籽铜层2032的面积相等。

在第一籽铜层2031和第二籽铜层2032上方分别形成第一增强层2041和第二增强层2042，具体可以通过以下两种方式：

第一种：淀积方式：

首先，参见图13（6a1），淀积一层增强层204，该增强层204覆盖第一籽铜层2031和第二籽铜层2032以及未被第一籽铜层2031和第二籽铜层2032覆盖的第二绝缘层21的表面，然后，参见图13（6a2），选择性刻蚀增强层204，以将位于第二绝缘层21上方的增强层刻蚀掉，从而使元胞区的增强层和栅极区的增强层相互隔离，同时在第一籽铜层2031上方形成预定图案的第一增强层2041。需要说明的是，所述预定图案的第一增强层2041的结构可以为上述图3（1）至图3（7）所示的任一结构。

第二种：剥离方式：

第一步：参见图13（6b1）所示，在第一籽铜层2031、第二籽铜层2032以及位于第一籽铜层2031和第二籽铜层2032之间的第二绝缘层21的表面上方进行光刻图案化，以在第一籽铜层2031的部分区域以及位于第一籽铜层2031和第二籽铜层2032之间的第二绝缘层的表面上方形成预定图案的光刻胶层100。

第二步：参见图13（6b2），在光刻胶层100上方以及未被所述光刻胶层100覆盖的第一籽铜层2031和第二籽铜层2032上方形成增强层204。

第三步：参见图13（6b3）,剥离预定图案的光刻胶层100以及其上方的增强层204，从而在第一籽铜层2031的上方形成第一增强层2041，在第二籽铜层2032的上方形成第二增强层2042。

需要说明的是，增强层204的材质为金属材料，优选为Ni、Pd或Pt。厚度范围优选在1-5微米。

S1207、在第一增强层2041以及未被所述第一增强层2041覆盖的第一籽铜层2031上方形成第一铜金属化层2051，在第二增强层2042以及未被所述第二增强层2042覆盖的第二籽铜层2032上方形成第二铜金属化层2052：

本发明实施例形成第一铜金属化层2051和第二铜金属化层2052的方法可以采用剥离工艺。该剥离工艺的具体操作方法，首先进行光刻胶造型，然后淀积一层金属铜，最后采用剥离工艺实现第一铜金属化层2051和第二铜金属化层2052的隔离。参见图13（7），在第一增强层2041以及未被所述第一增强层2041覆盖的第一籽铜层2031上方形成第一铜金属化层2051，从而在衬底的元胞区上方形成了器件的发射极/源极。在第二增强层2042上方形成第二铜金属化层2052，从而在衬底的栅极区域上方形成了器件的栅极。

需要说明的是，第一籽铜层2031和第一铜金属化层2051共同构成发射极/源极电极层，由于第一增强层2041位于第一籽铜层2031和第一铜金属化化层2051之间，所以，可以认为第一增强层2041位于发射极/源极电极层的内部。同样，第二增强层2042位于栅极电极层的内部。

以上形成了纵向IGBT或MOSFET器件类的铜金属化结构的制作方法。其中，增强层位于电极层的内部。

以上为本发明实施例四提供的铜金属化结构的制作方法实施例。上述实施例提供的制作方法，在制作阻挡层和籽铜层以后，立即对阻挡层和籽铜层进行了隔离，形成了相互隔离的第一阻挡层2021和第二阻挡层2022以及第一籽铜层2031和第二籽铜层2032。实际上，也可以在形成第一铜金属化层2051和第二铜金属化层2052之后，再对先前形成的阻挡层和籽铜层进行隔离，从而形成相互隔离的第一阻挡层2021和第二阻挡层2022以及第一籽铜层2031和第二籽铜层2032。其具体过程与实施例一中的图6至图7（4）所述的过程相似。为了简要起见，在此不再详细描述。

另外，作为本发明制作方法的另一实施例，在形成阻挡层之后或者形成籽铜层之后，仅对其中的一层直接进行隔离，另外一层在形成铜金属化层之后在对其进行隔离。本领域普通技术人员在上述实施例公开的具体实施方式的基础上，很容易想到这种制作方法是如何实现的。为了简要起见，在此不再详细描述本实施例的具体制作方法。

同实施例一至三所述的横向二极管类器件的铜金属化结构类似，纵向IGBT或MOSFET器件的铜金属化结构中的增强层也可以位于电极层的底部或上部。

详细参见下述实施例五和实施例六。

实施例五

首先，结合图14对增强层位于电极层底部的铜金属化结构进行说明。需要说明的是，图14所示的铜金属化结构与图10所示的铜金属化结构相似，其不同之处仅在于增强层的位置。为了简要起见，本实施例仅对其不同之处着重说明，其相同之处请参见实施例四的描述。

如图14所示，第一增强层2041’位于第一阻挡层2021’和第一籽铜层2031’之间，第二增强层2042’位于第二阻挡层2022’和第二籽铜层2032’之间。

需要说明的是，当上述所述的第一增强层2041’的面积小于发射极/源极电极层的面积时，第一增强层2041’未完全覆盖第一阻挡层2021’的表面，此时，第一籽铜层2031’覆盖第一增强层2041’的表面以及未被第一增强层2041’覆盖的第一阻挡层2021’的表面，这样就形成了第一增强层2041’被第一籽铜层2031’和第一阻挡层2021’包围的结构。也就是说，第一增强层2041’位于发射极/源极电极层的底部。

作为本发明的优选方案，第二增强层2042’的面积等于栅极电极层的面积，此时，第二增强层2042’完全覆盖第二籽铜层2032’的表面。也就是说，第二增强层1042’位于栅极电极层的底部。

调整实施例四中的制作铜金属化结构的工艺顺序，即可完成实施例五所述的铜金属化结构的制作。简单地说，实施例四的工艺顺序为：提供衬底-形成绝缘层和多晶硅层-形成阻挡层-形成籽铜层-形成增强层-形成铜金属化层。将实施例四中的形成增强层的步骤放到形成阻挡层和形成籽铜层之间，即可完成实施例五所述的铜金属化结构的制作。即，实施例五所述的铜金属化结构的工艺顺序为：提供衬底-形成绝缘层和多晶硅层-形成阻挡层-形成增强层-形成籽铜层-形成铜金属化层。

实施例五的铜金属化结构的制作方法与实施例四中的铜金属化结构的制作方法仅是工艺顺序的不同，其各对应步骤的工艺条件相同，为了简要起见，本实施例不再赘述其制作方法。各个工艺条件请参见实施例四的描述。

实施例六

实施例六所述的铜金属化结构为增强层位于电极层顶部的情形。具体参见图15所示的铜金属化结构。需要说明的是，图15所示的铜金属化结构与图10所示的铜金属化结构相似，其不同之处仅在于增强层的位置。为了简要起见，本实施例仅对其不同之处着重说明，其相同之处请参见实施例一的描述。

如图15所示，第一增强层2041”位于第一铜金属化层2051”的上方，第二增强层2042”位于第二铜金属化层2052”的上方。

需要说明的是，当上述所述的第一增强层2041”的面积小于发射极/源极电极层的面积时，第一增强层2041”未完全覆盖第一铜金属化层2051”的表面。

调整实施例四中的制作铜金属化结构的工艺顺序，即可完成实施例六所述的铜金属化结构的制作。如在实施例五所述，实施例四的工艺顺序为：提供衬底-形成绝缘层和多晶硅层-形成阻挡层-形成籽铜层-形成增强层-形成铜金属化层。将实施例四中的形成增强层的步骤放到形成铜金属化层之后，即可完成实施例六所述的铜金属化结构的制作。即，实施例六所述的铜金属化结构的工艺顺序为：提供衬底-形成绝缘层和多晶硅层-形成阻挡层-形成籽铜层-形成铜金属化层-形成增强层。

实施例六的铜金属化结构的制作方法与实施例四中的铜金属化结构的制作方法仅是工艺顺序的不同，其各对应步骤的工艺条件相同，为了简要起见，本实施例不再赘述其制作方法。各个工艺条件请参见实施例四的描述。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (24)

1.一种功率半导体芯片的铜金属化结构，所述功率半导体芯片包括：衬底，所述衬底包括第一区域和第二区域，所述第一区域和所述第二区域相隔离；所述第一区域为第一导电类型掺杂，所述第二区域为第二导电类型掺杂，所述第一导电类型与所述第二导电类型相反；其特征在于，所述铜金属化结构包括：

依次位于所述第一区域上方的第一阻挡层、第一籽铜层和第一铜金属化层，依次位于所述第二区域上方的第二阻挡层、第二籽铜层，第二铜金属化层；

所述铜金属化结构还包括：第一增强层和第二增强层；

其中，所述第一增强层位于所述第一籽铜层和所述第一铜金属化层之间，或者，所述第一增强层位于所述第一阻挡层和所述第一籽铜层之间，或者，所述第一增强层位于所述第一铜金属化层的上方；

所述第二增强层位于所述第二籽铜层和所述第二铜金属化层之间，或者，所述第二增强层位于所述第二阻挡层和所述第二籽铜层之间，或者，所述第二增强层位于所述第二铜金属化层的上方。

2.根据权利要求1所述的铜金属化结构，其特征在于，所述第一增强层和/或所述第二增强层分别为一整体结构。

3.根据权利要求2所述的铜金属化结构，其特征在于，所述整体结构为其内部设置有若干个开口的网状结构。

4.根据权利要求1所述的铜金属化结构，其特征在于，所述第一增强层包括至少两个间断的部分，和/或，所述第二增强层包括至少两个间断的部分。

5.根据权利要求1所述的铜金属化结构，其特征在于，所述第一增强层和/或第二增强层的材质为Ni、Pd或Pt。

6.根据权利要求1所述的铜金属化结构，其特征在于，所述第一增强层和/或所述第二增强层的厚度范围在1～5微米。

7.根据权利要求1所述的铜金属化结构，其特征在于，所述第一铜金属化层和/或所述第二铜金属化层的厚度不超过15微米。

8.根据权利要求1-7任一项所述的铜金属化结构，其特征在于，所述第一增强层的面积小于所述第一铜金属化层的面积，和/或，所述第二增强层的面积小于所述第二铜金属化层的面积。

9.根据权利要求1-7任一项所述的铜金属化结构，其特征在于，所述铜金属化结构还包括位于所述第一阻挡层下方的第一金半接触层，和/或，位于所述第二阻挡层下方的第二金半接触层。

10.根据权利要求1-7任一项所述的铜金属化结构，其特征在于，所述铜金属化结构包括设置在所述第一区域上的第一铜引线键合区和设置在所述第二区域上的第二铜引线键合区，所述第一增强层的外围轮廓包围所述第一铜引线键合区的外围轮廓，和/或，所述第二增强层的外围轮廓包围所述第二铜引线键合区的外围轮廓。

11.一种功率半导体芯片的铜金属化结构，所述功率半导体芯片包括元胞区和栅极区；

在所述元胞区对应的衬底内部设置有两个以上的元胞，所述元胞在电气上并联连接，在每个所述元胞结构内包括一个基区，每个所述基区内设置有两个源极区；在所述元胞区包括位于两个相邻的所述基区内的相邻源极区的之间的衬底上方的第一绝缘层和第一多晶硅层，所述第一多晶硅层埋在所述第一绝缘层内；在所述栅极区包括位于所述栅极区内的衬底上方的第二绝缘层和第二多晶硅层，所述第二多晶硅层通过所述第二绝缘层与所述元胞区和所述衬底实现电绝缘，且所述第二绝缘层覆盖部分所述第二多晶硅层；

其特征在于，所述铜金属化结构包括：

位于所述基区的两个源极区之间的衬底上方、所述第一绝缘层上方以及所述第二绝缘层的第一部分上方的第一阻挡层；位于未被所述第二绝缘层覆盖的第二多晶硅层上方以及所述第二绝缘层的第二部分上方的第二阻挡层；其中，所述第一阻挡层和所述第二阻挡层之间存在间隔；

依次位于所述第一阻挡层上方的第一籽铜层和第一铜金属化层；依次位于所述第二阻挡层上方的第二籽铜层和第二铜金属化层；

在所述元胞区还包括：第一增强层，所述第一增强层位于所述第一籽铜层和所述第一铜金属化层之间，或者，所述第一增强层位于所述第一阻挡层和所述第一籽铜层之间，或者，所述第一增强层位于所述第一铜金属化层的上方；

在所述栅极区还包括：第二增强层，所述第二增强层位于所述第二籽铜层和所述第二铜金属化层之间，或者，所述第二增强层位于所述第二阻挡层和所述第二籽铜层之间，或者，所述第二增强层位于所述第二铜金属化层的上方。

12.根据权利要求11所述的铜金属化结构，其特征在于，所述第一增强层和/或所述第二增强层为一整体结构。

13.根据权利要求12所述的铜金属化结构，其特征在于，所述整体结构为其内部设置有若干个开口的网状结构。

14.根据权利要求11所述的铜金属化结构，其特征在于，所述第一增强层包括至少两个间断的部分，和/或，所述第二增强层包括至少两个间断的部分。

15.根据权利要求11所述的铜金属化结构，其特征在于，所述第二增强层的形状和大小与所述栅极区的形状和大小相同。

16.根据权利要求11所述的铜金属化结构，其特征在于，还包括若干条栅极母线，所述栅极母线位于所述第一阻挡层和所述第二阻挡层的间隔内，所述栅极母线的一端连接所述栅极区，另一端沿着所述栅极区向所述元胞区延伸的方向延伸。

17.根据权利要求11-16任一项所述的铜金属化结构，其特征在于，所述第一增强层和/或所述第二增强层的材质为Ni、Pd或Pt。

18.根据权利要求11-16任一项所述的铜金属化结构，其特征在于，所述第一增强层和/或所述第二增强层的厚度范围在1～5微米。

19.根据权利要求11-16任一项所述的铜金属化结构，其特征在于，所述第一铜金属化层和/或所述第二铜金属化层的厚度不超过15微米。

20.一种功率半导体芯片的铜金属化结构的制作方法，所述功率半导体芯片包括：衬底，所述衬底包括第一区域和第二区域，所述第一区域和所述第二区域相隔离；所述第一区域为第一导电类型掺杂，所述第二区域为第二导电类型掺杂，所述第一导电类型与所述第二导电类型相反；

其特征在于，所述铜金属化结构的制作方法，包括：

在所述衬底的第一区域上方依次形成第一阻挡层、第一籽铜层和第一铜金属化层，在所述衬底的第二区域上方依次形成第二阻挡层、第二籽铜层和第二铜金属化层；

其中，在形成所述第一阻挡层之后，并在形成所述第一籽铜层之前，还包括：在所述第一阻挡层上方形成第一增强层，或者，在形成所述第一籽铜层之后，在形成所述第一铜金属化层之前，还包括：在所述第一籽铜层上方形成第一增强层，或者，在形成所述第一铜金属化层之后，还包括：在所述第一铜金属化层上方形成第一增强层；

在形成所述第二阻挡层之后，并在形成所述第二籽铜层之前，还包括：在所述第二阻挡层上方形成第二增强层，或者，在形成所述第二籽铜层之后，在形成所述第二铜金属化层之前，还包括：在所述第二籽铜层上方形成第二增强层，或者，在形成所述第二铜金属化层之后，还包括：在所述第二铜金属化层上方形成第二增强层。

21.根据权利要求20所述的制作方法，其特征在于，形成所述第一增强层，具体包括：

在所述第一籽铜层上方形成第一初始增强层，或者，在所述第一阻挡层上方形成第一初始增强层，或者，在所述第一铜金属化层上方形成第一初始增强层；

对所述初始增强层进行刻蚀，以形成预定图案的第一增强层；

或者，

在所述第一籽铜层上方进行光刻胶造型，以在所述第一籽铜层上方形成光刻图案；

在未被所述光刻胶覆盖的所述第一籽铜层和所述光刻胶上方形成第一增强层；

剥离所述光刻胶以及位于所述光刻胶上方的第一增强层，以在所述第一籽铜层的上方形成预定图案的第一增强层；

或者，

在所述第一阻挡层上方进行光刻胶造型，以在所述第一阻挡层上方形成光刻图案；

在未被所述光刻胶覆盖的所述第一阻挡层和所述光刻胶上方形成第一增强层；

剥离所述光刻胶以及位于所述光刻胶上方的第一增强层，以在所述第一阻挡层的上方形成预定图案的第一增强层；

或者，

在所述第一铜金属化层上方进行光刻胶造型，以在所述第一铜金属化层上方形成光刻图案；

在未被所述光刻胶覆盖的所述第一铜金属化层和所述光刻胶上方形成第一增强层；

剥离所述光刻胶以及位于所述光刻胶上方的第一增强层，以在所述第一铜金属化层的上方形成预定图案的第一增强层。

22.根据权利要求20或21所述的制作方法，其特征在于，形成所述第二增强层，具体包括：

在所述第二籽铜层上方形成第二初始增强层，或者，在所述第二阻挡层上方形成第二初始增强层，或者，在所述第二铜金属化层上方形成第二初始增强层；

对所述初始增强层进行刻蚀，以形成预定图案的第二增强层；

或者，

在所述第二籽铜层上方进行光刻胶造型，以在所述第二籽铜层上方形成光刻图案；

在未被所述光刻胶覆盖的所述第二籽铜层和所述光刻胶上方形成第二增强层；

剥离所述光刻胶以及位于所述光刻胶上方的第二增强层，以在所述第二籽铜层的上方形成预定图案的第二增强层；

或者，

在所述第二阻挡层上方进行光刻胶造型，以在所述第二阻挡层上方形成光刻图案；

在未被所述光刻胶覆盖的所述第二阻挡层和所述光刻胶上方形成第二增强层；

剥离所述光刻胶以及位于所述光刻胶上方的第二增强层，以在所述第二阻挡层的上方形成预定图案的第二增强层；

或者，

在所述第二铜金属化层上方进行光刻胶造型，以在所述第二铜金属化层上方形成光刻图案；

在未被所述光刻胶覆盖的所述第二铜金属化层和所述光刻胶上方形成第二增强层；

剥离所述光刻胶以及位于所述光刻胶上方的第二增强层，以在所述第二铜金属化层的上方形成预定图案的第二增强层。

23.一种功率半导体芯片的铜金属化结构的制作方法，所述功率半导体芯片包括元胞区和栅极区；在所述元胞区对应的衬底内部设置有两个以上的元胞，所述元胞在电气上并联连接，在每个所述元胞结构内包括一个基区，每个所述基区内设置有两个源极区；

在所述元胞区包括位于两个相邻的所述基区内的相邻源极区的之间的衬底上方的第一绝缘层和第一多晶硅层，所述第一多晶硅层埋在所述第一绝缘层内；在所述栅极区包括位于所述栅极区内的衬底上方的第二绝缘层和第二多晶硅层，所述第二多晶硅层通过所述第二绝缘层与所述元胞区和所述衬底实现电绝缘，且所述第二绝缘层覆盖部分所述第二多晶硅层；

其特征在于，所述铜金属化结构的制作方法，包括：

分别在所述基区的两个源极区之间的衬底上方、第一绝缘层上方以及所述第二绝缘层的第一部分上方形成第一阻挡层；分别在未被所述第二绝缘层包围的第二多晶硅层上方以及所述第二绝缘层的第二部分上方形成第二阻挡层；其中，所述第一阻挡层和所述第二阻挡层相互隔离；

依次在所述第一阻挡层上方形成第一籽铜层和第一铜金属化层；依次在所述第二阻挡层上方形成第二籽铜层和第二铜金属化层；

其中，在形成所述第一阻挡层之后，并在形成所述第一籽铜层之前，还包括：在所述第一阻挡层上方形成第一增强层，或者，在形成所述第一籽铜层之后，在形成所述第一铜金属化层之前，还包括：在所述第一籽铜层上方形成第一增强层，或者，在形成所述第一铜金属化层之后，还包括：在所述第一铜金属化层上方形成第一增强层；

在形成所述第二阻挡层之后，并在形成所述第二籽铜层之前，还包括：在所述第二阻挡层上方形成第二增强层，或者，在形成所述第二籽铜层之后，在形成所述第二铜金属化层之前，还包括：在所述第二籽铜层上方形成第二增强层，或者，在形成所述第二铜金属化层之后，还包括：在所述第二铜金属化层上方形成第二增强层。

24.根据权利要求23所述的制作方法，其特征在于，形成所述第一增强层，具体包括：

在所述第一籽铜层上方形成第一初始增强层，或者在所述第一阻挡层上方形成第一初始增强层，或者，在所述第一铜金属化层上方形成第一初始增强层；

对所述初始增强层进行刻蚀，以形成预定图案的第一增强层；

或者，

在所述第一籽铜层上方进行光刻胶造型，以在所述第一籽铜层上方形成光刻图案；

在未被所述光刻胶覆盖的所述第一籽铜层和所述光刻胶上方形成第一增强层；

剥离所述光刻胶以及位于所述光刻胶上方的第一增强层，以在所述第一籽铜层的上方形成预定图案的第一增强层；

或者，

在所述第一阻挡层上方进行光刻胶造型，以在所述第一阻挡层上方形成光刻图案；

在未被所述光刻胶覆盖的所述第一阻挡层和所述光刻胶上方形成第一增强层；

剥离所述光刻胶以及位于所述光刻胶上方的第一增强层，以在所述第一阻挡层的上方形成预定图案的第一增强层；

或者，

在所述第一铜金属化层上方进行光刻胶造型，以在所述第一铜金属化层上方形成光刻图案；

在未被所述光刻胶覆盖的所述第一铜金属化层和所述光刻胶上方形成第一增强层；

剥离所述光刻胶以及位于所述光刻胶上方的第一增强层，以在所述第一铜金属化层的上方形成预定图案的第一增强层。