CN103943515A - 具有电绝缘壁的芯片堆叠及其形成方法 - Google Patents

Abstract

本发明涉及具有电绝缘壁的芯片堆叠及其形成方法。提供了一种形成芯片堆叠的方法，该方法包括：使焊料衬垫沿着衬底的主表面的平面排列，在所述焊料衬垫中的相邻焊料衬垫之间形成电绝缘材料壁。

Description

具有电绝缘壁的芯片堆叠及其形成方法

技术领域

本发明涉及芯片堆叠，更具体地，涉及在微凸块（microbump）之间具有电绝缘壁的3D芯片堆叠。

背景技术

在3D芯片堆叠中，诸如集成电路的芯片在三维堆叠中一个层叠在另一个顶上，其中层之间有电互连。该构造具有很多优点，例如，为设计者提供将数量增加的芯片放置在给定二维区域中的能力，其中芯片之间具有增加的电通信量。由于硅芯片之间没有热膨胀失配，因此可以使用密度为每平方厘米一万以上连接的诸如微凸块的较精细间距（</=100微米）电互连。然而，这种3D芯片堆叠比单独芯片的平面阵列更难以充分冷却。

最近，已经观察到了3D芯片堆叠中芯片之间的微凸块接合层的热阻会限制容许功率分布和堆叠高度。此外，在常规倒装芯片（flip-chip）接合中，微凸块区域的尺寸被限制为全满（fully populated）阵列的总尺寸的给定百分比。该设计规则用于防止给定微凸块在相邻衬垫（pad）之间“桥接”。因此，在防止桥接的努力中，经常有必要限制微凸块阵列中的微凸块区域的尺寸。

例如，在常规倒装芯片接合工艺中，可以使用拾取与放置工具来将芯片面向下地放置在衬底上，其中芯片包含约200微米间距的焊球，例如，受控塌陷芯片连接（C4），并且衬底包含匹配的衬垫，然后使该组合经过回流炉以通过使焊料熔化而将芯片与衬底接合。处于熔融状态的焊料的表面张力用于将芯片与衬底“自对准”，假设焊球放置在适当的衬垫上。为了避免焊料在相邻衬垫之间“桥接”，或者C4焊球接触衬底上的多个衬垫，焊球直径通常不超过焊料衬垫之间的间距的一半。对于方形阵列，这意味着焊料面积被限制为总接合面积的约20%。

由于（一个或多个）微凸块接合层的热阻，这些限制常常导致3D芯片堆叠中容许功率分布和堆叠高度的极限。

发明内容

根据本发明的一个实施例，提供了一种芯片堆叠，其包括：两个以上芯片；焊点（solder joint），其操作性地（operably）被设置在所述两个以上芯片中的相邻芯片之间，所述焊点占据所述芯片堆叠的约30%以上的面积；以及绝缘壁，其被设置在所述两个以上芯片中的至少一个上以使所述焊点与邻近的焊点分隔开。

根据另一个实施例，提供了一种芯片堆叠元件。所述芯片堆叠元件包括：衬底，其具有两个主表面；焊料衬垫，其沿着所述主表面中的一个主表面的平面排列；以及壁，其由设置在所述焊料衬垫中的相邻焊料衬垫之间的电绝缘材料形成。

根据另一个实施例，提供了一种形成芯片堆叠的系统，其包括：芯片堆叠元件，该芯片堆叠元件包括具有两个主表面的衬底、沿着所述主表面中的一个主表面的平面排列的焊料衬垫、以及由设置在所述焊料衬垫中的相邻焊料衬垫之间的电绝缘材料形成的壁；以及邻近的（adjacent）芯片堆叠元件。所述邻近的芯片堆叠元件包括具有两个主表面的衬底以及沿着所述主表面中的一个主表面的平面排列的微凸块，所述邻近的芯片堆叠元件是相对于所述芯片堆叠元件可设置的（disposable），使得所述微凸块的焊点材料与所述芯片堆叠元件的所述焊料衬垫对准。

根据另一个实施例，提供了一种形成芯片堆叠的方法，该方法包括：使焊料衬垫沿着衬底的主表面的平面排列；以及在所述焊料衬垫中的相邻焊料衬垫之间形成电绝缘材料壁。

根据又一个实施例，提供了一种形成芯片堆叠的方法，其包括：将芯片堆叠元件形成为包括具有两个主表面的衬底、沿着所述主表面中的一个主表面的平面排列的焊料衬垫、以及由被设置在所述焊料衬垫中的相邻焊料衬垫之间的电绝缘材料形成的壁；将邻近的芯片堆叠元件形成为包括具有两个主表面的衬底、沿着所述主表面中的一个主表面的平面排列的导电籽层（seed layer）衬垫、被设置在所述导电籽层衬垫的顶面上的金属柱、以及被设置在所述金属柱上的凸块下冶金（underbump metallurgy）和焊点材料；以及相对于所述芯片堆叠元件设置（dispose）所述邻近的芯片堆叠元件，使得所述焊点材料与所述芯片堆叠元件的焊料衬垫对准。

通过本发明的技术实现另外的特征和优点。本文中详细描述了本发明的其它实施例和方面，所述其他实施例和方面被认为是要求保护的发明的一部分。为了更好地理解本发明的优点和特征，参考说明书和附图。

附图说明

在说明书的结尾处的权利要求中特别指出并且清楚地要求保护被认为是本发明的主题。从以下结合附图进行的详细描述，本发明的前述及其它特征和优点是显而易见的，在附图中：

图1是示例出根据实施例的芯片堆叠元件形成方法的示意性流程图；

图2是由图1的方法形成的芯片堆叠元件的平面图；

图3是示例出根据实施例的备选的芯片堆叠元件形成方法的示意性流程图；

图4是示例出根据另外的实施例的芯片堆叠形成方法的示意性流程图。

具体实施方式

期望能够显著增加芯片堆叠中芯片之间存在的焊料面积的分数，以减小芯片之间的垂直热阻且同时也避免微凸块之间的焊料桥接。

下文中提供的描述涉及这样的3D芯片堆叠：其中，在主芯片表面中的一个或全部两个上形成绝缘引导结构（即“壁”）。所述壁将显著减少或防止焊点材料的未对准并且阻碍相邻衬垫之间的桥接。这将带来增加微凸块面积的能力，增加微凸块面积将显著减小芯片堆叠中的垂直热阻。

参考图1，提供了一种芯片堆叠的形成方法。如图1中所示，该方法最初包括使焊料衬垫10沿着衬底12的两个主表面之一（即“顶面”）11的平面排列。衬底12可以由硅形成，并且包括：沿着一个主表面的有源电子器件、提供芯片的两个主表面之间的电连接的硅通孔（thru silicon via）、使芯片有源面上的有源电子器件互连的多层级（level）布线、以及芯片的无源（inactive）主面上的用于连接到所述硅通孔的定位衬垫（capture pad）或再分布布线。

在图1中，互连焊料衬垫101设置在微凸块将被互连到的多个布线层级中的顶部层级中，并且第一绝缘体102包围该导电互连衬垫101。可以通过例如沉积一个或多个第二绝缘体层104以及在所述第二绝缘体层104中形成开口以暴露互连衬垫101的布线，来实现焊料衬垫排列过程。第二绝缘体层104中的开口可以是锥形的以提高导电籽层在开口边缘上的金属覆盖率。通过在暴露毯式（blanket）导电籽层的光致抗蚀剂层的开口中电镀球限冶金（ball limiting metallurgy）（对于例如，铜、镍和金层）衬垫，随后剥离所述光致抗蚀剂并且蚀刻暴露的毯式籽层的工艺，形成导电衬垫103。最终的导电衬垫103包含导电籽层以及电镀的球限冶金层。

因此，焊料衬垫10可以具有导电性（例如，铜、镍和金层）衬垫103以及一个或多个第二绝缘体层104。导电衬垫103通常是平面的，但是在其中心部分中具有凹陷，在所述凹陷处导电衬垫103接触互连衬垫101。

上面描述的情况是针对“有源”微凸块连接的，在所述“有源”微凸块连接处进行电连接。在一些情况下，省略第二绝缘体层104中的开口并且制造“伪（dummy）”微凸块连接，“伪”微凸块连接不提供电连接，而是提供机械连接并且减小芯片层之间的热阻。

一旦完成了焊料衬垫10的排列，就在相邻的焊料衬垫10之间由电绝缘材料形成壁20，所述电绝缘材料例如是聚合物材料（例如，聚酰亚胺）。例如，光致成像聚酰亚胺（PSPI）层可以用于制造壁20。壁20沿着第二绝缘体104的顶面包围每个焊料衬垫10并且可以从第二绝缘体104的顶面向上垂直延伸。根据实施例，壁20可以分别与每个焊料衬垫10相关联并且可以彼此分隔开或连续。在后一种情况下，连续的壁20可以形成为六角阵列，以便每个焊料衬垫10被六面连续的壁20包围（见图2）。

如图1所示，壁20可能由于对准或加工容差而与焊料衬垫10的导电衬垫103分隔开并且提供用于焊料的任何“挤出”的空间，这将在下文中描述。根据实施例，壁20可以被设置成略微小于对应的焊料衬垫10与邻近的焊料衬垫10之间的一半（halfway）。因此，邻近的焊料衬垫10的壁20将具有充足的空间，并且相邻焊料衬垫之间的壁20有效地合并（merge）成具有期望最终宽度的单壁20（见图2）。

在壁20如上所述地形成为包围焊料衬垫10的情况下，形成了芯片堆叠元件30的顶面。接下来，将描述邻近的芯片堆叠元件50的底部配合表面（mating surface），其承载微凸块和附到芯片堆叠元件30的顶面上的导电衬垫103的焊料材料。通过将形成为邻近的芯片堆叠元件50的底面的部分的焊点材料56（将在下文中描述）回流到芯片堆叠元件30的顶面上的焊料衬垫10，形成微凸块接合点（microbump join）作为焊点40。邻近的芯片堆叠元件50的底面包括具有顶面52（其相对于顶面11是颠倒的，如图1所示）的衬底51、沿着两个主表面之一（即，“顶面”）52的平面排列的微凸块53，所述微凸块53包括导电籽层58、金属柱54、凸块下冶金533、焊点材料56以及（一个或多个）第二绝缘体层544。

微凸块53可以通过与以上针对焊料衬垫10描述的方法在一定程度上相似的方法形成。如果金属柱54的材料与定位衬垫或再分布布线531（将在下文中描述）不相似并且可反应，则毯式导电籽层58可以包含阻挡层。注意，如果需要，可以在用于制造导电衬垫103的导电籽层中包含相似的阻挡层。在沉积毯式导电籽层58之后，可以通过穿过光构图层（例如旋涂的抗蚀剂或干膜抗蚀剂）中的开口进行电镀并且随后剥离抗蚀剂且蚀刻导电籽层58以隔离微凸块，来形成导电金属柱54、凸块下冶金533和焊点材料56。类似于上文的描述，微凸块53可以包括籽层58、导电金属柱54（例如，铜）、凸块下冶金533（例如镍）、焊点材料56和（一个或多个）第二绝缘体层544。

如上文中针对衬底12描述的，衬底51可以由硅形成，并且可以包括：沿着一个主表面的有源电子器件、提供芯片的两个主表面之间的电连接的硅通孔、使芯片有源面上的有源电子器件互连的多层级布线、以及芯片的无源主面上的用于连接到所述硅通孔的定位衬垫（capture pad）或再分布布线。

在图1中，定位衬垫或再分布布线531被设置在芯片的无源主表面上，微凸块将形成在该无源主表面上，并且第一绝缘体532代表包围导电衬垫的第一绝缘体。籽层58通常是平面的，但是在其中心部分中具有凹陷，在所述凹陷处籽层58接触硅通孔定位衬垫或再分布布线531。所述一个或多个第二绝缘体层544可以被设置在籽层58的凹陷周围并且位于籽层58的平面部分与第一绝缘体532之间。第二绝缘体层544中的开口可以是锥形的，以提高导电籽层58在开口边缘上的金属覆盖率。

上面描述的情况是针对“有源”微凸块连接的，在“有源”微凸块连接处进行电连接。在一些情况下，省略第二绝缘体层544中的开口，并且制造“伪”微凸块连接，该“伪”微凸块连接不提供电连接，而是提供机械连接并且减小芯片层之间的热阻。注意，在上面的描述中，导电衬垫103在芯片的有源侧的位置以及微凸块53在邻近的芯片的无源侧的位置是优选的配置，但是不应当被理解为限制，因为备选配置也是可能的。

为了将邻近的芯片堆叠元件30的顶面接合到邻近的芯片堆叠元件50的底面，将邻近的芯片堆叠元件50如图1所示那样取向，并且设置为使得微凸块53之一的焊点材料56位于焊料衬垫10中的对应的一个焊料衬垫的导电衬垫103附近（proximate）。借助于例如扁平（pancake）或金属间化合物接合（IMC），焊点材料56然后被加热或以其它方式使其从凸块下冶金533回流到焊料衬垫10中的对应的一个焊料衬垫的导电衬垫103，由此壁20用于确保在相邻焊料衬垫10与凸块下冶金533之间不发生焊点材料56的桥接。这可以例如利用高精确度倒装芯片接合机进行，所述高精确度倒装芯片接合机在接合过程中在芯片堆叠元件之间提供压缩力。

该处理的结果可以在图2中看到，在图2中，焊点40被示例为形成在焊料衬垫10的导电衬垫103上。如图2所示，在示例性六角配置中，每对焊料衬垫10和焊点40都被对应的壁20包围。

在图1和2中可见的壁20与焊点40之间界定的空间可以是空的（如图所示）或者至少部分地被焊点材料56填充，通过壁20的局部部分防止焊点材料56与另一邻近的焊料衬垫10或邻近的微凸块53桥接。

在六面连续壁20的实施例中，邻近的导电衬垫103和焊点40的六角形间距可以为约50μm，其中互补边之间的间隔为约10μm。在这种情况下，焊点40和相邻导电衬垫103的互补部分之间的连续壁20的宽度可以为约4μm厚，使得壁20与导电衬垫103/焊点40之间分隔约3μm厚。使用这种配置，焊点40占据总面积的约64%。

在上述实施例中，可以使用常规底部填充或预施加的底部填充（pre-applied underfill，PAUF）来密封所得到的芯片堆叠。铜柱和焊料层的相对厚度可以变化，从而在需要再加工（rework）选择时导致在接合之后一些焊料留下。采用上述的金属间化合物接合或扁平接合，再加工可能是困难的。所描述的结构是示例性构造并且不应当认为是限制。

参考图3，示出了备选实施例，其中邻近的芯片堆叠元件50的底面还可以包括壁60。壁60与壁20的相似之处在于它们可以由相邻的籽层58、金属柱54和凸块下冶金533之间的诸如聚合物材料（例如，聚酰亚胺）的电绝缘材料形成。壁60沿着衬底51的顶面52的平面包围籽层58、金属柱54和凸块下冶金533中的每一者，并且可以从第二绝缘体544向上垂直延伸。根据实施例，壁60可以分别与每个微凸块53相关联并且可以彼此分隔开或连续。在后一种情况下，连续的壁60可以形成为六角阵列，以使得每个微凸块53被六面连续的壁60包围。

如图3中所示，从顶面52测量，金属柱54和凸块下冶金533可以比壁60的部分宽并且比壁60短。因此，壁60和金属柱54以及凸块下冶金533界定了凹陷601，在凹陷601中可以包含焊点材料56。除了没有镀敷焊料接合层以及聚酰亚胺层更厚且填充凸块下冶金533与金属柱54之间之外，图3的中间图像中示出的结构可以通过与上文针对图1描述的类似的手段形成。可以通过使用注模的焊料将焊料接合材料添加到图3中所示的结构。该过程将用液体焊料填充在凸块下冶金533上方并且在绝缘壁60之间的腔空间601，所述液体焊料然后将“滚成球（ball-up）”并且在固化之后延伸到绝缘壁60上方，如图3所示。

在上述结构中，凸块下冶金533将需要被修改从而不仅包含镍层也包含金层，以防止在焊料被注模之前镍被氧化。上文中描述并且在图3中示例的结构可以接合到如图1的左侧所示不包含聚合物壁20的芯片堆叠元件30的顶面。在该第二实施例中，可以在接合之前并且如上所述地向任一芯片施加薄的预施加的底部填充层，并且焊料层的厚度可以按需要变化。上文中针对前述实施例描述的尺寸可以再次用于导电柱54，但是被焊料接合材料56占据的区域会在一定程度上更少，这是因为聚合物壁60叠加在金属柱54和凸块下冶金533上而形成凹陷601。

在第三实施例中，可以在聚合物壁存在于两个配合表面上的情况下形成芯片堆叠。参考图4，图3的邻近的芯片堆叠元件50的底面可以接合到焊料衬垫10中对应的一个焊料衬垫的导电衬垫103。如图4所示，邻近的芯片堆叠元件50的底面的壁60可以比芯片堆叠元件30的上表面的壁20窄。这样，当邻近的芯片堆叠元件50的底面被定位时，芯片堆叠元件30的上表面的壁20和邻近的芯片堆叠元件50的底面的壁60可以用于引导焊点材料56回流并且防止相邻焊料衬垫10之间的桥接。注意，在该实施例中，包围邻近的芯片堆叠元件50的底面上的每个微凸块53的聚合物壁60将需要被修改以包含通道（channel），芯片堆叠元件30的上表面的聚合物壁20在它们被接合时可进入所述通道中。

根据实施例，被如上所述接合以形成芯片堆叠中的焊点40的焊料衬垫10和微凸块53占据的面积的分数，相对于常规倒装芯片封装体或芯片堆叠增加。因此，对于全满阵列（fully populated array），焊料衬垫10和微凸块53以及对应的焊点40可以具有多于25-30%的连接面积，多于50%的连接面积，或者更特别地，50-60%的连接面积。这种附加连接面积可能导致例如芯片堆叠中的垂直热阻减小。

本文中使用的术语是仅仅用于描述具体实施例的目的，而不旨在限制本发明。本文中使用的单数形式的“一”、“一个”和“该”旨在也包括复数形式，除非上下文中明确地另外指出。还应理解，在用于该说明书中时，术语“包括”和/或“包含”规定所述特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组合的存在或附加。

在下面的权利要求中的所有装置或步骤加功能要素的对应结构、材料、动作和等价物旨在包括用于与具体地要求保护的其他要求保护的要素组合地执行功能的任何结构、材料或动作。本发明的说明书是为了示例和说明的目的而给出的，而不旨在以所公开的形式穷举或限制本发明。只要不脱离本发明的范围和精神，多种修改和变化对于本领域的普通技术人员而言是显而易见的。对实施例的选择和说明，是为了最好地解释本发明的原理和实际应用，使所属技术领域的普通技术人员能够明了，本发明可以有适合所要的特定用途的具有各种改变的各种实施方式。

本文中描绘的流程图仅仅是一个例子。在不脱离本发明的精神的情况下，可以存在该流程图或其中描述的步骤（或操作）的很多变型。例如，所述步骤可以以不同的顺序进行或者可以添加、删除或修改步骤。所有这些变型都被认为是所要求保护的发明的一部分。

尽管已经描述了本发明的优选实施例，但是应当理解，现在以及将来，本领域技术人员可以进行落入后附权利要求的范围内的各种改进和增强。这些权利要求应当被认为保持对被首先描述的本发明的适当保护。

Claims (36)

1.一种形成芯片堆叠的方法，包括：

使焊料衬垫沿着衬底的主表面的平面排列；以及

在所述焊料衬垫中的相邻焊料衬垫之间形成电绝缘材料壁。

2.根据权利要求1所述的方法，其中，所述焊料衬垫的所述排列包括在所述主表面上镀敷焊料衬垫材料。

3.根据权利要求1所述的方法，其中，所述壁的所述形成包括将所述壁形成为连续壁。

4.根据权利要求1所述的方法，其中，所述连续壁的所述形成包括形成六角形阵列。

5.根据权利要求1所述的方法，还包括：

在所述焊料衬垫的顶面上设置金属柱，所述壁的顶部边缘部分在所述金属柱的顶面上方移位而形成凹处；以及

在所述凹处中设置焊点。

6.根据权利要求1所述的方法，还包括：在所述焊料衬垫上形成焊点。

7.根据权利要求1所述的方法，其中，所述焊点的所述形成包括金属间化合物（IMC）接合。

8.一种形成芯片堆叠的方法，包括：

将芯片堆叠元件形成为包括具有两个主表面的衬底、沿着所述主表面中的一个主表面的平面排列的焊料衬垫、以及由被设置在所述焊料衬垫中的相邻焊料衬垫之间的电绝缘材料形成的壁；

将邻近的芯片堆叠元件形成为包括具有两个主表面的衬底、沿着所述主表面中的一个主表面的平面排列的导电籽层衬垫、被设置在所述导电籽层衬垫的顶面上的金属柱、以及被设置在所述金属柱上的凸块下冶金和焊点材料；以及

相对于所述芯片堆叠元件设置所述邻近的芯片堆叠元件，使得所述焊点材料与所述芯片堆叠元件的所述焊料衬垫对准。

9.根据权利要求8所述的方法，其中，所述邻近的芯片堆叠元件的所述形成包括：

在所述微凸块中的相邻微凸块之间形成电绝缘材料壁；以及

将所述邻近的芯片堆叠元件的所述壁的顶部边缘部分形成为窄于所述芯片堆叠元件的所述壁的顶部边缘部分。

10.根据权利要求8所述的方法，其中，所述焊料衬垫占据所述一个主表面的大于约25-30%的面积。

11.根据权利要求8所述的方法，其中，所述焊料衬垫具有约100微米以下的间距。

12.根据权利要求8所述的方法，还包括：将所述焊点材料形成为占据所述芯片堆叠的约50%以上的面积的焊点。

13.根据权利要求12所述的方法，其中，所述形成包括以约100微米以下的间距形成所述焊点和邻近的焊点。

14.根据权利要求8所述的方法，还包括：在每一个芯片堆叠元件附近设置绝缘壁。

15.一种形成芯片堆叠的方法，包括：

将芯片堆叠元件形成为包括具有主表面的衬底、沿着所述主表面排列的焊料衬垫、以及由设置在相邻焊料衬垫之间的电绝缘材料形成的壁；

将邻近的芯片堆叠元件形成为包括具有主表面的衬底、沿着所述主表面排列的导电籽层衬垫、被设置在所述导电籽层衬垫的顶面上的金属柱、以及被设置在所述金属柱上的凸块下冶金和焊点材料；以及

相对于所述芯片堆叠元件设置所述邻近的芯片堆叠元件，使得所述焊点材料与所述焊料衬垫对准。

16.根据权利要求15所述的方法，其中，所述邻近的芯片堆叠元件的所述形成包括：

在所述微凸块中的相邻微凸块之间形成电绝缘材料壁；以及

将所述邻近的芯片堆叠元件的所述壁的顶部边缘部分形成为窄于所述芯片堆叠元件的所述壁的顶部边缘部分。

17.根据权利要求15所述的方法，其中，所述焊料衬垫占据所述主表面的大于约25-30%的面积。

18.根据权利要求15所述的方法，其中，所述焊料衬垫具有约100微米以下的间距。

19.根据权利要求15所述的方法，还包括：将所述焊点材料形成为占据所述芯片堆叠的约50%以上的面积的焊点。

20.根据权利要求19所述的方法，其中，所述形成包括以约100微米以下的间距形成所述焊点和邻近的焊点。

21.根据权利要求19所述的方法，还包括：在每一个芯片堆叠元件附近设置绝缘壁。

22.一种芯片堆叠，包括：

两个以上芯片；

焊点，其操作性地被设置在所述两个以上芯片中的相邻芯片之间，所述焊点占据所述芯片堆叠的约25-30%以上的面积；以及

绝缘壁，其被设置在所述两个以上芯片中的至少一个上以使所述焊点与邻近的焊点分隔开。

23.根据权利要求22所述的芯片堆叠，其中，所述焊点占据所述芯片堆叠的约50%以上的面积。

24.根据权利要求22所述的芯片堆叠，其中，所述焊点和所述邻近的焊点具有约100微米以下的间距。

25.根据权利要求22所述的芯片堆叠，其中，所述绝缘壁被设置在所述两个以上芯片中的每一个芯片上。

26.一种芯片堆叠元件，包括：

衬底，其具有两个主表面；

焊料衬垫，其沿着所述主表面中的一个主表面的平面排列；以及

壁，其由设置在所述焊料衬垫中的相邻焊料衬垫之间的电绝缘材料形成。

27.根据权利要求26所述的芯片堆叠元件，其中，所述焊料衬垫占据所述一个主表面的大于约25-30%的面积。

28.根据权利要求26所述的芯片堆叠元件，其中，所述焊料衬垫占据所述一个主表面的大于约50%的面积。

29.根据权利要求26所述的芯片堆叠元件，其中，所述焊料衬垫具有约100微米以下的间距。

30.根据权利要求26所述的芯片堆叠元件，其中，所述壁形成六角形阵列。

31.根据权利要求26所述的芯片堆叠元件，其中，所述壁是连续的并且包括聚合物。

32.根据权利要求26所述的芯片堆叠元件，其中，所述壁在所述焊料衬垫上方且从所述焊料衬垫向外移位。

33.根据权利要求26所述的芯片堆叠元件，还包括：

金属柱，其被设置在所述焊料衬垫的顶面上，

所述壁的顶部边缘部分，其在所述金属柱的顶面上方移位以形成凹处；以及

焊点，其被设置在所述凹处中。

34.一种用于形成芯片堆叠的系统，包括：

芯片堆叠元件，其包括具有两个主表面的衬底、沿着所述主表面中的一个主表面的平面排列的焊料衬垫、以及由设置在所述焊料衬垫中的相邻焊料衬垫之间的电绝缘材料形成的壁；以及

邻近的芯片堆叠元件，其包括具有两个主表面的衬底、沿着所述主表面中的一个主表面的平面排列的焊料衬垫、设置在所述焊料衬垫的顶面上的金属柱、以及设置在所述金属柱上的焊点材料，

所述邻近的芯片堆叠元件工具是相对于所述芯片堆叠元件可设置的，使得所述焊点材料与所述芯片堆叠元件的所述焊料衬垫对准。

35.根据权利要求34所述的系统，其中，所述邻近的芯片堆叠元件还包括由设置在所述焊料衬垫中的相邻焊料衬垫之间的电绝缘材料形成的壁，

所述邻近的芯片堆叠元件的所述壁的顶部边缘部分窄于所述芯片堆叠元件的所述壁的顶部边缘部分。

36.根据权利要求34所述的系统，其中，所述芯片堆叠元件和所述邻近的芯片堆叠元件的所述壁包括聚合物。