CN103943490B - 硅通孔绝缘层制备方法 - Google Patents
硅通孔绝缘层制备方法 Download PDFInfo
- Publication number
- CN103943490B CN103943490B CN201410192894.9A CN201410192894A CN103943490B CN 103943490 B CN103943490 B CN 103943490B CN 201410192894 A CN201410192894 A CN 201410192894A CN 103943490 B CN103943490 B CN 103943490B
- Authority
- CN
- China
- Prior art keywords
- silicon
- insulating barrier
- hole
- thickness
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种硅通孔绝缘层制备方法,包括:第一步骤,用于利用先形成器件然后形成通孔的硅通孔工艺在半导体衬底中形成半导体器件和硅通孔;第二步骤,用于利用亚常压化学气相沉积工艺在形成有半导体器件和硅通孔的半导体衬底上沉积第一厚度的第一绝缘层;第三步骤,用于利用原子层沉积工艺在第一步骤所形成的第一绝缘层上直接沉积第二厚度的第二绝缘层;第四步骤,用于在第二步骤所形成的第二绝缘层上直接沉积扩散阻挡层。
Description
技术领域
本发明涉及半导体制造领域,更具体地说,本发明涉及一种硅通孔(Through-Silicon-Via,TSV)绝缘层制备方法。
背景技术
随着集成电路的集成度的提高,利用现代电子封装技术实现高密度的集成(包括2.5D,3D集成技术),成为集成电路系统级集成的重要技术途径。在众多封装技术中,硅通孔(Through-Silicon-Via,TSV)技术成为目前研究的热点。
TSV的技术很多优势,例如:互连长度可以缩短到与芯片厚度相等,采用垂直堆叠的逻辑模块取代水平分布的逻辑模块;显著的减小RC延迟和电感效应等。TSV技术包括如下的关键工艺:提供半导体衬底,所述半导体衬底表面可以形成有芯片;在所述半导体衬底内形成通孔,所述形成通孔的工艺为等离子刻蚀工艺;在所述通孔的侧壁形成绝缘层;在侧壁形成有绝缘层的通孔沉积扩散阻挡层;在侧壁形成有绝缘层和扩散阻挡层的通孔填入导电物质;减薄所述半导体衬底并进行对应堆叠。TSV技术按照器件和通孔形成的先后顺序可以分为“先形成器件然后形成通孔”(device first)和“先形成通孔然后制造器件”(viafirst)两类。
通孔侧壁绝缘层的形成,是TSV技术中非常关键的工艺步骤,主要目的是将半导体硅和通孔里的金属导电介质隔离,同时也是金属介质的衬底。所以绝缘性以及与金属层的黏附性是该介质层的重要特性指标。由于硅通孔的纵横深度比(AR Ratio)往往很高,所以对绝缘介质沉积工艺的台阶覆盖性有要求。目前主要有三种方式形成通孔侧壁绝缘层:热氧化形成氧化硅(只能用于“先形成通孔然后制造器件”通孔技术,因为器件已经形成之后无法承受热氧化的高温),SACVD(次常压化学汽相沉积)氧化硅沉积工艺以及ALD(原子层沉积)氧化硅沉积工艺。对于“先形成器件然后形成通孔”的TSV技术,通常使用SACVD氧化硅沉积工艺或者ALD(原子层沉积)氧化硅沉积工艺。SACVD氧化硅沉积工艺的优点是沉积速度快,费用较低,缺点是容易吸潮(表面有-OH键),击穿电压较低,与扩散阻挡层(通常是金属Ta)黏附性较差;ALD(原子层沉积)氧化硅沉积工艺的优点是不容易吸潮,击穿电压较高,与扩散阻挡层黏附性较好,缺点是沉积速度慢,费用较高。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷,提供一种能够用较快的速度和较低的费用得到不容易吸潮,击穿电压较高,与扩散阻挡层黏附性较好的硅通孔氧化硅绝缘层的硅通孔绝缘层制备方法。
为了实现上述技术目的,根据本发明,提供了一种硅通孔绝缘层制备方法,包括:第一步骤,用于利用先形成器件然后形成通孔的硅通孔工艺在半导体衬底中形成半导体器件和硅通孔;第二步骤,用于利用亚常压化学气相沉积工艺在形成有半导体器件和硅通孔的半导体衬底上沉积第一厚度的第一绝缘层;第三步骤,用于利用原子层沉积工艺在第二步骤所形成的第一绝缘层上直接沉积第二厚度的第二绝缘层;第四步骤,用于在第三步骤所形成的第二绝缘层上直接沉积扩散阻挡层。
优选地,所述第一厚度大于所述第二厚度。
优选地,第一绝缘层和第二绝缘层是氧化硅绝缘层。
优选地,硅通孔的直径为1-50um,硅通孔的深度为10-500um。
优选地,在亚常压化学气相沉积工艺中,反应先驱物包括TEOS和O3,反应压力温度为400℃,气体压力为10-100Torr。
优选地,扩散阻挡层是Ta和/或TaN层。
优选地,所述第一厚度和所述第二厚度的总厚度为50nm-5000nm。
本发明提出一种硅通孔绝缘层的制备方法,先用SACVD设备沉积第一层氧化硅绝缘层,然后再用原子层沉积设备沉积第二层氧化硅绝缘层。采用本发明提出的硅通孔绝缘层的制备方法,能够结合SACVD和原子层沉积氧化硅的优势,用较经济的方法,得到性能优越的硅通孔氧化硅绝缘层。
附图说明
结合附图,并通过参考下面的详细描述,将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征,其中:
图1示意性地示出了根据本发明优选实施例的硅通孔绝缘层制备方法的流程图。
图2示意性地示出了根据本发明优选实施例的硅通孔绝缘层制备方法的示意图。
需要说明的是,附图用于说明本发明,而非限制本发明。注意,表示结构的附图可能并非按比例绘制。并且,附图中,相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂,下面结合具体实施例和附图对本发明的内容进行详细描述。
本发明主要针对“先形成器件然后形成通孔”的TSV技术,提出一种将SACVD与ALD两种氧化硅沉积工艺结合起来的硅通孔绝缘层的制备方法,首先用SACVD沉积较厚的氧化硅层,然后用ALD沉积一层较薄的氧化硅层。根据本发明提出的硅通孔绝缘层制备方法,能够用较快的速度和较低的费用得到不容易吸潮,击穿电压较高,与扩散阻挡层黏附性较好的硅通孔氧化硅绝缘层。
图1示意性地示出了根据本发明优选实施例的硅通孔绝缘层制备方法的流程图;图2示意性地示出了根据本发明优选实施例的硅通孔绝缘层制备方法的示意图。
具体地,如图1和图2所示,根据本发明优选实施例的硅通孔绝缘层制备方法包括:
第一步骤S1,用于利用先形成器件然后形成通孔的硅通孔工艺在半导体衬底1中形成半导体器件(未示出)和硅通孔11;在具体实施例中,硅通孔11的直径为1-50um,硅通孔11的深度为10-500um。
第二步骤S2,用于利用亚常压化学气相沉积工艺在形成有半导体器件和硅通孔的半导体衬底1上沉积第一厚度的第一绝缘层2;
第三步骤S3,用于利用原子层沉积工艺在第二步骤S2所形成的第一绝缘层2上直接沉积第二厚度的第二绝缘层3;
第四步骤S4,用于在第三步骤S3所形成的第二绝缘层3上直接沉积扩散阻挡层4。
优选地,第一绝缘层2和第二绝缘层3是氧化硅绝缘层。
优选地,所述第一厚度大于所述第二厚度,即优选地使得亚常压化学气相沉积工艺沉积的绝缘层的厚度大于原子层沉积工艺沉积的绝缘层的厚度,以进一步优化工艺。所述第一厚度和所述第二厚度的总厚度优选地为50nm-5000nm。
例如,可以首先提供一个已经形成硅通孔的晶圆,硅通孔深度为100um,硅通孔顶部直径为10um;根据产品设计要求,需要在通孔里沉积1000埃的氧化硅绝缘层。这时,可以先用亚常压化学气相沉积工艺沉积900埃的氧化硅层,其主要反应先驱物为TEOS和O3,反应压力温度为400℃,气体压力为10-100Torr。然后再利用原子层沉积工艺沉积100埃的氧化硅层。随后再在ALD氧化硅层上面沉积Ta和/或TaN的扩散阻挡层。
根据本发明提出的硅通孔绝缘层制备方法,由于大部分氧化硅还是通过SACVD工艺沉积得到,只是上面一层较薄的氧化硅层通过ALD沉积得到,所以相比纯的ALD氧化硅绝缘层将有更快的速度和更低的费用;同时由于与扩散阻挡层接触的是ALD氧化硅,所以能够得到与扩散阻挡层黏附性良好的氧化硅层。同时由于ALD氧化硅的覆盖,也避免了SACVD氧化硅容易吸潮导致的工艺集成难题。也就是说,通过本发明提出的方法,能够综合两种工艺的优点。
此外,需要说明的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (5)
1.一种硅通孔绝缘层制备方法,其特征在于包括:
第一步骤,用于利用先形成器件然后形成通孔的硅通孔工艺在半导体衬底中形成半导体器件和硅通孔,硅通孔的直径为1-50um,硅通孔的深度为10-500um;
第二步骤,用于利用亚常压化学气相沉积工艺在形成有半导体器件和硅通孔的半导体衬底上沉积第一厚度的第一绝缘层;
第三步骤,用于利用原子层沉积工艺在第二步骤所形成的第一绝缘层上直接沉积第二厚度的第二绝缘层,所述第一厚度大于所述第二厚度;
第四步骤,用于在第三步骤所形成的第二绝缘层上直接沉积扩散阻挡层。
2.根据权利要求1所述的硅通孔绝缘层制备方法,其特征在于,第一绝缘层和第二绝缘层是氧化硅绝缘层。
3.根据权利要求1所述的硅通孔绝缘层制备方法,其特征在于,在亚常压化学气相沉积工艺中,反应先驱物包括TEOS和O3,反应压力温度为400℃,气体压力为10-100Torr。
4.根据权利要求1所述的硅通孔绝缘层制备方法,其特征在于,扩散阻挡层是Ta和/或TaN层。
5.根据权利要求1所述的硅通孔绝缘层制备方法,其特征在于,所述第一厚度和所述第二厚度的总厚度为50nm-5000nm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410192894.9A CN103943490B (zh) | 2014-05-08 | 2014-05-08 | 硅通孔绝缘层制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410192894.9A CN103943490B (zh) | 2014-05-08 | 2014-05-08 | 硅通孔绝缘层制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103943490A CN103943490A (zh) | 2014-07-23 |
CN103943490B true CN103943490B (zh) | 2017-01-18 |
Family
ID=51191101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410192894.9A Active CN103943490B (zh) | 2014-05-08 | 2014-05-08 | 硅通孔绝缘层制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103943490B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103377994A (zh) * | 2012-04-27 | 2013-10-30 | 南亚科技股份有限公司 | 制作穿硅通孔的方法 |
CN103426864A (zh) * | 2013-08-26 | 2013-12-04 | 华进半导体封装先导技术研发中心有限公司 | 适用于转接板的tsv结构及其制备方法 |
CN103426847A (zh) * | 2012-05-22 | 2013-12-04 | 三星电子株式会社 | 具有通孔焊盘嵌件的硅通孔(tsv )半导体器件 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8525343B2 (en) * | 2010-09-28 | 2013-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device with through-silicon via (TSV) and method of forming the same |
-
2014
- 2014-05-08 CN CN201410192894.9A patent/CN103943490B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103377994A (zh) * | 2012-04-27 | 2013-10-30 | 南亚科技股份有限公司 | 制作穿硅通孔的方法 |
CN103426847A (zh) * | 2012-05-22 | 2013-12-04 | 三星电子株式会社 | 具有通孔焊盘嵌件的硅通孔(tsv )半导体器件 |
CN103426864A (zh) * | 2013-08-26 | 2013-12-04 | 华进半导体封装先导技术研发中心有限公司 | 适用于转接板的tsv结构及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103943490A (zh) | 2014-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI682545B (zh) | 用於改良的鰭式裝置性能之氣隙間隔件整合 | |
US9142505B2 (en) | Method and apparatus for back end of line semiconductor device processing | |
US20070218677A1 (en) | Method of Forming Self-Aligned Air-Gaps Using Self-Aligned Capping Layer over Interconnect Lines | |
CN107887395A (zh) | Nand存储器及其制备方法 | |
CN107195550B (zh) | 一种半导体器件结构及其制备方法 | |
CN102208363A (zh) | 一种形成穿透硅通孔的方法 | |
TW201539646A (zh) | 半導體積體電路(ic)及其製造方法 | |
CN105762109A (zh) | 半导体结构的形成方法 | |
CN103811414A (zh) | 铜蚀刻集成方法 | |
US20140167284A1 (en) | Interconnect structure and forming method thereof | |
US9373680B1 (en) | Integrated circuits with capacitors and methods of producing the same | |
CN104347482B (zh) | 一种半导体器件及其制造方法 | |
CN102024747A (zh) | 功率器件的铝插塞制作方法 | |
CN103943490B (zh) | 硅通孔绝缘层制备方法 | |
CN104465506B (zh) | 铜互连中空气隙的形成方法 | |
CN101393865B (zh) | 超低介电常数介电层及其形成方法 | |
CN103972161A (zh) | 一种用于硅通孔形貌修正的SiCoNi蚀刻方法 | |
TW201511202A (zh) | 具矽穿孔之半導體裝置 | |
TW201705262A (zh) | 包括界定空隙之材料之電子裝置及其形成程序 | |
CN103367232B (zh) | 半导体结构的形成方法 | |
CN102945825A (zh) | 一种带金属帽盖的铜互连结构及其制造方法 | |
US20160365314A1 (en) | Capacitors | |
CN102332399A (zh) | 超低介电材料的化学机械抛光方法 | |
CN103258779B (zh) | 铜互连结构及其制造方法 | |
CN103247601B (zh) | 铜互连结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |