CN103928531B - 基于自组装纳米颗粒的rfid标签 - Google Patents

基于自组装纳米颗粒的rfid标签 Download PDF

Info

Publication number
CN103928531B
CN103928531B CN201410013653.3A CN201410013653A CN103928531B CN 103928531 B CN103928531 B CN 103928531B CN 201410013653 A CN201410013653 A CN 201410013653A CN 103928531 B CN103928531 B CN 103928531B
Authority
CN
China
Prior art keywords
channel layer
semiconductor devices
metal oxide
electrode
nanoparticles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410013653.3A
Other languages
English (en)
Other versions
CN103928531A (zh
Inventor
华礼生
周晔
韩素婷
许宗祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nano and Advanced Materials Institute Ltd
Original Assignee
Nano and Advanced Materials Institute Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/147,594 external-priority patent/US9202924B2/en
Application filed by Nano and Advanced Materials Institute Ltd filed Critical Nano and Advanced Materials Institute Ltd
Publication of CN103928531A publication Critical patent/CN103928531A/zh
Application granted granted Critical
Publication of CN103928531B publication Critical patent/CN103928531B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种半导体器件,其包括:栅电极;与栅电极连接的绝缘层;源极和漏极;以及根据栅电极上的电压,选择性地允许源极和漏极之间电连接的半导体沟道层;其中所述半导体沟道层包含金属纳米颗粒;且所述半导体沟道层与所述源极、漏极和绝缘层接触。本发明还公开了一种制造半导体器件的方法。

Description

基于自组装纳米颗粒的RFID标签
技术领域
本发明涉及例如薄膜晶体管的半导体器件及其制造方法。
背景技术
传统上,硅用作制造包括晶体管的半导体器件的主要原料。依赖于硅的独特的半导体性质来制造半导体器件。然而,目前的硅基生产工艺较为昂贵,且不适合在许多柔性衬底例如塑料材质上形成半导体器件。这是因为一些传统生产步骤涉及高温,其易于熔化柔性衬底。在柔性衬底上形成半导体器件可以显著增强和扩展半导体器件的功能;因此,在柔性衬底上制造半导体器件很有商业吸引力。
发明概述
根据前述背景技术,本发明的目的是提供一种可选的半导体器件及其制造方法。
因此,本发明的一个方面为半导体器件,其包括:栅电极;与栅电极连接的绝缘层;源极和漏极;以及根据栅电极上的电压选择性地允许源极和漏极之间电连接的半导体沟道层;其中所述半导体沟道层包含金属纳米颗粒;且所述半导体沟道层与所述源极、漏极和绝缘层接触。
在一个实施方式中,所述半导体器件的空穴迁移率大于约20cm2V-1s-1
在另一个实施方式中,所述半导体器件的电子迁移率大于约18cm2/Vs。
在又一个实施方式中,所述金属纳米颗粒选自Au、Ag、Pd、Pt及其任意组合。
在进一步的另一个实施方式中,所述半导体沟道层进一步包含金属氧化物纳米颗粒。
在另一个实施方式中,所述金属氧化物纳米颗粒选自ZnO和CuO。
在另一个实施方式中,所述半导体沟道层为纳米结构的形式。
在另一个实施方式中,所述半导体沟道层的厚度为5-20nm。
在另一个实施方式中,所述半导体器件为用于RFID标签的环形振荡器的反相器的薄膜晶体管。
根据本发明的另一个方面,提供了一种制造半导体器件的方法,包括下列步骤:提供包含纳米颗粒的纳米颗粒溶液;使所述纳米颗粒经历自组装成为纳米颗粒阵列;在衬底上形成所述纳米颗粒阵列,以形成半导体沟道层;以及形成与所述半导体沟道层接触的源极和漏极。
在一个实施方式中,所述金属纳米颗粒选自Au、Ag、Pd、Pt及其任意组合。
在另一个实施方式中,所述纳米颗粒溶液进一步包含金属氧化物纳米颗粒。
在又一个实施方式中,所述金属氧化物纳米颗粒选自ZnO和CuO。
在另一个实施方式中,所述半导体沟道层的厚度为5-20nm。
在另一个实施方式中,将所述衬底浸入所述纳米颗粒溶液中1-3小时。
本发明的一个优点在于提供可以低成本进行制造并可以低功耗运行的半导体器件。通过在低温(低于100摄氏度)下使用溶液处理法(solution-processed method)可实现低制造成本。本发明的另一个优点,在一个实施方式中,所述溶液处理法通过使用含有金属纳米颗粒的纳米颗粒溶液将半导体沟道层印制在各种衬底上。与其它传统的可印制半导体相比,本发明的金属纳米颗粒在空气中非常稳定。本发明的另一个优点在于,可容易地使所述半导体器件按比例缩小。
根据本发明的以下详细说明并结合附图,本发明的这些和其它的目的、特征、方面和优点将更为清楚。
附图说明
图1是根据本发明一个实施方式的半导体器件100的横截面图,示出了其关键结构。
图2显示了根据本发明一个示例性实施方式,以金属纳米颗粒作为n型半导体沟道层的材料的半导体器件的漏极电流-电压图。
图3显示了根据本发明一个示例性实施方式,以金属纳米颗粒作为p型半导体沟道层的材料的半导体器件的漏极电流-电压图。
图4显示了根据本发明一个示例性实施方式,使用薄膜晶体管(TFT)的反相器的输入电压-输出电压图。
图5显示了根据本发明一个示例性实施方式的反相器的增益图。
图6示出了根据本发明一个示例性实施方式的用于RFID标签的纳米颗粒基环形振荡器。
图7示出了制造本发明半导体器件的方法的一系列步骤。
具体实施方式
如本文和权利要求中所用,“包含(comprising)”表示包括后面的要素,但是并不排除其它。
图1是根据本发明一个实施方式的半导体器件100的横截面图,其中示出了半导体器件100的关键结构。例如,半导体器件100包含衬底20,其在一个示例性实施方式中由硅制成;设置在衬底20上的栅电极22;以及堆叠在栅电极22上方的绝缘层24。在另一个实施方式中,所述衬底由聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)或任何塑料衬底制成。在一个示例性实施方式中,绝缘层24的层厚度为20至200nm,并由聚合物电介质和金属氧化物制成。半导体器件100还包括设置在绝缘层24上的源极26和漏极28。在一个示例性实施方式中,电极26、28由金(Au)或银(Ag)制成。半导体沟道层30设置在绝缘层24上。在一个实施方式中,将源极26和漏极28设置在半导体沟道层30上,使得在源极26和漏极28之间可以实现电连接。在进一步的实施方式中,将半导体沟道层30设置在源极26和漏极28之间,使得在源极26和漏极28之间可以实现电连接。通过改变栅电极22处的电压(即栅电极电压),半导体沟道层30选择性地允许和/或调节源极26和漏极28之间的电连接。
在一个实施方式中,半导体沟道层30包含胶体纳米颗粒32的阵列(纳米颗粒32的阵列)的纳米结构。根据用作纳米颗粒的材料,所述纳米结构提供p型或者n型的传输特性。配置半导体沟道层30的载流子使其具有充足的迁移能力(motilities),以足以确保半导体沟道层30中感生的电荷可实际上贡献于电流。优选地,半导体沟道层30具有大于约20cm2V- 1s-1的空穴迁移率和大于约18cm2/Vs的电子迁移率。更优选地,空穴迁移率在20cm2V-1s-1-125cm2V-1s-1的范围内,且电子迁移率在18cm2/Vs-100cm2/Vs的范围内。根据本发明的一个实施方式,用作纳米颗粒的材料为金属。在另外的实施方式中,所述纳米颗粒选自金(Au)、银(Ag)、钯(Pd)、铂(Pt)及其任意组合。在另一个实施方式中,其它材料也可用于半导体沟道层30,只要该材料的能带间隙窄于绝缘层22的能带间隙即可。在本发明的另一个实施方式中,所述纳米颗粒为金属纳米颗粒和金属氧化物纳米颗粒的组合。在本发明的另一个进一步的实施方式中,所述金属纳米颗粒和金属氧化物纳米颗粒组合的金属纳米颗粒选自金(Au)、银(Ag)、钯(Pd)、铂(Pt)及其任意组合。所述金属氧化物纳米颗粒选自ZnO和CuO。
根据本发明的一个实施方式,半导体沟道层30的厚度在5nm至20nm的范围内。在另一个实施方式中,纳米颗粒32的阵列为单层。带有自由载流子的半导体沟道层30必须尽可能地薄,以防止平行电导(parallel conductance)。在另一个实施方式中,半导体沟道层30为单层纳米颗粒。在另一个实施方式中,如果半导体沟道层30不具有自由载流子,则对半导体沟道层30的厚度没有限制。这种半导体沟道层30可由例如Au、Ag和Pt的金属纳米颗粒制成。
现转向半导体器件100的关键操作。本发明的半导体器件100的半导体沟道层30的电阻随栅电极电压的变化而改变。在一个实施方式中,半导体沟道层30由半导体以外的材料制成;在进一步的实施方式中,所述材料为金属纳米颗粒,或金属纳米颗粒和金属氧化物纳米颗粒的组合。图2和图3显示了半导体器件100在不同的栅电极电压下的漏极电流-电压曲线,其中金属纳米颗粒分别用作根据本发明一个示例性实施方式的n型半导体沟道层30和p型半导体沟道层30的材料。
在图2中,随着栅电极电压的增大,含金属纳米颗粒的n型半导体沟道层30允许和/或调节源极26和漏极28之间的电连接。相反,当栅电极电压减小到0时,含金属纳米颗粒的n型半导体沟道层30阻断源极26和漏极28之间的电连接。
在图3中,当栅电极电压低于0时,含金属纳米颗粒的p型半导体沟道层30允许和/或调节源极26和漏极28之间的电连接。相反,当栅电极电压增加到0时,含金属纳米颗粒的p型半导体沟道层30阻断源极26和漏极28之间的电连接。优选地,本发明的n型半导体沟道层30和p型半导体沟道层30的栅偏压分别为3V和-3V。
在一个实施方式中,本发明的半导体器件100是薄膜晶体管(TFT)。在本发明的另一个实施方式中,半导体器件100是用于具有各种频率的RFID标签的环形振荡器的反相器的TFT部件,包括频率13.56MHz和13.54MHz。图4显示了根据本发明一个示例性实施方式,使用TFT的反相器的输入电压-输出电压图。如图4所示,当输入电压为约0V时,输出电压为约3.0V,反之亦然。图5显示了根据本发明一个示例性实施方式的反相器的增益。其显示出当源极电压为约1.5V时,反相器具有峰值增益。图6示出了根据本发明一个示例性实施方式,用于RFID标签的纳米颗粒基环形振荡器200。环形振荡器200包括半导体器件100、电源电极34和地电极36。电源电极34和地电极36连接至半导体器件100。
图7示出了制造本发明的半导体器件100的方法中的一系列步骤。半导体器件100是通过溶液法形成。首先,在步骤40中,使用溶剂,例如DI-水、丙酮和2-丙醇对衬底20进行超声波清洗,并使用(3-氨丙基)三乙氧基硅烷或(3-氨丙基)三甲氧基硅烷进行改性。之后,在步骤42中,用栅电极22涂覆衬底20。涂覆栅电极22后,将绝缘层24涂覆到栅电极22的上方。在步骤44中,使用Savannah100ALD系统在衬底温度为80℃下,沉积所述绝缘层作为栅极电介质。随后,在步骤46中,通过在衬底20上涂覆纳米颗粒阵列,在绝缘层24上形成半导体沟道层30。以下是在衬底20上涂覆纳米颗粒阵列的方法的两个示例性实施例。
第一实施例
在第一实施例中,通过首先将衬底20浸入纳米颗粒溶液中1-3小时来形成纳米颗粒32的阵列,所述纳米颗粒溶液包含待涂覆到衬底20上的纳米颗粒32。在一个实施方式中,将衬底20浸入纳米颗粒溶液2小时。在衬底20浸入纳米颗粒溶液中时,纳米颗粒溶液中的纳米颗粒32经历自组装以形成纳米颗粒32的阵列。在浸入步骤期间,纳米颗粒32的阵列直接形成在衬底20上。在一个实施方式中,纳米颗粒32在手套式操作箱中经历自组装(即将衬底20浸入纳米颗粒溶液中)以防止O2和H2O的污染。在浸入步骤之后,通过完全蒸发留在衬底上的残留的纳米颗粒溶液来干燥涂覆有纳米颗粒32的阵列的衬底20。
第二实施例
在第二实施例中,将纳米颗粒溶液放入容器中,并使得纳米颗粒溶液中的纳米颗粒32经历自组装以在纳米颗粒溶液的表面形成2D自组装的纳米颗粒单层。在一个实施方式中,所述自组装在手套式操作箱中进行,以防止O2和H2O的污染。将用于分散(disperse)纳米颗粒的溶剂完全蒸发后,通过Langmuir-Schaefer沉积法使用PDMS垫首先将纳米颗粒32的二维自组装阵列从溶液表面提起(lifted),然后使PDMS垫与衬底20共形接触(conformalcontact)约10秒。制备的这种有序的纳米颗粒32的阵列能够完整地转移至疏水和亲水两种衬底20上。
在步骤46之后,在步骤48中,通过荫罩在半导体器件100上形成源极26和漏极28。源极和漏极26、28如说明书第三页最后一段中所描述的那样形成。
在本发明的一个实施方式中,上述制造步骤用于制造TFT。在另一个实施方式中,上述制造步骤用于制造在制造具有各种频率的RFID标签期间的环形振荡器的反相器的TFT,其中包括频率13.56MHz和13.54MHz。
以下是显示如何制备金(Au)、银(Ag)和钯(Pd)的纳米颗粒溶液的实施例:
Au纳米颗粒通过在冰冷的环境中存在Na3Ct的条件下还原HAuCl4·3H2O来进行制备。
Ag纳米颗粒通过混合AgNO3、柠檬酸钠和NaBH4来进行制备。
Pd纳米颗粒通过在100℃下混合H2PdCl4、L-抗坏血酸和PVP来进行合成。
下表显示了具有使用金(Au)、银(Ag)和钯(Pd)的纳米颗粒的半导体沟道层的半导体器件的空穴迁移率和电子迁移率。
表1
Au纳米颗粒 Ag纳米颗粒 Pd纳米颗粒
空穴迁移率 125cm2/Vs 20cm2/Vs 26cm2/Vs
电子迁移率 91cm2/Vs 18cm2/Vs 19cm2/Vs
铂(Pt)纳米颗粒通过在室温存在Na3Ct的条件下还原Pt(IV)盐来进行制备。
由此已完整地描述了本发明的示例性实施方式。虽然说明书引用了具体的实施方式,但本领域技术人员清楚,可以以这些具体细节的变体来实施本发明。因此本发明不应解释为限于本文列出的实施方式。

Claims (6)

1.一种半导体器件,包含:
a)栅电极;
b)绝缘层,与所述栅电极连接;
c)源极和漏极;以及
d)半导体沟道层,配置为根据所述栅电极上的电压选择性地允许所述源极和所述漏极之间电连接;
其中所述半导体沟道层包含金属纳米颗粒和金属氧化物纳米颗粒;且所述半导体沟道层与所述源极、所述漏极和所述绝缘层接触;
其中所述金属纳米颗粒选自Au、Ag、Pd、Pt及其任意组合;
其中所述金属氧化物纳米颗粒选自ZnO和CuO;
其中所述金属纳米颗粒和金属氧化物纳米颗粒经历自组装形成2D纳米颗粒单层。
2.如权利要求1所述的半导体器件,其中所述金属氧化物纳米颗粒是CuO。
3.如权利要求1所述的半导体器件,其中所述半导体器件为用于RFID标签的环形振荡器的反相器的薄膜晶体管。
4.一种制造半导体器件的方法,包括下列步骤:
a)提供包含金属纳米颗粒和金属氧化物纳米颗粒的纳米颗粒溶液;
b)使所述纳米颗粒经历自组装以在纳米颗粒溶液的表面形成2D自组装的纳米颗粒单层;
c)将所述纳米颗粒单层形成到衬底上以形成半导体沟道层;以及
d)形成与所述半导体沟道层接触的源极和漏极;
其中所述金属纳米颗粒选自Au、Ag、Pd、Pt及其任意组合;其中所述金属氧化物纳米颗粒选自ZnO和CuO。
5.如权利要求4所述的制造半导体器件的方法,其中所述金属氧化物纳米颗粒是CuO。
6.如权利要求4所述的制造半导体器件的方法,其中纳米颗粒溶液包括H2PdCl4、L-抗坏血酸和PVP。
CN201410013653.3A 2013-01-11 2014-01-10 基于自组装纳米颗粒的rfid标签 Expired - Fee Related CN103928531B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361848773P 2013-01-11 2013-01-11
US61/848,773 2013-01-11
US14/147,594 US9202924B2 (en) 2013-01-11 2014-01-06 RFID tags based on self-assembly nanoparticles
US14/147,594 2014-01-06

Publications (2)

Publication Number Publication Date
CN103928531A CN103928531A (zh) 2014-07-16
CN103928531B true CN103928531B (zh) 2017-04-12

Family

ID=51146691

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410013653.3A Expired - Fee Related CN103928531B (zh) 2013-01-11 2014-01-10 基于自组装纳米颗粒的rfid标签

Country Status (1)

Country Link
CN (1) CN103928531B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113659005A (zh) * 2021-08-10 2021-11-16 南京大学 基于纳米粒子点阵的柔性场效应晶体管及制备方法和应用

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7135728B2 (en) * 2002-09-30 2006-11-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
US20050139867A1 (en) * 2003-12-24 2005-06-30 Saito Shin-Ichi Field effect transistor and manufacturing method thereof
KR100647699B1 (ko) * 2005-08-30 2006-11-23 삼성에스디아이 주식회사 나노 반도체 시트, 상기 나노 반도체 시트의 제조방법,상기 나노 반도체 시트를 이용한 박막 트랜지스터의제조방법, 상기 나노 반도체 시트를 이용한 평판표시장치의 제조방법, 박막 트랜지스터, 및 평판 표시장치
KR100777265B1 (ko) * 2006-03-30 2007-11-20 고려대학교 산학협력단 나노 입자를 이용한 전면 게이트 박막 트랜지스터 및 그제조 방법
EP2244088A1 (en) * 2009-04-22 2010-10-27 ETH Zurich Electrical device

Also Published As

Publication number Publication date
CN103928531A (zh) 2014-07-16

Similar Documents

Publication Publication Date Title
Lee et al. Large‐scale precise printing of ultrathin sol–gel oxide dielectrics for directly patterned solution‐processed metal oxide transistor arrays
Sun et al. Inorganic semiconductors for flexible electronics
US8815683B2 (en) Nonvolatile memory electronic device including nanowire channel and nanoparticle-floating gate nodes and a method for fabricating the same
JP4381428B2 (ja) 微細構造体の配列方法及び微細構造体を配列した基板、並びに集積回路装置及び表示素子
JP2008515654A (ja) 導電性ポリマー及び半導体ナノワイヤに基づいてプラスチック電子部品を製造するための完全に集積化された有機層プロセス
WO2010010766A1 (ja) 電界効果型トランジスタおよび回路装置
JP2008506254A (ja) ナノワイヤーの集積及び組み込みのためのシステムおよび方法
TW201139266A (en) Deposition of nanoparticles
US20190088722A1 (en) Method for making three dimensional complementary metal oxide semiconductor carbon nanotube thin film transistor circuit
CN105097428B (zh) 碳纳米管复合膜
EP2903046A1 (en) CNT thin film transistor with high K polymeric dielectric
TW200843118A (en) Ambipolar transistor design
Jeong et al. Hybrid polymer/metal oxide thin films for high performance, flexible transistors
CN105810746A (zh) N型薄膜晶体管
KR20160069846A (ko) 산화아연 나노와이어를 이용한 에너지 발전 소자
US20060024936A1 (en) Nanostructured electrodes
JP2007158117A (ja) ナノワイヤ配列基板の製造方法及びこれを用いた電気素子の製造方法
CN103928531B (zh) 基于自组装纳米颗粒的rfid标签
CN105097429B (zh) 碳纳米管复合膜的制备方法
US9202924B2 (en) RFID tags based on self-assembly nanoparticles
KR20170114200A (ko) 나노입자-그래핀 산화물 복합체 박막 및 그 제조방법
Kang et al. Interfacial oxidized gate insulators for low-power oxide thin-film transistors
US9966416B2 (en) Three dimensional complementary metal oxide semiconductor carbon nanotube thin film transistor circuit
KR101499075B1 (ko) 유전막 표면 개질용 저전압 트랜지스터 및 이의 제조 방법
US10170629B2 (en) Field-effect transistor and the manufacturing method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1195164

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170412