CN103904209A - 基于纳米线的平面热电器件的制备方法 - Google Patents

Abstract

本发明公开了一种基于纳米线的平面热电器件的制备方法，包括：在衬底上制备一层P⁺⁺层；在P⁺⁺层上淀积第一绝缘材料层；淀积第一金属材料层，并在第一金属材料层上形成对称且具有一定间距的两个电阻；在电极引线附近开孔，暴露出部分P⁺⁺层；在暴露出的部分P⁺⁺层和电极引线上分别沉积第二金属材料层；在整个表面沉积第二绝缘材料层；暴露出蛇形电阻和电极引线之间的部分衬底，并在两个对称蛇形电阻的中央保留至少一个条形结构；刻蚀所述条形结构使其变成纳米线结构；从所暴露出的部分衬底进行湿法腐蚀，使得蛇形电阻、以及纳米线结构所在部位悬空；刻蚀所述第一绝缘层和第二绝缘层，暴露出第二金属材料层和纳米线结构。

Description

基于纳米线的平面热电器件的制备方法

技术领域

本发明涉及微纳技术及温差发电领域，特别涉及一种基于纳米线的平面热电器件的制备方法。

背景技术

随着化石燃料的不断消耗和环境污染问题的加剧，人们迫切地想寻找一些新型能源来取代传统的化石燃料。热电器件是一个好的选择，它能利用固体内部载流子运动，实现热能和电能直接相互转换，具有体积小、重量轻、结构简单、坚固耐用、无运动部件、无磨损、无噪音、无污染的优点。然而，低的热电转换效率，高昂的制造成本极大地限制了它的应用。

Si被广泛的应用于半导体行业，它具有环境友好，储量丰富，与现有的微电子工艺兼容，成本低的优点。上世纪九十年代，人们发现将热电材料的维度降低，可以极大地提高热电转换效率。2008年，人们发现Si纳米线具有较高的热电优值，因此被认为是一种有前途的热电材料。

目前，获得小尺寸的方法主要有电子束曝光、聚焦离子束曝光等，但是它们生产周期长，成本高。因此，如何制备纳米尺寸的热电器件成为当前亟需解决的一大问题。

发明内容

本发明的主要目的在于提供一种基于纳米线的平面热电器件的制备方法，该制作方法能够突破光刻分辨率限制，方法简单，成本较低。

为达到上述目的，本发明提供了一种基于纳米线的平面热电器件的制备方法，包括如下步骤：

步骤1：在衬底上制备一层P⁺⁺层，作为热电器件的功能层；

步骤2：在P⁺⁺层上淀积第一绝缘材料层；

步骤3：在第一绝缘材料层上淀积第一金属材料层，并在第一金属材料层上形成对称且具有一定间距的两个电阻，每个电阻分别包括一个蛇形电阻和电极引线，所述电极引线位于蛇形电阻的端部；

步骤4：在所述电极引线附近未被第一金属材料层覆盖的第一绝缘材料层上开孔，暴露出部分P⁺⁺层；

步骤5：在暴露出的部分P⁺⁺层和所述电极引线上分别沉积第二金属材料层；

步骤6：在整个表面沉积第二绝缘材料层；

步骤7：依次刻蚀蛇形电阻和电极引线之间的第二绝缘材料层、第一绝缘材料层、P⁺⁺层和衬底，暴露出蛇形电阻和电极引线之间的部分衬底，并在两个对称蛇形电阻的中央保留至少一个条形结构；

步骤8：进一步刻蚀所述条形结构下方的P⁺⁺层和衬底使其变成纳米线结构；

步骤9：从所暴露出的部分衬底进行湿法腐蚀，使得蛇形电阻、以及纳米线结构所在部位悬空；

步骤10：刻蚀所述第一绝缘层和第二绝缘层，暴露出第二金属材料层和纳米线结构，完成平面热电器件的制作。

从上述技术方案可以看出，本发明具有以下有益效果：

本发明提供了一种基于纳米线的平面热电器件的制备方法，采用光刻、干法刻蚀和湿法腐蚀制备了纳米线平面热电器件。该制备方法避免了使用电子束曝光、聚焦离子束曝光等昂贵的纳米加工设备，突破了光刻分辨率限制，制备方法简单，可控性好，成本较低，在提高纳米线平面热电器件的制备效率等方面具有很大的优越性。

附图说明

图1为本发明提出的基于纳米线的平面热电器件的制备方法流程图；

图2A-图2J是本发明中基于纳米线的平面热电器件制备工艺流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。

图1示出了本发明提出的基于纳米线的平面热电器件的制备方法流程图。图2A至2J示出了对应于本发明提出的基于纳米线的平面热电器件的制备方法的各个步骤的工艺结构图。如图1、图2A-2J所示，该方法包括如下步骤：

步骤1：在衬底10上制备一层重掺杂P型层(P⁺⁺层)11，作为热电器件的功能层；所述衬底10可以是硅片，所述衬底10的晶向是<100>、<110>或<111>中任一种，所述衬底10的类型是引入施主杂质的N型硅片；所述制备P⁺⁺层11的方法是采用扩散、离子注入或掺杂外延方法中的一种，所述P⁺⁺层11的厚度可通过制备条件来调节，所述P⁺⁺层11作为热电器件的功能层(如图2A所示)。

步骤2：在P⁺⁺层11上淀积第一绝缘材料层12；所述第一绝缘材料层12可以是氧化物或氮化物，采用溅射法或等离子体辅助沉积法制备；所述第一绝缘材料层12的作用是使P⁺⁺层11与第一金属材料层13绝缘(如图2B所示)。

步骤3：在第一绝缘材料层12上淀积第一金属材料层13，采用光刻和剥离的方法，使第一金属材料层13形成对称的间距为十几微米的两个电阻，以及每个电阻的两端分别引出两个面积较大的电极引线，即每个电阻有四个电极引线；所述两个电阻分别用于测试高温端和低温端的温度；所述两个电阻呈蛇形，目的是增加电阻的长度，从而增加电阻的阻值；所述电极引线可以是方形或其他形状，可以采用四线法测试每个电阻。

所述第一金属材料层13由三层金属构成三明治结构，上下层金属是镍、钛或铬中的一种，夹层金属是铂；所述第一金属材料层13有两方面作用，一方面是通电流产生焦耳热，从而形成温差，另一方面是通过测试其电阻，确定其所在位置的温度(如图2C所示)。

步骤4：在未被第一金属材料层13覆盖的第一绝缘材料层12上采用微纳加工技术开孔，暴露出部分P⁺⁺层11；所述开孔数量为四个，分别位于两个蛇形电阻相对的一侧，和蛇形电阻的电极引线并排放在一起，开孔为四个是为了采用四线法测试电阻；所述的微纳加工技术包括光刻和刻蚀，其中刻蚀是干法刻蚀或湿法腐蚀中的一种；所述暴露出的部分P⁺⁺层11将会被第二金属材料层14覆盖，从而可以测试P⁺⁺层11的电学特性(如图2D所示)。

步骤5：在暴露出的P⁺⁺层11和第一金属材料层13的电极引线部位分别沉积第二金属材料层14；所述第二金属材料层14的材料是钛、镍、铬、金或铝中的一种或任意多种的组合，所述第二金属材料层14的制备是采用溅射法、蒸发法中的一种；所述第二金属材料层14有两方面的作用，一方面是与暴露出的P⁺⁺层11相连，从而可以测试P⁺⁺层11的电学特性，另一方面是沉积在第一金属材料层13的电极部位，从而可以加厚电极(如图2E所示)。

步骤6：在整个器件的表面沉积第二绝缘材料层15，以覆盖第一绝缘材料层12和第二金属材料层14；所述第二绝缘材料层15是氧化物或氮化物，采用溅射法或等离子体辅助沉积法制备；所述第二绝缘材料层15有两方面的作用，一方面是作为刻蚀P⁺⁺层11和衬底10的掩膜，另一方面是作为湿法腐蚀衬底10时的保护层，可以保护第二金属材料层14不被腐蚀(如图2F所示)。

步骤7：采用各向异性刻蚀方法依次刻蚀第二绝缘材料层15、第一绝缘材料层12、P⁺⁺层11和衬底10；除了第一金属材料层13两个蛇形电阻之间的中央部位、蛇形电阻与其两端电极引线的连接处之外，第一金属材料层13两个蛇形电阻周围所有的部位均被刻蚀；刻蚀的目的是使蛇形电阻周围的衬底10暴露，从而可以湿法腐蚀暴露的衬底，最终使蛇形电阻下面的衬底10被湿法腐蚀掉，蛇形电阻部位的P⁺⁺层11、第一绝缘材料层12、第二绝缘材料层15悬空，热量仅能通过悬空结构传导；蛇形电阻的电极引线部位和第二金属材料层14不悬空，分别在蛇形电阻的周围；因采用各向异性刻蚀方式，两个蛇形电阻之间中央部位的衬底10、P⁺⁺层11、第一绝缘材料层12、第二绝缘材料层15均不被刻蚀，形成条形结构16；条形结构16的长度是2-20μm，宽度是6-8μm，数量可根据需要确定(如图2G所示)。

步骤8：采用各向同性刻蚀方法刻蚀暴露出的衬底10和P⁺⁺层11，并刻蚀条形结构16使其变窄，进而变成纳米线结构17；各向同性刻蚀衬底10和P⁺⁺层11形成一种口小底大的坑状结构；在各向同性刻蚀作用下，条形结构16下方的衬底10和P⁺⁺层11被刻蚀，第一绝缘材料层12、第二绝缘材料层15不被刻蚀，因此条形结构16中衬底10和P⁺⁺层11的宽度减小，形成纳米线结构17；所述纳米线结构17中P⁺⁺层11的宽度为10-800nm，长度为2-20μm，根数由条形结构16的数量确定；采用各向同性刻蚀的目的有两个，一是刻蚀衬底10，使衬底10暴露的面积变大，便于进行湿法腐蚀，二是刻蚀P⁺⁺层11，通过刻蚀条形结构16中P⁺⁺层11的侧壁，减小其宽度到光刻的分辨率以下，形成纳米线结构17(如图2H所示)。

步骤9：采用湿法腐蚀方法腐蚀暴露出的衬底10，使得所述口小底大的坑状结构相互连通，进而使蛇形电阻部位的P⁺⁺层11、第一绝缘材料层12、第一金属材料层13、第二绝缘材料层15悬空，纳米线结构17中的P⁺⁺层11、第一绝缘材料层12、第二绝缘材料层15悬空；湿法腐蚀方法仅腐蚀衬底10，P⁺⁺层11、第一绝缘材料层12、第二绝缘材料层15均不被腐蚀；所述湿法腐蚀方法的腐蚀液是KOH或TMAH；纳米线结构17中的P⁺⁺层11是热电功能区，在温差的作用下产生热电势(如图2I所示)。

步骤10：采用光刻和刻蚀的方法，刻蚀第二金属材料层14上方的第二绝缘材料层15、纳米线结构17上方的第一绝缘材料层12和第二绝缘材料层15，暴露出第二金属材料层14和纳米线结构17，完成平面热电器件的制作；所述刻蚀是干法刻蚀或湿法腐蚀中的一种(如图2J所示)。

下面介绍本发明提出的基于纳米线的平面热电器件的制备方法的优选实施例。该优选实施例具体包括：

1.采用晶向为<100>的N型硅片作为衬底10，用扩散的方法在衬底10上制备一层P⁺⁺层11，P⁺⁺层11的厚度为2μm；

2.在P⁺⁺层11上采用等离子体辅助沉积法淀积一层200nm厚的二氧化硅作为第一绝缘材料层12；

3.在第一绝缘材料层12上淀积第一金属材料层13，采用光刻和剥离的方法，使第一金属材料层13形成蛇形电阻，第一金属材料层13由三层金属构成三明治结构，上下层金属是铬，厚度为15nm，夹层金属是铂，厚度为30nm；

4.在第一绝缘材料层12上采用光刻和湿法腐蚀的方法开孔，暴露出部分P⁺⁺层11；

5.在暴露出的P⁺⁺层11和第一金属材料层13的电极引线部位，采用光刻、电子束蒸发、剥离的方法沉积500nm厚的Al作为第二金属材料层14；

6.采用溅射的方法沉积500nm厚的二氧化硅作为第二绝缘材料层15；

7.采用各向异性刻蚀方法依次刻蚀第二绝缘材料层15、第一绝缘材料层12、P⁺⁺层11和衬底10，衬底10的刻蚀深度为5μm；形成条形结构16

8.采用各向同性刻蚀方法刻蚀衬底10和P⁺⁺层11，使条形结构16变成纳米线结构17，衬底10的刻蚀深度为5μm，形成的纳米线结构17的宽度为500nm，长度为10μm，根数为3根；

9.采用TMAH作为腐蚀液腐蚀衬底10使纳米线结构17悬空；

10.采用光刻和干法刻蚀的方法，暴露出第二金属材料层14和纳米线结构17中的P⁺⁺层11，完成平面热电器件的制作。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种基于纳米线的平面热电器件的制备方法，包括如下步骤：

步骤1：在衬底上制备一层P⁺⁺层，作为热电器件的功能层；

步骤2：在P⁺⁺层上淀积第一绝缘材料层；

步骤3：在第一绝缘材料层上淀积第一金属材料层，并在第一金属材料层上形成对称且具有一定间距的两个电阻，每个电阻分别包括一个蛇形电阻和电极引线，所述电极引线位于蛇形电阻的端部；

步骤4：在所述电极引线附近未被第一金属材料层覆盖的第一绝缘材料层上开孔，暴露出部分P⁺⁺层；

步骤5：在暴露出的部分P⁺⁺层和所述电极引线上分别沉积第二金属材料层；

步骤6：在整个表面沉积第二绝缘材料层；

步骤7：依次刻蚀蛇形电阻和电极引线之间的第二绝缘材料层、第一绝缘材料层、P⁺⁺层和衬底，暴露出蛇形电阻和电极引线之间的部分衬底，并在两个对称蛇形电阻的中央保留至少一个条形结构；

步骤8：进一步刻蚀所述条形结构下方的P⁺⁺层和衬底使其变成纳米线结构；

步骤9：从所暴露出的部分衬底进行湿法腐蚀，使得蛇形电阻、以及纳米线结构所在部位悬空；

步骤10：刻蚀所述第一绝缘层和第二绝缘层，暴露出第二金属材料层和纳米线结构，完成平面热电器件的制作。

2.根据权利要求1所述的基于纳米线的平面热电器件的制备方法，其中步骤1中所述衬底是引入施主杂质的N型硅片，所述衬底的晶向是<100>、<110>或<111>中任一种。

3.根据权利要求1所述的基于纳米线的平面热电器件的制备方法，其中步骤1中所述制备P⁺⁺层的方法是采用扩散、离子注入或掺杂外延方法中的一种。

4.根据权利要求1所述的基于纳米线的平面热电器件的制备方法，其中所述第一绝缘材料层和第二绝缘材料层是氧化物或氮化物，采用溅射法或等离子体辅助沉积法制备。

5.根据权利要求1所述的基于纳米线的平面热电器件的制备方法，其中步骤3中所述第一金属材料层由三层金属构成三明治结构，上下层金属是镍、钛或铬中的一种，夹层金属是铂。

6.根据权利要求1所述的基于纳米线的平面热电器件的制备方法，其中步骤4中采用微纳加工技术开孔，包括光刻和刻蚀，其中刻蚀是干法刻蚀或湿法腐蚀中的一种。

7.根据权利要求1所述的基于纳米线的平面热电器件的制备方法，其中所述第二金属材料层的材料是钛、镍、铬、金或铝中的一种或任意多种的组合，所述第二金属材料层的制备是采用溅射法、蒸发法中的一种。

8.根据权利要求1所述的基于纳米线的平面热电器件的制备方法，其中所述纳米线结构的宽度为10-800nm，长度为2-20μm，其数量为一个或多个。

9.根据权利要求1所述的基于纳米线的平面热电器件的制备方法，其中步骤9中所述的湿法腐蚀方法的腐蚀液是KOH或TMAH。

10.根据权利要求1所述的基于纳米线的平面热电器件的制备方法，其中步骤10中所述的刻蚀是干法刻蚀或湿法腐蚀中的一种。

Images