CN103885143B - 芯片阵列与并行光纤耦合对准的组件及其制备方法 - Google Patents
芯片阵列与并行光纤耦合对准的组件及其制备方法 Download PDFInfo
- Publication number
- CN103885143B CN103885143B CN201410150872.6A CN201410150872A CN103885143B CN 103885143 B CN103885143 B CN 103885143B CN 201410150872 A CN201410150872 A CN 201410150872A CN 103885143 B CN103885143 B CN 103885143B
- Authority
- CN
- China
- Prior art keywords
- chip array
- substrate
- photoelectric conversion
- optical fibre
- parallel optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
本发明公开了一种芯片阵列与并行光纤耦合对准的组件及其制备方法,该组件包括芯片阵列、基板、并行光纤和电路板,芯片阵列的光电转换面上间隔形成有若干个光电转换区,基板上形成有与光电转换区尺寸相匹配的通孔;芯片阵列一侧贴装到基板,使每个光电转换区的中心与对应的通孔的中心正对;基板定位于电路板上,芯片阵列与电路板上所需连接的其他电子元件电连接;并行光纤中每路光纤的裸光纤部从背向芯片阵列的一侧插置于基板上对应的通孔内。本发明组件结构简单,制作成本低,通过该组件能够简单易行的实现芯片阵列与并行光纤的耦合对准,且对准精度高,耦合效率高,易于实现,适用于各种采用并行光纤技术的产品。
Description
技术领域
本发明涉及一种芯片阵列与并行光纤耦合对准的组件,具体是涉及一种激光器或光电二极管的芯片阵列与并行光纤耦合对准的组件及其制备方法。
背景技术
为了适应人们对通信带宽需求的日益增加,增加传输容量及减小功耗是光纤通信领域的重中之重,并行光学技术由此日益发展。目前利用并行光学技术的产品主要有QSFP光模块、雷电(Thunderbolt)线缆和光有源HDMI线缆等。并行光学技术的主要特征是在一个单独器件或模块中有多路激光二极管或光电二极管对准多路光纤。因此,如何将多路光纤与多路激光二极管或光电二极管同时对准,这就涉及到耦合对准的方法。
如图6揭示了一种芯片阵列与并行光纤耦合对准的传统方法:多路光纤利用V型糟或MPO/MT插芯加工成并行光纤3,先将并行光纤耦合对准透镜阵列6固定,再将并行光纤与透镜阵列固定到多维调整架上,通过反复调节调整架,同时观测VCSEL(垂直腔面发射激光器)的光功率或者PD(光电二极管)光电流的大小,才能实现透镜阵列6与芯片阵列1(VCSEL芯片阵列或PD芯片阵列)的耦合对准。
一般VCSEL及PD芯片阵列两两之间的间距为250μm,间距精度误差约为0.2μm,要想将VCSEL芯片阵列并行发射的每一路激光均匀的耦合对准到每条光纤中,然后再将每条光纤中的激光均匀的耦合到PD芯片阵列中,这需要透镜阵列和并行光纤的精度误差必须控制到1μm之内,所以制备透镜阵列和并行光纤的技术要求较高,同样成本也居高不下。而且还需要通过反复调节调整架同时观测VCSEL的光功率及PD光电流来实现耦合对准,工艺复杂且耗时较长。
发明内容
为了解决上述技术问题,本发明提出一种芯片阵列与并行光纤耦合对准的组件及其制备方法,该组件结构简单,制作成本低,通过该组件能够简单易行的实现芯片阵列与并行光纤的耦合对准,且对准精度高,耦合效率高,易于实现,适用于各种采用并行光纤技术的产品。
本发明的技术方案是这样实现的:
一种芯片阵列与并行光纤耦合对准的组件,包括一芯片阵列、一基板、一并行光纤和一电路板,所述芯片阵列的光电转换面上间隔形成有若干个光电转换区,对应每个光电转换区,所述基板上形成有与所述光电转换区尺寸相匹配的通孔;所述芯片阵列具有光电转换面的一侧贴装到所述基板的一侧,使每个光电转换区的中心与对应的通孔的中心正对;所述基板定位于所述电路板上,所述芯片阵列与所述电路板上所需连接的其他电子元件电连接;对应每个通孔,所述并行光纤设有一路具有裸光纤部的光纤,每路光纤的裸光纤部从背向所述芯片阵列的一侧插置于所述基板上对应的通孔内。
作为本发明的进一步改进,所述芯片阵列的光电转换面上间隔形成有四个所述光电转换区,且每个光电转换区和对应的通孔均为圆形。
作为本发明的进一步改进,所述芯片阵列为VCSEL芯片阵列和PD芯片阵列中的一种,所述芯片阵列为VCSEL芯片阵列时,所述光电转换区为VCSEL芯片阵列的发光区;所述芯片阵列为PD芯片阵列时,所述光电转换区为PD芯片阵列的感光区。
作为本发明的进一步改进,所述芯片阵列的光电转换面上间隔形成有若干个芯片焊盘;对应每个芯片焊盘,所述基板一侧形成有一基板焊盘,所述芯片阵列的每个芯片焊盘与所述基板上对应的基板焊盘焊接在一起。
作为本发明的进一步改进,所述基板上形成有与所述电路板上所需连接的其他电子元件的电路图形相对应的金线图形,所述金线图形与所述电路图形电连接,且所述金线图形与所述芯片阵列电连接。
作为本发明的进一步改进,所述基板的材质为单晶硅片和陶瓷板中的一种,所述基板焊盘的材质为金锡合金。
作为本发明的进一步改进,所述金线图形与所述电路图形电连接的方式为导电胶固定、金锡焊料焊接和金线键合中的一种。
作为本发明的进一步改进,所述通孔的内径比所述裸光纤的外径大2微米到9微米。
作为本发明的进一步改进,另设有一用于支撑所述并行光纤的固定块,所述固定块位于所述基板背向所述芯片阵列的一侧,所述并行光纤的每路光纤固设于所述固定块上。
一种芯片阵列与并行光纤耦合对准的组件的制备方法,包括如下步骤:
a)准备一芯片阵列,该芯片阵列的光电转换面上间隔形成有若干个圆形光电转换区,且该芯片阵列的光电转换面上间隔形成有若干个芯片焊盘;
b)准备一电路板,该电路板上形成有所需连接的其他电子元件的电路图形;
c)制备一基板,对应步骤a)中每个光电转换区,在该基板上蚀刻出与光电转换区尺寸相匹配的圆形通孔;对应步骤a)中每个芯片焊盘,制作出基板焊盘;对应步骤b)中的电路图形,在该基板上制作出金线图形;
d)通过高精度芯片焊接机将芯片阵列的芯片焊盘对准焊接到基板上对应的基板焊盘上,使芯片阵列上的每个光电转换区正对基板上对应的通孔,将每个光电转换区的圆心与对应通孔的圆心对准,并将对准偏差精度控制在微米级或亚微米级;
e)将步骤d)形成的芯片阵列和基板的组合体贴装到电路板上,使电路板上的电路图形与基板上对应的金线图形电连接;
f)准备一并行光纤,对应每个通孔,该并行光纤设有一路光纤,将并行光纤的每路光纤剥开外皮露出裸光纤,将裸光纤从背向芯片阵列的一侧插入基板上对应的通孔,再用胶水进行固定;
g)在基板背向芯片阵列的一侧设置一固定块,并将并行光纤的每路光纤用胶固定在该固定块上。
本发明的有益效果是:本发明提供一种芯片阵列与并行光纤耦合对准的组件及其制备方法,通过在基板上形成有与芯片阵列的光电转换区尺寸相匹配的圆形通孔,将芯片阵列贴装到基板上,将基板再装设到电路板上,并使光电转换区的圆心与对应的通孔的圆心正对,芯片阵列与电路板上所需连接的其他电子元件电连接;每路光纤的裸光纤部从背向芯片阵列的一侧插置于基板上对应的通孔内,本发明即可简单易行的实现芯片阵列与并行光纤的耦合对准,且对准精度高,耦合效率高,易于实现,适用于各种采用并行光纤技术的产品。相比现有的并行光纤耦合对准方法,本发明芯片阵列与并行光纤耦合对准的组件具有结构简单,制作成本低,耦合对准耗时短等多重优点。较佳的,芯片阵列的光电转换面上间隔形成有四个光电转换区,且每个光电转换区和对应的通孔均为圆形。这样,由于每个圆形光电转换区对应一个圆形通孔,一个圆形通孔对应一路光纤,因此,基板上将形成有四个圆形通孔,并行光纤将具有四路光纤,即可以实现四路并行光纤与芯片阵列的耦合对准。较佳的,芯片阵列为VCSEL芯片阵列和PD芯片阵列中的一种,芯片阵列为VCSEL芯片阵列时,光电转换区为VCSEL芯片阵列的发光区;芯片阵列为PD芯片阵列时,光电转换区为PD芯片阵列的感光区。这样,可以实现并行光纤与VCSEL芯片阵列及PD芯片阵列的耦合对准,具体实施时,在接收端通过PD芯片阵列与并行光纤的耦合对准实现光电的转换,在发送端通过VCSEL芯片阵列与并行光纤的耦合对准实现电光的转换。较佳的,通过在芯片阵列和基板上设置对应的焊盘,然后通过高精度芯片焊接机(Diebonder)将芯片阵列的芯片焊盘精确的对准焊接到基板对应的基板焊盘上,即可达到将芯片阵列的光电转换面贴装到基板的一侧,并使每个光电转换区与对应的通孔正对的目的。具体实施时,由于芯片焊接机的精度限制,芯片阵列的若干个光电转换区的圆心与基板上对应的通孔的圆心基本同心,偏差精度控制在微米级(甚至亚微米级)。较佳的,可以采用半导体制作工艺,通过磁控溅射、图形化光刻、干法湿法蚀刻和电镀加厚等工艺,在基板上制作产品所需的金线图形,金线图形中的每条金线一端电连接基板上对应的一基板焊盘,由于每个基板焊盘对应芯片阵列上一芯片焊盘,因此,可实现芯片阵列与电路板上所需连接的其他电子元件的电连接。较佳的,通过在基板与电路板衔接处粘导电胶,或者在基板与电路板衔接处植球焊接;或者在基板与电路板衔接处制备金丝焊球,即可实现基板的电路与电路板的电路的电气连接。较佳的,通孔的内径比裸光纤的外径大2微米到9微米,以便于使祼光纤顺利穿入基板上对应的通孔内,通孔内径过小裸光纤无法顺利穿入,通孔内径过大裸光纤穿入后会导致耦合效率不一致。具体实施时可根据需要耦合的多模并行光纤的纤芯外径及芯片阵列光电转换区(VCSEL芯片阵列的发光区或PD芯片阵列的感光区,在本发明中统称为光电转换区)的直径来具体确定通孔的直径及公差。由于裸光纤易折,可以通过在光纤下方设一个固定块,将光纤与固定块一起用胶固定的方法解决。
附图说明
图1为本发明结构示意图;
图2为本发明另一视角结构示意图;
图3为本发明中芯片阵列结构示意图;
图4a为本发明中基板结构示意图;
图4b为本发明中基板另一视角结构示意图;
图5为本发明中基板与芯片阵列装配结构示意图;
图6为现有技术中并行光纤与芯片阵列耦合示意图。
结合附图,作以下说明:
1——芯片阵列11——光电转换面
12——光电转换区13——芯片焊盘
2——基板21——通孔
22——基板焊盘23——金线图形
3——并行光纤31——光纤
311——裸光纤部4——电路板
41——电路图形5——固定块
6——透镜阵列
具体实施方式
如图1和图2所示,一种芯片阵列与并行光纤耦合对准的组件,包括一芯片阵列1、一基板2、一并行光纤3和一电路板4,所述芯片阵列的光电转换面11上间隔形成有若干个光电转换区12,对应每个光电转换区,所述基板上形成有与所述光电转换区尺寸相匹配的通孔21;所述芯片阵列具有光电转换面的一侧贴装到所述基板的一侧,使每个光电转换区的中心与对应的通孔的中心正对;所述基板定位于所述电路板上,所述芯片阵列与所述电路板上所需连接的其他电子元件电连接;对应每个通孔,所述并行光纤设有一路具有裸光纤部311的光纤31,每路光纤的裸光纤部从背向所述芯片阵列的一侧插置于所述基板上对应的通孔内。基于上述结构,本发明能够简单易行的实现芯片阵列与并行光纤的耦合对准,且对准精度高,耦合效率高,易于实现,适用于各种采用并行光纤技术的产品。相比现有的并行光纤耦合对准方法,本发明芯片阵列与并行光纤耦合对准的组件具有结构简单,制作成本低,耦合对准耗时短等多重优点。
优选的,所述芯片阵列的光电转换面上间隔形成有四个所述光电转换区,且每个光电转换区和对应的通孔均为圆形。这样,由于每个圆形光电转换区对应一个圆形通孔,一个圆形通孔对应一路光纤,因此,基板上将形成有四个圆形通孔,并行光纤将具有四路光纤,即可以实现四路并行光纤与芯片阵列的耦合对准。
优选的,所述芯片阵列为VCSEL芯片阵列和PD芯片阵列中的一种,所述芯片阵列为VCSEL芯片阵列时,所述光电转换区为VCSEL芯片阵列的发光区;所述芯片阵列为PD芯片阵列时,所述光电转换区为PD芯片阵列的感光区。这样,可以实现并行光纤与VCSEL芯片阵列及PD芯片阵列的耦合对准,具体实施时,在接收端通过PD芯片阵列与并行光纤的耦合对准实现光电的转换,在发送端通过VCSEL芯片阵列与并行光纤的耦合对准实现电光的转换。
优选的,所述芯片阵列的光电转换面上间隔形成有若干个芯片焊盘13;对应每个芯片焊盘,所述基板一侧形成有一基板焊盘22,所述芯片阵列的每个芯片焊盘与所述基板上对应的基板焊盘焊接在一起。这样,通过在芯片阵列和基板上设置对应的焊盘,然后通过高精度芯片焊接机(Diebonder)将芯片阵列的芯片焊盘精确的对准焊接到基板对应的基板焊盘上,即可达到将芯片阵列的光电转换面贴装到基板的一侧,并使每个光电转换区与对应的通孔正对的目的。具体实施时,由于芯片焊接机的精度限制,芯片阵列的若干个光电转换区的圆心与基板上对应的通孔的圆心基本同心,偏差精度控制在微米级(甚至亚微米级)。
优选的,所述基板上形成有与所述电路板上所需连接的其他电子元件的电路图形41相对应的金线图形23,所述金线图形与所述电路图形电连接,且所述金线图形与所述芯片阵列电连接。具体实施时,可以采用半导体制作工艺,通过磁控溅射、图形化光刻、干法湿法蚀刻和电镀加厚等工艺,在基板上制作产品所需的金线图形,金线图形中的每条金线一端电连接基板上对应的一基板焊盘,由于每个基板焊盘对应芯片阵列上一芯片焊盘,因此,可实现芯片阵列与电路板上所需连接的其他电子元件的电连接。
优选的,所述基板的材质为单晶硅片和陶瓷板中的一种,所述基板焊盘的材质为金锡合金。
优选的,所述金线图形与所述电路图形电连接的方式为导电胶固定、金锡焊料焊接和金线键合中的一种。具体实施时,通过在基板与电路板衔接处粘导电胶,或者在基板与电路板衔接处金锡植球焊接;或者在基板与电路板衔接处制备金丝焊球,即可实现基板的电路与电路板的电路的电气连接。
优选的,所述通孔的内径比所述裸光纤的外径大2微米到9微米。以便于使祼光纤顺利穿入基板上对应的通孔内,通孔内径过小裸光纤无法顺利穿入,通孔内径过大裸光纤穿入后会导致耦合效率不一致。具体实施时可根据需要耦合的多模并行光纤的纤芯外径及芯片阵列光电转换区(VCSEL芯片阵列的发光区或PD芯片阵列的感光区,在本发明中统称为光电转换区)的直径来具体确定通孔的直径及公差。
优选的,另设有一用于支撑所述并行光纤的固定块5,所述固定块位于所述基板背向所述芯片阵列的一侧,所述并行光纤的每路光纤固设于所述固定块上。由于裸光纤易折,可以通过在光纤下方设一个固定块,将光纤与固定块一起用胶固定的方法解决。
一种芯片阵列与并行光纤耦合对准的组件的制备方法,包括如下步骤:
a)准备一芯片阵列,该芯片阵列的光电转换面上间隔形成有若干个圆形光电转换区,且该芯片阵列的光电转换面上间隔形成有若干个芯片焊盘;
b)准备一电路板,该电路板上形成有所需连接的其他电子元件的电路图形;
c)制备一基板,对应步骤a)中每个光电转换区,在该基板上蚀刻出与光电转换区尺寸相匹配的圆形通孔;对应步骤a)中每个芯片焊盘,制作出基板焊盘;对应步骤b)中的电路图形,在该基板上制作出金线图形;
d)通过高精度芯片焊接机将芯片阵列的芯片焊盘对准焊接到基板上对应的基板焊盘上,使芯片阵列上的每个光电转换区正对基板上对应的通孔,将每个光电转换区的圆心与对应通孔的圆心对准,并将对准偏差精度控制在微米级或亚微米级;
e)将步骤d)形成的芯片阵列和基板的组合体贴装到电路板上,使电路板上的电路图形与基板上对应的金线图形电连接;
f)准备一并行光纤,对应每个通孔,该并行光纤设有一路光纤,将并行光纤的每路光纤剥开外皮露出裸光纤,将裸光纤从背向芯片阵列的一侧插入基板上对应的通孔,再用胶水进行固定;
g)在基板背向芯片阵列的一侧设置一固定块,并将并行光纤的每路光纤用胶固定在该固定块上。
下面以PD芯片阵列与多路并行光纤耦合为例,并结合附图来进一步说明本发明的技术方案:
如图3所示为PD芯片阵列1,PD芯片阵列1的光电转换区(感光区)12的直径为60μm,光电转换区之间的间距为250μm,图中斜杠填充部分是PD芯片阵列的芯片焊盘13,主要用于倒装焊接固定,部分芯片焊盘用于金线键合以达电气接连的目的。
如图4a和4b所示为基板,材料是单晶硅片或陶瓷板(氧化铝,氮化铝,氧化铍等)。采用半导体制作工艺,通过磁控溅射、图形化光刻、干法湿法蚀刻和电镀加厚等工艺,在基板上制作产品所需的金线图形23,并在相关位置上制作出金锡合金的基板焊盘22,以便与PD芯片阵列的芯片焊盘进行焊接固定,同时蚀刻出4个圆形通孔21,便于后续光纤耦合对准。
如图5所示,由高精度芯片焊接机(Diebonder)将PD芯片阵列1的芯片焊盘13精确的对准焊接到PD芯片阵列的基板2对应的基板焊盘22上,焊接后,PD芯片阵列的4个感光区的圆心与基板的四个圆孔基本同心,偏差精度控制在微米级(甚至亚微米级)。
如图1和图2所示,将上述焊接完毕的PD芯片阵列1和基板2的组合体贴装到组件或模块等产品的电路板4上,使PD芯片阵列与电路板上需连接的其他电子元件(如光电芯片等)电气相连。使PD芯片阵列的基板上的金线图形与电路板上的电路图形电气相连的方法有多种:1、基板与电路板衔接处粘导电胶;2、基板与电路板衔接处植球焊接;3、基板与电路板衔接处制备金丝焊球。
如图1和图2所示,只需将四路并行光纤3中的每路光纤31剥开外皮露出裸光纤部,并将裸光纤部并行切割成一样长短(甚至可以将光纤端面进行研磨处理),然后将四路裸光纤部插入PD芯片阵列的基板上的圆形通孔中,再用胶水固定即可自动实现四路并行光纤与PD芯片阵列的耦合对准。由于裸光纤易折,可以在并行光纤下方设一个固定块5,将并行光纤与固定块一起用胶固定的方法解决。
以上实施例是参照附图,对本发明的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更,但不背离本发明的实质的情况下,都落在本发明的保护范围之内。
Claims (9)
1.一种芯片阵列与并行光纤耦合对准的组件,其特征在于:包括一芯片阵列(1)、一基板(2)、一并行光纤(3)和一电路板(4),所述芯片阵列的光电转换面(11)上间隔形成有若干个光电转换区(12),对应每个光电转换区,所述基板上形成有与所述光电转换区尺寸相匹配的通孔(21);所述芯片阵列具有光电转换面的一侧贴装到所述基板的一侧,使每个光电转换区的中心与对应的通孔的中心正对;所述基板定位于所述电路板上,所述芯片阵列与所述电路板上所需连接的其他电子元件电连接;对应每个通孔,所述并行光纤设有一路具有裸光纤部(311)的光纤(31),每路光纤的裸光纤部从背向所述芯片阵列的一侧插置于所述基板上对应的通孔内;所述芯片阵列的光电转换面上间隔形成有若干个芯片焊盘(13);对应每个芯片焊盘,所述基板一侧形成有一基板焊盘(22),所述芯片阵列的每个芯片焊盘与所述基板上对应的基板焊盘通过高精度芯片焊接机对准焊接在一起。
2.根据权利要求1所述的芯片阵列与并行光纤耦合对准的组件,其特征在于:所述芯片阵列的光电转换面上间隔形成有四个所述光电转换区,且每个光电转换区和对应的通孔均为圆形。
3.根据权利要求2所述的芯片阵列与并行光纤耦合对准的组件,其特征在于:所述芯片阵列为VCSEL芯片阵列和PD芯片阵列中的一种,所述芯片阵列为VCSEL芯片阵列时,所述光电转换区为VCSEL芯片阵列的发光区;所述芯片阵列为PD芯片阵列时,所述光电转换区为PD芯片阵列的感光区。
4.根据权利要求1所述的芯片阵列与并行光纤耦合对准的组件,其特征在于:所述基板上形成有与所述电路板上所需连接的其他电子元件的电路图形(41)相对应的金线图形(23),所述金线图形与所述电路图形电连接,且所述金线图形与所述芯片阵列电连接。
5.根据权利要求4所述的芯片阵列与并行光纤耦合对准的组件,其特征在于:所述基板的材质为单晶硅片和陶瓷板中的一种,所述基板焊盘的材质为金锡合金。
6.根据权利要求4所述的芯片阵列与并行光纤耦合对准的组件,其特征在于:所述金线图形与所述电路图形电连接的方式为导电胶固定、金锡焊料焊接和金线键合中的一种。
7.根据权利要求1至6任一项所述的芯片阵列与并行光纤耦合对准的组件,其特征在于:所述通孔的内径比所述裸光纤的外径大2微米到9微米。
8.根据权利要求7所述的芯片阵列与并行光纤耦合对准的组件,其特征在于:另设有一用于支撑所述并行光纤的固定块(5),所述固定块位于所述基板背向所述芯片阵列的一侧,所述并行光纤的每路光纤固设于所述固定块上。
9.一种芯片阵列与并行光纤耦合对准的组件的制备方法,其特征在于:包括如下步骤:
a)准备一芯片阵列,该芯片阵列的光电转换面上间隔形成有若干个圆形光电转换区,且该芯片阵列的光电转换面上间隔形成有若干个芯片焊盘;
b)准备一电路板,该电路板上形成有所需连接的其他电子元件的电路图形;
c)制备一基板,对应步骤a)中每个光电转换区,在该基板上蚀刻出与光电转换区尺寸相匹配的圆形通孔;对应步骤a)中每个芯片焊盘,制作出基板焊盘;对应步骤b)中的电路图形,在该基板上制作出金线图形;
d)通过高精度芯片焊接机将芯片阵列的芯片焊盘对准焊接到基板上对应的基板焊盘上,使芯片阵列上的每个光电转换区正对基板上对应的通孔,将每个光电转换区的圆心与对应通孔的圆心对准,并将对准偏差精度控制在微米级或亚微米级;
e)将步骤d)形成的芯片阵列和基板的组合体贴装到电路板上,使电路板上的电路图形与基板上对应的金线图形电连接;
f)准备一并行光纤,对应每个通孔,该并行光纤设有一路光纤,将并行光纤的每路光纤剥开外皮露出裸光纤,将裸光纤从背向芯片阵列的一侧插入基板上对应的通孔,再用胶水进行固定;
g)在基板背向芯片阵列的一侧设置一固定块,并将并行光纤的每路光纤用胶固定在该固定块上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410150872.6A CN103885143B (zh) | 2014-04-15 | 2014-04-15 | 芯片阵列与并行光纤耦合对准的组件及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410150872.6A CN103885143B (zh) | 2014-04-15 | 2014-04-15 | 芯片阵列与并行光纤耦合对准的组件及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103885143A CN103885143A (zh) | 2014-06-25 |
CN103885143B true CN103885143B (zh) | 2016-06-15 |
Family
ID=50954128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410150872.6A Expired - Fee Related CN103885143B (zh) | 2014-04-15 | 2014-04-15 | 芯片阵列与并行光纤耦合对准的组件及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103885143B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104570240A (zh) * | 2015-01-04 | 2015-04-29 | 武汉耀晟互连科技有限公司 | 并行光纤阵列与光电子芯片耦合组件 |
US20170123159A1 (en) * | 2015-10-28 | 2017-05-04 | Dritan Celo | Alignment system for optical coupling assembly |
CN107968907B (zh) * | 2017-12-13 | 2020-06-02 | 武汉电信器件有限公司 | 一种透镜阵列与pd阵列贴装的装置及方法 |
CN110018711B (zh) * | 2019-04-12 | 2023-05-09 | 南京吉相传感成像技术研究院有限公司 | 一种光电计算阵列及其自对准方法 |
CN111897062B (zh) * | 2020-07-28 | 2022-03-08 | 武汉电信器件有限公司 | 一种光路耦合方法、装置及存储介质 |
CN113176078B (zh) * | 2021-04-29 | 2022-07-08 | 长飞光纤光缆股份有限公司 | 一种光模块用器件的测试方法 |
CN115308850A (zh) * | 2021-05-08 | 2022-11-08 | 鹏鼎控股(深圳)股份有限公司 | 光电复合电路板以及光电复合电路板的制作方法 |
WO2022266786A1 (en) * | 2021-06-21 | 2022-12-29 | Lumentum Operations Llc | Control of solder bond line thickness with squeezed gold bump space |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1530681A (zh) * | 2003-03-14 | 2004-09-22 | 中国科学院半导体研究所 | 垂直腔面发射激光器列阵的并行光发射模块及制作方法 |
CN101382622A (zh) * | 2007-09-05 | 2009-03-11 | 中国科学院微电子研究所 | 光电器件阵列与光纤阵列的无源耦合方法及其组件制备 |
CN102165350A (zh) * | 2008-09-30 | 2011-08-24 | Ytel光子学株式会社 | 光连接装置及方法 |
CN102183829A (zh) * | 2011-05-03 | 2011-09-14 | 苏州旭创科技有限公司 | 用于宽带并行光学的光收发组件 |
TW201142399A (en) * | 2010-05-19 | 2011-12-01 | Hantech Co Ltd | Optical module and fabricating method thereof |
CN103257415A (zh) * | 2013-05-07 | 2013-08-21 | 苏州旭创科技有限公司 | 微型串行scsi宽带高速传输的并行光收发组件 |
CN103345028A (zh) * | 2013-07-11 | 2013-10-09 | 中国科学院半导体研究所 | 一种光纤与光电子器件垂直耦合的方法 |
CN103383481A (zh) * | 2013-07-19 | 2013-11-06 | 武汉博昇光电技术有限公司 | 一种基于标准mt接头的并行光学收发器件及其制作方法 |
CN203324522U (zh) * | 2013-05-13 | 2013-12-04 | 洛合镭信光电科技(上海)有限公司 | 用于高速并行光收发模块的光引擎微封装结构 |
CN203799070U (zh) * | 2014-04-15 | 2014-08-27 | 昆山柯斯美光电有限公司 | 芯片阵列与并行光纤耦合对准的组件 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101296559A (zh) * | 2007-04-29 | 2008-10-29 | 佛山普立华科技有限公司 | 焊盘、具有该焊盘的电路板及电子装置 |
-
2014
- 2014-04-15 CN CN201410150872.6A patent/CN103885143B/zh not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1530681A (zh) * | 2003-03-14 | 2004-09-22 | 中国科学院半导体研究所 | 垂直腔面发射激光器列阵的并行光发射模块及制作方法 |
CN101382622A (zh) * | 2007-09-05 | 2009-03-11 | 中国科学院微电子研究所 | 光电器件阵列与光纤阵列的无源耦合方法及其组件制备 |
CN102165350A (zh) * | 2008-09-30 | 2011-08-24 | Ytel光子学株式会社 | 光连接装置及方法 |
TW201142399A (en) * | 2010-05-19 | 2011-12-01 | Hantech Co Ltd | Optical module and fabricating method thereof |
CN102183829A (zh) * | 2011-05-03 | 2011-09-14 | 苏州旭创科技有限公司 | 用于宽带并行光学的光收发组件 |
CN103257415A (zh) * | 2013-05-07 | 2013-08-21 | 苏州旭创科技有限公司 | 微型串行scsi宽带高速传输的并行光收发组件 |
CN203324522U (zh) * | 2013-05-13 | 2013-12-04 | 洛合镭信光电科技(上海)有限公司 | 用于高速并行光收发模块的光引擎微封装结构 |
CN103345028A (zh) * | 2013-07-11 | 2013-10-09 | 中国科学院半导体研究所 | 一种光纤与光电子器件垂直耦合的方法 |
CN103383481A (zh) * | 2013-07-19 | 2013-11-06 | 武汉博昇光电技术有限公司 | 一种基于标准mt接头的并行光学收发器件及其制作方法 |
CN203799070U (zh) * | 2014-04-15 | 2014-08-27 | 昆山柯斯美光电有限公司 | 芯片阵列与并行光纤耦合对准的组件 |
Also Published As
Publication number | Publication date |
---|---|
CN103885143A (zh) | 2014-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103885143B (zh) | 芯片阵列与并行光纤耦合对准的组件及其制备方法 | |
US11275225B2 (en) | Method and system for an optical coupler for silicon photonics devices | |
US20200264392A1 (en) | Optical module | |
JP4425936B2 (ja) | 光モジュール | |
WO2018036161A1 (zh) | 一种用于光栅耦合的激光器结构及封装方法 | |
US10082633B2 (en) | Wafer-level integrated opto-electronic module | |
US7476037B2 (en) | Apparatus for coupling a fiber optic cable to an optoelectronic device, a system including the apparatus, and a method of forming the same | |
US7255493B2 (en) | Optical semiconductor module and its manufacturing method | |
CN103885140B (zh) | 芯片阵列与并行光纤被动耦合的光组件及其组装方法 | |
CN101872760A (zh) | 光电转换模块 | |
US10205298B2 (en) | Packaging structure for four-channel integrated tunable laser array chip | |
TW201142399A (en) | Optical module and fabricating method thereof | |
CN102169216A (zh) | 用于宽带高速传输的并行光收发组件 | |
CN111566532B (zh) | 用于单模电光模块的表面安装封装 | |
US7146080B2 (en) | Method of connecting an optical element to a PLC | |
JP2007057976A (ja) | 光モジュール | |
CN203799070U (zh) | 芯片阵列与并行光纤耦合对准的组件 | |
CN203811852U (zh) | 芯片阵列与并行光纤被动耦合的光组件 | |
JPS6231136A (ja) | 光半導体素子の評価装置 | |
US20050201668A1 (en) | Method of connecting an optical element at a slope | |
US20130129276A1 (en) | Optical engine assembly and optoelectronic package | |
US20140353529A1 (en) | Optical Receiver Method And Apparatus | |
JP3348122B2 (ja) | 光伝送モジュール及びその製造方法 | |
CN112230315B (zh) | 反射镜组、生长反射镜组的方法、光学器件和光学系统 | |
CN116184583B (zh) | 一种自对准光纤的400g硅光封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160615 |
|
CF01 | Termination of patent right due to non-payment of annual fee |