CN103860204B - 一种应用于四维超声探头的步进电机控制系统 - Google Patents

Abstract

本发明提供了一种应用于四维超声探头的步进电机控制系统，用于提高超声系统对四维超声探头的兼容能力。本发明方案包括：与换能器连接的传动机构、步进电机、驱动器、FPGA芯片和主处理器，主处理器根据细分数生成正弦表，并向FPGA芯片发送正弦表；主处理器根据变速角度、扫描角速度和换能器的步距角生成脉冲间隔表，并向FPGA芯片发送脉冲间隔表；主处理器向FPGA芯片发送扫描角度；FPGA芯片根据扫描角度、正弦表和脉冲间隔表，控制驱动器输出脉冲信号，使得步进电机和传动机构控制换能器转动。通过实施本发明方案，能够利用超声系统中的CPU进行高性能的数据运算，从而为FPGA提供四维超声探头的控制参数，使得超声系统提升对各种四维超声探头的兼容能力。

Description

一种应用于四维超声探头的步进电机控制系统

技术领域

本发明涉及超声诊断技术领域，尤其涉及一种应用于四维超声探头的步进电机控制系统。

背景技术

四维超声探头包括：换能器、电机及传动机构，用于进行空间三维以及时间维的超声扫描。二维超声探头仅能获取二维超声图像，而四维超声探头的电机驱动传动机构使得换能器在一定角度范围内扫描，在换能器的扫描过程中，超声前端控制换能器向人体发射超声波，当超声波到达声阻抗不同的界面时发生反射回波信号，这些反射的回波信号能够反映人体内不均匀组织的分布情况。超声前端接收回波信号后，超声成像系统构建被检测部位的实时三维超声图像，即四维超声图像。为了准确获取四维超声图像，在四维超声探头发射和接收超声波时，必须精准地控制换能器的扫描角速度和扫描角度，步进电机能够满足这一要求。

步进电机区别于其他电机的最大特点是：能够接收脉冲信号并输出相应的角位移或直线位移，因此步进电机是一个执行数模转换的部件。当步进驱动器接收到一个脉冲信号时驱动步进电机按设定的方向转动一个步距角，因此步进电机的转动是一步一步进行的。在四维超声探头中，通过控制脉冲信号的数量来控制扫描角度，从而达到精准控制扫描角度的目的；另外，通过控制脉冲信号的频率来控制转动的角速度和角加速度，从而达到精准控制扫描角速度的目的。这样的增量位置控制方案与传统的直流伺服系统相比，其成本较低，几乎不必进行系统调整；另外，步进电机没有累积误差，因此非常适合应用于四维超声探头。

为了实现步进电机的运动控制，目前国内外普遍采用单片机作为控制系统的微处理器来实现步进电机的扫描角速度、角度控制。但是，单片机控制电路占用端口资源比较多，所需周边元器件也比较多，因此对整体稳定性和可靠性有较大的不利影响。随着大规模集成电路技术的发展，CPLD(ComplexProgrammableLogicDevice，复杂可编程逻辑器件)和FPGA(FieldProgrammableGateArray，现场可编程门阵列)器件在电机控制领域的应用也越来越广泛。使用FPGA能够将大量逻辑功能集成于一个单片IC(IntegratedCircuit，集成电路)中，节省硬件资源，而且能够实现在线编程、擦除，使设计更灵活，可靠程度更高。同时，将FPGA中的EAB(EmbeddedArrayBlock，嵌入式阵列块)用作ROM或RAM，用于存放步进电机细分控制所需的正弦表和运动控制所需的脉冲间隔表，以实现步进电机的细分控制和运动控制，减小步进电机的步距角，提高步进分辨率，从而使运行更加平稳。

在四维超声探头的应用中，换能器须在一定的范围内调整扫描角度和扫描角速度，由于FPGA的计算能力有限，通常的做法是将四维超声探头的扫描角度和扫描角速度参数固化到FPGA内，通过调用特定的指令来执行对应的参数。但FPGA资源有限，因此只能存储有限的扫描角度和扫描角速度参数。当更换四维超声探头时，这些固化的参数可能并不适用于新的四维探头，因此需要调整参数，对控制程序重新进行编程和烧录。

发明内容

为了解决上述问题，本发明提供一种应用于四维超声探头的步进电机控制系统，用于提高超声系统对四维超声探头的兼容能力。通过实施本发明技术方案，能够利用超声系统中的CPU进行高性能的数据运算，从而为FPGA提供四维超声探头的控制参数，使得超声系统提升对各种四维超声探头的兼容能力。

一种应用于四维超声探头的步进电机控制系统，包括：与换能器连接的传动机构，还包括：

步进电机、驱动器、FPGA芯片和主处理器，所述传动机构、所述步进电机、所述驱动器、所述FPGA芯片、所述主处理器依次通信连接；

所述主处理器根据细分数生成正弦表，并向所述FPGA芯片发送所述正弦表，所述正弦表记载一个周期内电流相位的正弦值；

所述主处理器根据变速角度、扫描角速度和换能器的步距角生成脉冲间隔表，并向所述FPGA芯片发送所述脉冲间隔表，所述脉冲间隔表记载换能器加速或减速时脉冲信号的时间间隔；

所述主处理器向所述FPGA芯片发送扫描角度；

所述FPGA芯片根据所述扫描角度、所述正弦表和所述脉冲间隔表，控制所述驱动器输出脉冲信号，使得所述步进电机和所述传动机构控制所述换能器转动。

本发明的有益效果是，利用主处理器计算四维超声探头的步进控制参数，并将控制参数下载到FPGA芯片中，由FPGA芯片执行对换能器的步进控制。通过实施本技术方案，能够有效利用超声系统中主处理器的计算性能优势，以及FPGA芯片的逻辑集成控制性能，二者匹配使用提升了超声系统对四维超声探头的兼容能力。

附图说明

图1为本发明第一实施例的应用于四维超声探头的步进电机控制系统结构图；

图2为本发明第二实施例的系统操作流程图；

图3为本发明实施例的两相电流波形图；

图4为本发明第三实施例的系统操作流程图；

图5为本发明第四实施例的系统操作流程图。

具体实施方式

下面将结合本发明中的说明书附图，对发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供应用于四维超声探头的步进电机控制系统，用于提高超声系统对四维超声探头的兼容能力，通过实施本发明技术方案，能够有效利用超声系统中主处理器的计算性能优势，以及FPGA芯片的逻辑集成控制性能，二者匹配使用提升了超声系统对四维超声探头的兼容能力。以下将对其进行详细说明。

本发明第一实施例将对一种应用于四维超声探头的步进电机控制系统进行详细说明，请参见图1，应用于四维超声探头的步进电机控制系统包括：

与换能器00连接的传动机构01、步进电机02、驱动器03、FPGA芯片04和主处理器05。其中，传动机构01、步进电机02、驱动器03、FPGA芯片04、主处理器05依次通信连接。

优选地，FPGA芯片04与主处理器05之间可以使用RS232接口、USB接口、PCI-E接口或以太网接口进行连接，这里不再赘述。

换能器00，用于收发超声波信号。

传动机构01，用于传动步进电机02的输出位移，使得换能器00转动以实现四维超声扫描。

步进电机02，用于输出步进位移量。

驱动器03，用于输出脉冲信号以驱动步进电机02。

FPGA芯片04，用于控制驱动器03输出脉冲信号。

主处理器05，用于计算并生成控制所述步进电机02的步进控制参数，例如波形表、时间间隔表等。具体地，主处理器05可以为超声系统的上位机或主机，其CPU具有较高的数据运算性能。

在本实施例中，超声系统利用主处理器的计算性能优势，以及FPGA芯片的逻辑集成控制性能，二者匹配使用提升了超声系统对四维超声探头的兼容能力。

本发明第二实施例将对第一实施例所述系统的操作流程进行详细说明。请参见图2，本实施例所述的操作流程具体包括：

201、主处理器根据细分数生成正弦表，并向FPGA芯片发送该正弦表。

以图1所示的系统为例，主处理器05根据步进电机02的细分数生成正弦表，并向FPGA芯片04发送该正弦表。

其中，所述正弦表记载一个周期内电流相位的正弦值。细分驱动技术是为了减弱步进电机的低频振动和提高步进电机的运转精度，其实质是对流过马达内部励磁绕组的电流进行控制，使得绕组合成均匀的圆形旋转磁场。通常采用电流矢量恒幅均匀旋转的细分方法，即流过步进电机马达两相绕组的电流关系满足：

i₁=i_maxsinθ，

i₂=i_maxcosθ。

具体地，由驱动器03采用数字控制振荡器NCO输出正、余弦电压去控制流过步进电机02马达两相绕组的电流。图3为两相电流的波形示意图。当换能器00顺时钟转动时，余弦波形落后正弦波形1/4个周期，而当换能器00逆时钟转动时，余弦波形超前正弦波形1/4个周期。在本实施例中，还需要获取余弦表，余弦表可以直接生成或根据正弦表变换得到，这里不再赘述。

202、主处理器根据变速角度、扫描角速度和换能器的步距角生成脉冲间隔表，并向FPGA芯片发送该脉冲间隔表。

主处理器05根据换能器00非扫描阶段运行的变速角度、扫描阶段运行的扫描角速度和换能器00的步距角生成脉冲间隔表，并向FPGA芯片04发送该脉冲间隔表。

其中，所述脉冲间隔表记载换能器00加速或减速时脉冲信号的时间间隔。换能器00的运行主要分为三个区间：扫描前的加速阶段、扫描时的匀速阶段、扫描后的减速阶段，通过脉冲间隔表记载每两个脉冲信号之间的时间间隔，从而实现速度控制。

203、主处理器向FPGA芯片发送扫描角度。

主处理器05向FPGA芯片04发送设置的换能器00的扫描角度。扫描角度指换能器00匀速扫描时所运行的角度，根据上述描述可知，换能器00的运行角度由两个变速角度和一个扫描角度组成。

204、FPGA芯片根据扫描角度、正弦表和脉冲间隔表，控制驱动器输出脉冲信号，使得步进电机和传动机构控制换能器转动。

FPGA芯片04根据扫描角度、正弦表和脉冲间隔表，利用查表法控制驱动器03向步进电机02输出脉冲信号，使得步进电机02和传动机构01控制换能器00转动。本实施例同时适用于线性四维超声探头和非线性四维超声探头。

在本实施例中，超声系统利用主处理器的计算性能优势，以及FPGA芯片的逻辑集成控制性能，二者匹配使用提升了超声系统对四维超声探头的兼容能力。

本发明第三实施例将对第二实施例所述的操作流程进行补充说明，请参见图4，本实施例所述的操作流程具体包括：

401、主处理器获取四维超声探头的识别码。

在本实施例中，四维超声探头为非线性四维超声探头。优选地，该非线性四维超声探头为线阵四维超声探头。以图1所示的系统为例，在四维超声探头连接超声系统后，主处理器05获取四维超声探头的识别码。

402、主处理器根据该识别码获取四维超声探头的固定参数，所述固定参数至少包括：传动比。

主处理器05根据所述识别码获取所述四维超声探头的固定参数，所述固定参数包括：传动机构01的传动比和非线性的机械参数。根据传动机构01的非线性机构参数能够计算换能器00的扫描角速度与扫描角度之间的关系式，该关系式由传动机构的具体形式确定，这里不再赘述。

403、主处理器根据细分数生成正弦表，并向FPGA芯片发送该正弦表。

主处理器05根据步进电机02的细分数生成正弦表，并向FPGA芯片04发送该正弦表。

其中，所述正弦表记载一个周期内电流相位的正弦值。细分驱动技术要求流过步进电机02马达两相绕组的电流关系满足：

i₁=i_maxsinθ，

i₂=i_maxcosθ。

相电流以两相四拍为一个周期进行控制，相电流每变化一个周期，步进电机02转过4个单位步距角。相电流正弦值的计算式为：y(n)=(2^m-1)*其中m为字长，1为细分数，n=0～41-1。

例如，步进电机02的步距角为1.8度，采用细分数为64，则一个脉冲信号驱动步进电机02转过1.8/64度，在相电流的一个周期内步进电机02转过1.8*4度，共使用4*64=256个脉冲信号。设存储字长为8位，则相电流正弦值的计算式为：

$y\left(n\right)=(2^7-1)*(1+\sin \frac{2\mathrm{n\π}}{256}),$

n=0,1,2......，255。

取整后得到256个8位字长的样本值，形成正弦表。相电流的余弦值可以依据正弦表获取，当换能器00顺时钟转动时，余弦值落后正弦值1/4个周期，而当换能器00逆时钟转动时，余弦值超前正弦值1/4个周期。当运动控制脉冲到来时，FPGA芯片04依次从正弦表中取出正弦值和与之下正交余弦值输出到驱动器03中两路8位的DAC，DAC输出电压信号以控制流过步进电机02的相电流，从而在步进电机02内部形成恒幅均匀旋转磁场。

404、主处理器根据变速角度、扫描角速度和换能器的步距角生成脉冲间隔表，并向FPGA芯片发送该脉冲间隔表。

主处理器05根据换能器00非扫描阶段运行的变速角度、扫描阶段运行的扫描角速度和换能器00的步距角生成脉冲间隔表，并向FPGA芯片04发送该脉冲间隔表。

其中，所述脉冲间隔表记载换能器00加速或减速时脉冲信号的时间间隔。换能器00的运行主要分为三个区间：扫描前的加速阶段、扫描时的匀速阶段、扫描后的减速阶段，通过脉冲间隔表记载每两个脉冲信号之间的时间间隔，从而实现速度控制。

405、主处理器根据扫描角度、扫描角速度、传动机构的机械参数、换能器的步距角和时钟频率生成匀速表，并向FPGA芯片发送该匀速表。

主处理器05根据换能器00的扫描角度、扫描角速度、传动机构01的机械参数、换能器00的步距角和FPGA芯片04的时钟频率生成匀速表，并向FPGA芯片04发送所述匀速表。

其中，匀速表记载换能器00匀速扫描时脉冲信号的时间间隔。由于非线性四维超声探头传动机构01的非线性特性，换能器00匀速扫描时脉冲信号的输出时间间隔并不均匀，因此非线性四维超声探头相比于线性的四维超声探头需要生成额外的时间间隔表，在本实施例中称为匀速表。

406、主处理器向FPGA芯片发送复位指令。

在初始扫描之前，换能器00可能由于机械原因偏离初始位置，从而影响四维超声探头的扫描精度，因此主处理器05可以向FPGA芯片04发送一个复位指令，用于控制换能器00复位。

407、FPGA芯片根据复位指令和复位电流控制步进电机执行复位操作，使得换能器复位。

在本步骤中，FPGA芯片04根据主处理器05发送的复位指令，以及复位电流控制步进电机02执行复位操作，从而使得换能器00复位。在换能器00复位后，四维超声探头就能够随时启动扫描操作。其中，四维超声探头进行一次扫描操作期间，换能器00先加速，再匀速，后减速。

408、主处理器向FPGA芯片发送扫描角度。

主处理器05向FPGA芯片04发送用户设置的换能器00的扫描角度。扫描角度指换能器00匀速扫描时所运行的角度，根据上述描述可知，换能器00的运行角度由两个变速角度和一个扫描角度组成。

409、当换能器加速或减速时，FPGA芯片从正弦表中选择电流相位的正弦值和余弦值，并根据脉冲间隔表的时间间隔控制驱动器向步进电机输出脉冲信号。

四维超声探头启动扫描操作后，当换能器00加速或减速时，FPGA芯片04利用查表法从正弦表中选择相应电流相位的正弦值和余弦值，并根据脉冲间隔表中所记载的时间间隔控制驱动器03向步进电机02输出脉冲信号。

410、当换能器匀速扫描时，FPGA芯片从正弦表中选择电流相位的正弦值和余弦值，并根据匀速表的时间间隔控制驱动器向进步电机输出脉冲信号。

四维超声探头启动扫描操作后，当换能器00匀速扫描时，FPGA芯片04利用查表法从正弦表中选择相应电流相位的正弦值和余弦值，并根据匀速表中所记载的时间间隔控制驱动器03向进步电机02输出脉冲信号，从而使得步进电机02通过传动机构01传动换能器00执行扫描操作。

以上步骤409和步骤410无次序关系，也可交替执行，这里不再赘述。

411、FPGA芯片向主处理器反馈正弦表、脉冲间隔表和匀速表的累加校验值。

优选地，FPGA芯片内建双口RAM进行数据存储，以便同时对RAM进行读写操作。所述双口RAM用于保存正弦表、脉冲间隔表、匀速表和参数表等数据。其中，参数表至少包括：传动比、复位电流、扫描电流、扫描角度、扫描角速度、传动机构01的机械参数、细分数、变速角度、换能器00的步距角、系统的时钟频率。

优选地，FPGA芯片04与主处理器05之间使用RS232接口、USB接口、PCI-E接口或以太网接口进行连接。为了检验主处理器05与FPGA芯片04之间的通信是否正常，FPGA芯片04向主处理器05反馈正弦表、脉冲间隔表和匀速表的，共计3个累加校验值，主处理器05端也计算正弦表、脉冲间隔表和匀速表的累加校验值，并与接收到的累加校验值进行比对。若对比结果显示两端的累加校验值不相同，则累加校验值出错，说明通信过程存在错误；若对比结果显示两端的累加校验值相同，则累加校验值正确，说明通信过程正常。

412、当累加校验值错误时，主处理器重新向FPGA芯片发送正弦表、脉冲间隔表和匀速表。

当累加校验值错误时，主处理器05重新向FPGA芯片04发送正弦表、脉冲间隔表和匀速表，同时通知用户并记载系统事件，直至累加校验值正确；当累加校验值正确时，则不进行重发操作。

在本实施例中，超声系统利用主处理器05的计算性能优势，以及FPGA芯片04的逻辑集成控制性能，二者匹配使用提升了超声系统对四维超声探头的兼容能力。

本发明第四实施例将对第二实施例所述的操作流程进行补充说明，请参见图5，本实施例所述的操作流程具体包括：

501、主处理器获取四维超声探头的识别码。

在本实施例中，四维超声探头为线性四维超声探头。以图1所示的系统为例，在四维超声探头连接超声系统后，主处理器05获取四维超声探头的识别码。

502、主处理器根据该识别码获取四维超声探头的固定参数，所述固定参数至少包括：传动比。

主处理器05根据所述识别码获取所述四维超声探头的固定参数，所述固定参数包括：传动机构01的传动比。换能器00的扫描角速度与扫描角度之间为线性关系。

503、主处理器根据细分数生成正弦表，并向FPGA芯片发送该正弦表。

主处理器05根据步进电机02的细分数生成正弦表，并向FPGA芯片04发送该正弦表。

其中，所述正弦表记载一个周期内电流相位的正弦值。细分驱动技术要求流过步进电机02马达两相绕组的电流满足一定的关系，该关系记载于第三实施例，这里不再赘述。

相电流的余弦值可以依据正弦表获取，当换能器00顺时钟转动时，余弦值落后正弦值1/4个周期，而当换能器00逆时钟转动时，余弦值超前正弦值1/4个周期。当运动控制脉冲到来时，FPGA芯片04依次从正弦表中取出正弦值和与之下正交余弦值输出到驱动器03中两路8位的DAC，DAC输出电压信号以控制流过步进电机02的相电流，从而在步进电机02内部形成恒幅均匀旋转磁场。

504、主处理器根据变速角度、扫描角速度和换能器的步距角生成脉冲间隔表，并向FPGA芯片发送该脉冲间隔表。

主处理器05根据换能器00非扫描阶段运行的变速角度、扫描阶段运行的扫描角速度和换能器00的步距角生成脉冲间隔表，并向FPGA芯片04发送该脉冲间隔表。

其中，所述脉冲间隔表记载换能器00加速或减速时脉冲信号的时间间隔。换能器00的运行主要分为三个区间：扫描前的加速阶段、扫描时的匀速阶段、扫描后的减速阶段，通过脉冲间隔表记载每两个脉冲信号之间的时间间隔，从而实现速度控制。

505、主处理器向FPGA芯片发送复位指令。

在初始扫描之前，换能器00可能由于机械原因偏离初始位置，从而影响四维超声探头的扫描精度，因此主处理器05可以向FPGA芯片04发送一个复位指令，用于控制换能器00复位。

506、FPGA芯片根据复位指令和复位电流控制步进电机执行复位操作，使得换能器复位。

在本步骤中，FPGA芯片04根据主处理器05发送的复位指令，以及复位电流控制步进电机02执行复位操作，从而使得换能器00复位。在换能器00复位后，四维超声探头就能够随时启动扫描操作。其中，四维超声探头进行一次扫描操作期间，换能器00先加速，再匀速，后减速。

507、主处理器向FPGA芯片发送扫描角度。

主处理器05向FPGA芯片04发送用户设置的换能器00的扫描角度。扫描角度指换能器00匀速扫描时所运行的角度，根据上述描述可知，换能器00的运行角度由两个变速角度和一个扫描角度组成。

508、当换能器加速或减速时，FPGA芯片从正弦表中选择电流相位的正弦值和余弦值，并根据脉冲间隔表的时间间隔控制驱动器向步进电机输出脉冲信号。

四维超声探头启动扫描操作后，当换能器00加速或减速时，FPGA芯片04利用查表法从正弦表中选择相应电流相位的正弦值和余弦值，并根据脉冲间隔表中所记载的时间间隔控制驱动器03向步进电机02输出脉冲信号。

509、当换能器匀速扫描时，FPGA芯片从正弦表中选择电流相位的正弦值和余弦值，并根据扫描角度以恒定时间间隔控制驱动器向步进电机输出脉冲信号。

四维超声探头启动扫描操作后，当换能器00匀速扫描时，FPGA芯片04利用查表法从正弦表中选择相应电流相位的正弦值和余弦值，并根据扫描角度以恒定时间间隔控制驱动器03向进步电机02输出脉冲信号，从而使得步进电机02通过传动机构01传动换能器00执行扫描操作。

以上步骤508和步骤509无次序关系，也可交替执行，这里不再赘述。

510、FPGA芯片向主处理器反馈正弦表、脉冲间隔表的累加校验值。

优选地，FPGA芯片内建双口RAM进行数据存储，以便同时对RAM进行读写操作。所述双口RAM用于保存正弦表、脉冲间隔表和参数表等数据。其中，参数表至少包括：传动比、复位电流、扫描电流、扫描角度、扫描角速度、细分数、变速角度、换能器00的步距角、系统的时钟频率。

优选地，FPGA芯片04与主处理器05之间使用RS232接口、USB接口、PCI-E接口或以太网接口进行连接。为了检验主处理器05与FPGA芯片04之间的通信是否正常，FPGA芯片04向主处理器05反馈正弦表、脉冲间隔表的，共计2个累加校验值，主处理器05端也计算正弦表、脉冲间隔表的累加校验值，并与接收到的累加校验值进行比对。若对比结果显示两端的累加校验值不相同，则累加校验值出错，说明通信过程存在错误；若对比结果显示两端的累加校验值相同，则累加校验值正确，说明通信过程正常。

511、当累加校验值错误时，主处理器重新向FPGA芯片发送正弦表、脉冲间隔表。

当累加校验值错误时，主处理器05重新向FPGA芯片04发送正弦表、脉冲间隔表，同时通知用户并记载系统事件，直至累加校验值正确；当累加校验值正确时，则不进行重发操作。

在本实施例中，超声系统利用主处理器05的计算性能优势，以及FPGA芯片04的逻辑集成控制性能，二者匹配使用提升了超声系统对四维超声探头的兼容能力。

以上对本发明实施例所提供的一种应用于四维超声探头的步进电机控制系统进行了详细介绍，但以上实施例的说明只是用于帮助理解本发明的结构及其核心思想，不应理解为对本发明的限制。本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种应用于四维超声探头的步进电机控制系统，包括：与换能器连接的传动机构，步进电机、驱动器、FPGA芯片和主处理器，所述传动机构、所述步进电机、所述驱动器、所述FPGA芯片、所述主处理器依次通信连接；

其特征在于，

所述主处理器根据细分数生成正弦表，并向所述FPGA芯片发送所述正弦表，所述正弦表记载一个周期内电流相位的正弦值；

所述主处理器根据变速角度、扫描角速度和换能器的步距角生成脉冲间隔表，并向所述FPGA芯片发送所述脉冲间隔表，所述脉冲间隔表记载换能器加速或减速时脉冲信号的时间间隔；

所述主处理器向所述FPGA芯片发送扫描角度；

所述FPGA芯片根据所述扫描角度、所述正弦表和所述脉冲间隔表，控制所述驱动器输出脉冲信号，使得所述步进电机和所述传动机构控制所述换能器转动。

2.根据权利要求1所述的系统，其特征在于，当四维超声探头为非线性四维超声探头时，还包括：

所述主处理器根据所述扫描角度、所述扫描角速度、所述传动机构的机械参数、换能器的步距角和时钟频率生成匀速表，并向所述FPGA芯片发送所述匀速表，所述匀速表记载换能器匀速扫描时脉冲信号的时间间隔。

3.根据权利要求2所述的系统，其特征在于，所述FPGA芯片根据所述扫描角度、所述正弦表和所述脉冲间隔表，控制所述驱动器输出脉冲信号包括：

当换能器加速或减速时，所述FPGA芯片从所述正弦表中选择电流相位的正弦值和余弦值，并根据所述脉冲间隔表的时间间隔控制所述驱动器向所述步进电机输出脉冲信号；

当换能器匀速扫描时，所述FPGA芯片从所述正弦表中选择电流相位的正弦值和余弦值，并根据所述匀速表的时间间隔控制所述驱动器向所述进步电机输出脉冲信号，使得所述步进电机传动换能器执行扫描操作。

4.根据权利要求1所述的系统，其特征在于，当四维超声探头为线性四维超声探头时，所述FPGA芯片根据所述扫描角度、所述正弦表和所述脉冲间隔表，控制所述驱动器输出脉冲信号包括：

当换能器加速或减速时，所述FPGA芯片从所述正弦表中选择电流相位的正弦值和余弦值，并根据所述脉冲间隔表的时间间隔控制所述驱动器向所述步进电机输出脉冲信号；

当换能器匀速扫描时，所述FPGA芯片从所述正弦表中选择电流相位的正弦值和余弦值，并根据所述扫描角度以恒定时间间隔控制所述驱动器向所述步进电机输出脉冲信号，使得所述步进电机传动换能器执行扫描操作。

5.根据权利要求2或3所述的系统，其特征在于，还包括：

所述FPGA芯片向所述主处理器反馈所述正弦表、所述脉冲间隔表和所述匀速表的累加校验值；

当所述累加校验值错误时，所述主处理器重新向所述FPGA芯片发送正弦表、脉冲间隔表和匀速表，所述FPGA芯片与所述主处理器之间使用RS232接口、USB接口、PCI-E接口或以太网接口进行连接。

6.根据权利要求1至4任一项所述的系统，其特征在于，还包括：

所述主处理器向所述FPGA芯片发送复位指令；

所述FPGA芯片根据所述复位指令和复位电流控制所述步进电机执行复位操作，使得换能器复位。

7.根据权利要求1至4任一项所述的系统，其特征在于，还包括：

在四维超声探头连接超声系统后，所述主处理器获取所述四维超声探头的识别码；

所述主处理器根据所述识别码获取所述四维超声探头的固定参数，所述固定参数至少包括：传动比。

8.根据权利要求1至4任一项所述的系统，其特征在于，所述FPGA芯片内建双口RAM进行数据存储。

9.根据权利要求8所述的系统，其特征在于，所述FPGA保存参数表，所述参数表包括：传动比、复位电流、扫描电流、扫描角度、扫描角速度、所述传动机构的机械参数、细分数、变速角度、换能器的步距角和时钟频率。

10.根据权利要求2或3所述的系统，其特征在于，所述非线性四维超声探头为线阵四维超声探头。