CN103854979B - 一种超级结外延cmp工艺方法 - Google Patents

一种超级结外延cmp工艺方法 Download PDF

Info

Publication number
CN103854979B
CN103854979B CN201210496251.4A CN201210496251A CN103854979B CN 103854979 B CN103854979 B CN 103854979B CN 201210496251 A CN201210496251 A CN 201210496251A CN 103854979 B CN103854979 B CN 103854979B
Authority
CN
China
Prior art keywords
polysilicon
extension
groove
cmp
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210496251.4A
Other languages
English (en)
Other versions
CN103854979A (zh
Inventor
李刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210496251.4A priority Critical patent/CN103854979B/zh
Publication of CN103854979A publication Critical patent/CN103854979A/zh
Application granted granted Critical
Publication of CN103854979B publication Critical patent/CN103854979B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明公开了一种超级结外延CMP工艺方法，在多晶硅沟槽栅制作后不做回刻，而是直接完成沟槽回刻及沟槽外延生长的工艺，外延生长结束后再做CMP工艺，该步CMP可以同时完成沟槽栅多晶硅及沟槽外延的研磨，并保证两者表面的平坦性，防止外延残留的问题。

Description

一种超级结外延CMP工艺方法
技术领域
本发明涉及半导体制造领域，特别涉及一种超级结双沟槽结构中，改善超级结外延CMP（Chemical Mechanical Planarization:化学机械平坦化）工艺中外延残留的方法。
背景技术
目前超级结双沟槽工艺平台流程中，双沟槽包含栅沟槽和外延沟槽，因此有两步沟槽填充及平坦化的工艺：
1.在栅沟槽中淀积多晶硅，淀积完成后进行回刻；
2.进行外延沟槽的刻蚀，然后淀积外延，外延填充满外延沟槽后进行CMP工艺。
上述的两步沟槽的填充工艺，其流程的缺点是：沟槽栅多晶硅回刻工艺会导致沟槽栅多晶硅上部产生凹陷，如图1中的圈注5所示，图中外延沟槽2位于硅衬底1中，衬底中还具有栅沟槽3，栅沟槽3上方具有由氧化硅层4及氮化硅层7组成的阻挡层。回刻使沟槽栅多晶硅上方依次产生凹陷。回刻后，后续外延生长过程中外延会生长到多晶硅回刻引起的凹陷中（圈注6所示），从而导致后续外延CMP工艺中，凹陷中的外延不容易被磨干净，产生外延残留，进而影响后续工艺过程，产生如图2所示的起皮剥落、颗粒等问题或缺陷。
发明内容
本发明所要解决的技术问题在于提供一种超级结外延CMP工艺方法。
为解决上述问题，本发明所述的超级结外延CMP工艺方法包含如下工艺步骤：
第1步，在硅衬底上进行栅沟槽刻蚀，并淀积一层氧化层；
第2步，栅沟槽内淀积多晶硅；
第3步，表面淀积氧化膜阻挡层；
第4步，光刻及刻蚀打开阻挡层窗口，使硅衬底露出；
第5步，对阻挡层打开区域的硅衬底进行外延沟槽刻蚀；
第6步，去除多晶硅上的氧化膜阻挡层；
第7步，器件表面淀积一层外延，填充满所刻蚀的外延沟槽；
第8步，进行CMP研磨，研磨停留在硅衬底表面的氧化层上。
进一步地，所述第4步中，阻挡层打开分氧化膜阻挡层刻蚀，多晶硅刻蚀以及氧化层刻蚀三步。
进一步地，所述第8步中的CMP研磨采用多晶硅CMP，硅衬底表面的氧化层作为多晶硅CMP工艺的研磨阻挡层。
本发明采用新的工艺流程，沟槽栅多晶硅淀积填充后不做回刻，而是直接完成外延沟槽刻蚀及沟槽外延生长的工艺，外延生长结束后再做CMP工艺，该步CMP可以同时完成沟槽栅多晶硅及沟槽外延的研磨，并保证两者表面的平坦性（不再产生多晶硅回刻中的凹陷现象），防止产生外延残留的问题。
附图说明
图1是传统外延CMP工艺示意图；
图2是传统工艺产生的外延残留导致的工艺缺陷；
图3～10是本发明工艺步骤示意图；
图11是本发明工艺流程图。
附图标记说明
1是硅衬底，2是外延沟槽，3是栅沟槽，4是氧化硅阻挡层，5是凹陷，6是外延残留，7是氮化硅阻挡层；
21是衬底，22是氧化层，23是多晶硅，24是氧化膜阻挡层，25是外延沟槽，26是外延。
具体实施方式
本发明所述的超级结外延CMP工艺方法，包含如下工艺步骤：
第1步，如图3所示，在硅衬底21上进行栅沟槽刻蚀，并淀积一层氧化层22。
第2步，如图4所示，栅沟槽内淀积多晶硅23；淀积完成后沟槽上方的多晶硅23会产生凹陷。
第3步，如图5所示，表面淀积氧化膜阻挡层24。
第4步，如图6所示，光刻及刻蚀打开阻挡层24窗口，使硅衬底21露出；阻挡层打开分三步：氧化膜阻挡层24刻蚀，多晶硅23刻蚀以及氧化层22的刻蚀。
第5步，如图7所示，对阻挡层打开区域的硅衬底21进行外延沟槽刻蚀；形成外延沟槽25。
第6步，如图8所示，去除多晶硅23上的氧化膜阻挡层24。
第7步，如图9所示，器件表面淀积一层外延26，填充满所刻蚀的外延沟槽25。
第8步，如图10所示，进行CMP研磨，研磨停留在硅衬底21表面的氧化层22上，研磨完成。CMP研磨工艺采用的是多晶硅CMP，硅衬底21表面的氧化层22作为多晶硅CMP工艺的研磨阻挡层。
本发明所述的工艺方法，沟槽栅多晶硅生长前的工艺流程不变，与现有工艺流程最大的区别在于沟槽栅多晶硅后先不做多晶硅回刻，而是直接完成后续沟槽刻蚀及沟槽外延生长等工艺。考虑到多晶硅和外延同属硅介质，两者在多晶硅CMP工艺中有几乎相同的研磨速率，因此我们在外延生长结束后再做多晶硅CMP工艺，该步CMP可以同时完成沟槽栅多晶硅及沟槽外延的研磨，并保证两者表面的平坦性，防止产生现有工艺中外延残留的问题。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (1)

1.一种超级结外延CMP工艺方法，其特征在于：包含如下工艺步骤：
第1步，在硅衬底上进行栅沟槽刻蚀，并淀积一层氧化层；
第2步，器件表面淀积多晶硅，多晶硅填充满整个栅沟槽；
第3步，器件表面再淀积氧化膜阻挡层；
第4步，光刻及刻蚀打开阻挡层窗口，使硅衬底露出；阻挡层打开分氧化膜阻挡层刻蚀，多晶硅刻蚀以及氧化层刻蚀三步
第5步，对阻挡层打开区域的硅衬底进行外延沟槽刻蚀；
第6步，去除多晶硅上的氧化膜阻挡层；
第7步，器件表面淀积一层外延，填充满所刻蚀的外延沟槽；
第8步，进行CMP研磨，研磨停留在硅衬底表面的氧化层上；CMP研磨采用多晶硅CMP，硅衬底表面的氧化层作为多晶硅CMP工艺的研磨阻挡层。
CN201210496251.4A 2012-11-28 2012-11-28 一种超级结外延cmp工艺方法 Active CN103854979B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210496251.4A CN103854979B (zh) 2012-11-28 2012-11-28 一种超级结外延cmp工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210496251.4A CN103854979B (zh) 2012-11-28 2012-11-28 一种超级结外延cmp工艺方法

Publications (2)

Publication Number Publication Date
CN103854979A CN103854979A (zh) 2014-06-11
CN103854979B true CN103854979B (zh) 2017-03-29

Family

ID=50862491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210496251.4A Active CN103854979B (zh) 2012-11-28 2012-11-28 一种超级结外延cmp工艺方法

Country Status (1)

Country Link
CN (1) CN103854979B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112992666B (zh) * 2019-12-16 2023-10-03 株洲中车时代半导体有限公司 一种用于沟槽栅igbt结构的cmp工艺方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101556967A (zh) * 2008-04-11 2009-10-14 上海韦尔半导体股份有限公司 功率半导体器件及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7790549B2 (en) * 2008-08-20 2010-09-07 Alpha & Omega Semiconductor, Ltd Configurations and methods for manufacturing charge balanced devices
EP2109879A4 (en) * 2007-01-09 2011-05-18 Maxpower Semiconductor Inc SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101556967A (zh) * 2008-04-11 2009-10-14 上海韦尔半导体股份有限公司 功率半导体器件及其制造方法

Also Published As

Publication number Publication date
CN103854979A (zh) 2014-06-11

Similar Documents

Publication Publication Date Title
CN103065959B (zh) 一种减小硅刻蚀负载效应的方法
CN102820227B (zh) 一种深沟槽超级pn结的形成方法
CN103943549B (zh) 一种浅沟槽氧化物空洞和浮栅极多晶硅凹点的消除方法
CN102543714A (zh) 提高打开多晶栅顶化学机械平坦化工艺均匀性的方法
CN103000534B (zh) 沟槽式p型金属氧化物半导体功率晶体管制造方法
CN103094087B (zh) 刻蚀沟槽多晶硅栅的方法
CN105118775A (zh) 屏蔽栅晶体管形成方法
CN103854979B (zh) 一种超级结外延cmp工艺方法
CN103794548B (zh) 局域互连结构的形成方法
CN102243995B (zh) 高压工艺中不同厚度栅氧的集成方法
CN104465728B (zh) 分离栅功率器件的栅极结构及工艺方法
CN104934429B (zh) 一种闪存器件及其制备方法
CN110391184B (zh) 第零层层间膜的制造方法
CN105206512A (zh) 改进多重图形化掩膜层的方法
CN110379705A (zh) 第零层层间膜的制造方法
CN103035486B (zh) 同时填充及平坦化不同尺寸深沟槽的方法
CN102437047A (zh) 一种sti结构cmp方法以及sti结构制作方法
WO2015149670A1 (zh) Nor闪存的制造方法
CN103066093B (zh) 一种用深槽隔离制造影像传感器的方法及影像传感器结构
CN102623339A (zh) 改善双层栅mos结构的中间氧化层厚度均匀性的方法
WO2019007346A1 (zh) 具有沟槽内渐变厚度的场板结构的半导体器件的制造方法
CN108573862A (zh) 半导体结构及其形成方法
CN106783859A (zh) 一种浮栅生成方法、闪存浮栅生成方法及闪存制造方法
CN102024751B (zh) 一种tft有源矩阵的新型制造方法
CN103000519B (zh) 去除超级结高压器件外延沉积过程中产生的硅脊的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant