CN103843275B - 比特流的处理设备、处理方法和通信系统 - Google Patents
比特流的处理设备、处理方法和通信系统 Download PDFInfo
- Publication number
- CN103843275B CN103843275B CN201380002682.3A CN201380002682A CN103843275B CN 103843275 B CN103843275 B CN 103843275B CN 201380002682 A CN201380002682 A CN 201380002682A CN 103843275 B CN103843275 B CN 103843275B
- Authority
- CN
- China
- Prior art keywords
- bit stream
- group
- subcarrier
- bit
- coding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
- H04L1/04—Arrangements for detecting or preventing errors in the information received by diversity reception using frequency diversity
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
本发明提供一种比特流的处理设备、处理方法和通信系统。处理设备包括：编码模块，用于对比特流进行FEC编码，得到编码后的比特流；映射模块，用于将来自编码模块的比特流中的第一组比特流按顺序映射到多个载波中的第一子载波上,将来自编码模块的比特流中与第一组比特流相邻的第二组比特流按逆序映射到多个载波中的第二子载波上，其中，多个载波中的每个子载波对应来自编码模块的比特流中的一组比特流。实施本发明能够降低误码率，提高有效编码增益。
Description
技术领域
本发明涉及信息传输技术领域，具体涉及一种比特流的处理设备，还涉及一种比特流的处理方法和通信系统。
背景技术
通信系统的多载波调制（Multi-carrier Modulation）是指将数据流分为多个并行的子数据流，从而使子数据流具有低得多的传输比特速率，再将这些子数据流调制到多个载波上。
多载波调制技术包括OFDM（Orthogonal Frequency Division Multiplex，正交频分复用）技术、Wavelet OFDM（小波正交频分复用）技术或滤波器组多载波（Filter BankMulticarrier）等，而OFDM技术是使用得最广泛的多载波调制技术。OFDM技术中，将载波分成若干正交子载波，将数据流转换成多个并行的子数据流，再将子数据流调制到每个子载波上进行传输。由于子载波之间保持正交，可以减少子信道之间的ICI（Inter CarrierInterference，载波间干扰）。子数据流的调制方式通常包括QAM（Quadrature AmplitudeModulation，正交调幅）、PSK（Phase Shift Keying，移相键控）等，时频域转换则一般通过快速傅里叶变换或逆变换（FFT/IFFT）实现。
在OFDM技术中，通常会在子载波传输前进行FEC（Forward Error Correction，前向纠错）编码，使得一旦传输发生差错时，接收端可以发现错误乃至纠正错误。
现有技术的通信系统中，数据传输速率的不断增大，对传输过程中的误码率提出了更高的要求，而误码率又直接影响FEC编码的有效编码增益，因此降低数据传输的误码率成为亟待解决的问题。
发明内容
本发明实施例提供一种比特流的处理设备、处理方法和通信系统，能够降低误码率，提高有效编码增益。
本发明实施例第一方面提供一种比特流的处理设备，所述处理设备包括：编码模块，用于对比特流进行FEC编码，得到编码后的比特流；映射模块，用于将来自所述编码模块的比特流中的第一组比特流按顺序映射到多个载波中的第一子载波上,将来自所述编码模块的比特流中与所述第一组比特流相邻的第二组比特流按逆序映射到所述多个载波中的第二子载波上，其中，所述多个载波中的每个子载波对应来自所述编码模块的比特流中的一组比特流。
结合第一方面，在第一方面的第一种可能的实现方式中，所述编码模块进行所述FEC编码时以第一数量的比特作为编码单元进行编码，其中所述第一数量大于2。
结合第一方面的第一种可能的实现方式，在第一方面的第二种可能的实现方式中，所述编码模块进行所述FEC编码时所采用的FEC编码类型为里德所罗门RS码或BCH码。
结合第一方面或其第一种到第二种中任一种可能的实现方式，在第一方面的第三种可能的实现方式中，所述映射模块包括：排序单元，用于将所述第二组比特流按逆序进行排序；映射单元，用于将所述第一组比特流和所述按逆序排序后的第二组比特流分别映射到所述第一子载波和所述第二子载波上。
结合第一方面或其第一种到第三种中任一种可能的实现方式，在第一方面的第四种可能的实现方式中，所述映射模块具体用于交替使用顺序和逆序的方式将来自所述编码模块的比特流中的连续的多组比特流映射到相应的多组子载波中。
结合第一方面的第四种可能的实现方式，在第一方面的第五种可能的实现方式中，所述处理设备还包括：星座模块，用于对所述映射后的子载波进行星座映射，得到星座符号；发送模块，用于调制并发送来自所述星座模块的星座符号。
结合第一方面或其第一种到第五种中任一种可能的实现方式，在第一方面的第六种可能的实现方式中，所述来自所述编码模块的比特流为所述编码后的比特流；或者，所述来自所述编码模块的比特流为所述编码后的比特流经过交织后所得到的比特流，其中，交织是以第二数量的比特为粒度进行的。
本发明实施例第二方面提供一种比特流的处理设备，所述处理设备包括：解映射模块，用于从多个载波中的第一子载波上按顺序解映射出比特流中的第一组比特流，从所述多个载波中的第二子载波上按逆序解映射出所述比特流中与所述第一组比特流相邻的第二组比特流，其中，所述第一组比特流按顺序映射在所述第一子载波上，所述第二组比特流按逆序映射在所述第二子载波上，所述多个载波中的每个子载波对应所述比特流中的一组比特流；解码模块，用于对来自所述解映射模块的比特流进行FEC解码，得到解码后的比特流。
结合第二方面，在第二方面的第一种可能的实现方式中，所述解码模块进行所述FEC解码时以第一数量的比特作为解码单元进行解码，其中所述第一数量大于2。
结合第二方面的第一种可能的实现方式，在第二方面的第二种可能的实现方式中，所述解码模块进行所述FEC解码时所采用的FEC解码类型为里德所罗门RS码或BCH码。
结合第二方面或其第一种到第二种中任一种可能的实现方式，在第二方面的第三种可能的实现方式中，所述解映射模块包括：解映射单元，用于从多个载波中的第一子载波上解映射出比特流中的第一组比特流，从所述多个载波中的第二子载波上解映射出所述比特流中与第一组比特流相邻的第二组比特流；排序单元，用于将来自所述解映射单元的所述第二组比特流按顺序进行排序。
结合第二方面或其第一种到第三种中任一种可能的实现方式，在第二方面的第四种可能的实现方式中，所述解映射模块具体用于从多个载波中的多组子载波上交替使用顺序和逆序的方式解映射出所述比特流中的连续的多组比特流。
结合第二方面的第四种可能的实现方式，在第二方面的第五种可能的实现方式中，所述处理设备还包括：接收模块，用于接收并解调星座符号；星座模块，用于对来自所述接收模块的星座符号进行星座解映射，得到多个载波，并将所述多个载波输出到所述解映射模块。
结合第二方面或其第一种到第五种中任一种可能的实现方式，在第二方面的第六种可能的实现方式中，所述来自所述解映射模块的比特流为所述解映射后的比特流；或者，所述来自所述解映射模块的比特流为所述解映射后的比特流经过解交织后所得到的比特流，其中，解交织是以第二数量的比特为粒度进行的。
本发明实施例第三方面提供一种比特流的处理方法，所述处理方法包括：对比特流进行FEC编码，得到编码后的比特流；将所述编码后的比特流中的第一组比特流按顺序映射到多个载波中的第一子载波上，将所述编码后的比特流中与所述第一组比特流相邻的第二组比特流按逆序映射到所述多个载波中的第二子载波上，其中，所述多个载波中的每个子载波对应来自所述编码后的比特流中的一组比特流。
结合第三方面，在第三方面的第一种可能的实现方式中，进行所述FEC编码时以第一数量的比特作为编码单元进行编码，其中所述第一数量大于2。
结合第三方面，在第三方面的第二种可能的实现方式中，所述将所述编码后的比特流中的第一组比特流按顺序映射到多个载波中的第一子载波上，将所述编码后的比特流中与所述第一组比特流相邻的第二组比特流按逆序映射到所述多个载波中的第二子载波上的步骤包括：将所述编码后的比特流中与第一组比特流相邻的第二组比特流按逆序进行排序；将所述第一组比特流和所述按逆序排序后的第二组比特流分别映射到多个载波中的第一子载波和第二子载波上。
结合第三方面或其第一种至第二种中任一种可能的实现方式，在第三方面的第三种可能的实现方式中，所述将所述编码后的比特流中的第一组比特流按顺序映射到多个载波中的第一子载波上，将所述编码后的比特流中与所述第一组比特流相邻的第二组比特流按逆序映射到所述多个载波中的第二子载波上的步骤具体为：交替使用顺序和逆序的方式将所述编码后的比特流中的连续的多组比特流映射到多个载波中相应的多组子载波中。
本发明实施例第四方面提供一种比特流的处理方法，所述处理方法包括：从多个载波中的第一子载波上按顺序解映射出比特流中的第一组比特流，从所述多个载波中的第二子载波上按逆序解映射出所述比特流中与所述第一组比特流相邻的第二组比特流，其中，所述第一组比特流按顺序映射在所述第一子载波上，所述第二组比特流按逆序映射在所述第二子载波上，所述多个载波中的每个子载波对应所述比特流中的一组比特流；对所述解映射后的比特流进行FEC解码，得到解码后的比特流。
结合第四方面，在第四方面的第一种可能的实现方式中，进行所述FEC解码时以第一数量的比特作为解码单元进行解码，其中所述第一数量大于2。
结合第四方面，在第四方面的第二种可能的实现方式中，所述从多个载波中的第一子载波上按顺序解映射出比特流中的第一组比特流，从所述多个载波中的第二子载波上按逆序解映射出所述比特流中与所述第一组比特流相邻的第二组比特流的步骤包括：从多个载波中的第一子载波上解映射出比特流中的第一组比特流，从所述多个载波中的第二子载波上解映射出所述比特流中与第一组比特流相邻的第二组比特流；将所述解映射后的第二组比特流按逆序进行排序。
结合第四方面或其第一种到第二种中任一种可能的实现方式，在第四方面的第三种可能的实现方式中，所述从多个载波中的第一子载波上按顺序解映射出比特流中的第一组比特流，从所述多个载波中的第二子载波上按逆序解映射出所述比特流中与所述第一组比特流相邻的第二组比特流的步骤具体为：从多个载波中的多组子载波上交替使用顺序和逆序的方式解映射出所述比特流中的连续的多组比特流。
本发明实施例第五方面提供一种通信系统，所述通信系统包括发送设备和接收设备，其中，所述发送设备包括：编码模块，用于对比特流进行前向纠错FEC编码，得到编码后的比特流；映射模块，用于将来自所述编码模块的比特流中的第一组比特流按顺序映射到多个载波中的第一子载波上,将来自所述编码模块的比特流中与所述第一组比特流相邻的第二组比特流按逆序映射到所述多个载波中的第二子载波上，其中，所述多个载波中的每个子载波对应来自所述编码模块的比特流中的一组比特流；发送模块，用于调制并发送来自所述映射模块的子载波；所述接收设备包括：接收模块，用于接收并解调来自所述发送模块的多个载波中的一组子载波；解映射模块，用于从来自所述接收模块的多个载波中的第一子载波上按顺序解映射出比特流中的第一组比特流，从来自所述接收模块的多个载波中的第二子载波上按逆序解映射出所述比特流中与所述第一组比特流相邻的第二组比特流；解码模块，用于对来自所述解映射模块的比特流进行FEC解码，得到解码后的比特流。
结合第五方面，在第五方面的第一种可能的实现方式中，所述编码模块进行所述FEC编码时以第一数量的比特作为编码单元进行编码；所述解码模块进行所述FEC解码时以所述第一数量的比特作为解码单元进行编码，其中所述第一数量大于2。
结合第五方面或其第一种可能的实现方式，在第五方面的第二种可能的实现方式中，所述映射模块具体用于交替使用顺序和逆序的方式将来自所述编码模块的比特流中的连续的多组比特流映射到相应的多组子载波中；所述解映射模块具体用于从来自所述接收模块的多个载波中的多组子载波上交替使用顺序和逆序的方式解映射出所述比特流中的连续的多组比特流。
本发明实施例的比特流的处理设备、处理方法和通信系统中，在进行FEC编码后的比特流映射到多个载波中的子载波时，将比特流中的第一组比特流按顺序映射到第一子载波上，将与第一组比特流相邻的第二组比特流按逆序映射到第二子载波上，由于顺序和逆序互为相反，第一组比特流中高误码率的比特位和第二组比特流中高误码率的比特位将彼此邻接，如果子载波在传输时发生差错，相邻两组比特流中高误码率的比特位将集中在一个编码单元中，使得更少的编码单元出错，需要纠错的解码单元也更少，从而能够降低误码率，提高有效编码增益。
附图说明
图1是本发明比特流的处理设备第一实施例的结构示意图；
图2A是图1中的映射模块映射比特流后与字节的对应关系示意图；
图2B是现有技术中比特流经过映射后与字节的对应关系示意图；
图3是图1中的映射模块映射多组比特流的信息示意图；
图4是图1中映射模块一实施例的结构示意图；
图5是图4中映射模块一种应用场景的示意图；
图6是图5中映射模块另一种应用场景的示意图；
图7是本发明比特流的处理设备第二实施例的结构示意图；
图8是图7中解映射模块一实施例的结构示意图；
图9是本发明比特流的处理方法第一实施例的流程示意图；
图10是本发明映射比特流的具体流程示意图；
图11是本发明比特流的处理方法第二实施例的流程示意图；
图12是本发明对比特流进行解映射的具体流程示意图；
图13是本发明比特流的处理设备第三实施例的结构示意图；
图14是本发明比特流的处理设备第四实施例的结构示意图；
图15是本发明通信系统一实施例的结构示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、接口、技术之类的具体细节，以便透彻理解本发明。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
本文中描述的技术可用于各种通信系统，例如当前2G（2nd-generation，第三代移动通信技术），3G（3rd-generation，第三代移动通信技术）通信系统和下一代通信系统，例如全球移动通信系统（GSM，Global System for Mobile communications），码分多址（CDMA，Code Division Multiple Access）系统，时分多址（TDMA，Time Division MultipleAccess）系统，宽带码分多址（WCDMA，Wideband Code Division Multiple AccessWireless），频分多址（FDMA，Frequency Division Multiple Addressing）系统，正交频分多址（OFDMA，Orthogonal Frequency-Division Multiple Access）系统，单载波FDMA（SC-FDMA）系统，通用分组无线业务（GPRS，General Packet Radio Service）系统，长期演进（LTE，Long Term Evolution）系统，以及其他此类通信系统。
另外，本文中术语“系统”和“网络”在本文中常被可互换使用。本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
请参阅图1，是本发明比特流的处理设备第一实施例的结构示意图。本实施例的处理设备包括编码模块11和映射模块13，可选的，还可包括交织模块12、星座模块14和发送模块15，当然进一步还可以包括其它模块。
编码模块11用于对比特流进行FEC编码，得到编码后的比特流。其中，进行FEC编码后，原始的比特流中加入了冗余比特（也称为校验比特），并且冗余比特和原始的比特流之间存在特定的对应关系。当编码后的比特流需要解码时，通过特定的对应关系可以检测并纠正错误。可选地，编码模块11进行FEC编码时以第一数量的比特作为编码单元进行编码，其中第一数量大于2。编码模块11进行FEC编码时所采用的FEC编码类型可以为RS（need-solomon，里德所罗门）码或BCH码。
在实际应用中，RS码有限域2m，每个编码单元都包含有m个比特的信息，m大于2。RS码可以很好地纠正通信系统中的突发错误。因为RS码的纠错能力与RS码的错误符号数有关，而与单个符号中错误比特数的多少关系不大。因此，RS码中一个符号中无论有多少个比特发生错误，只要在RS码的纠错能力范围内，对其纠错的实现，影响不大。用同样的多载波承载数据时，总体来说，可能产生的错误比特数是相对固定的，如果把错误比特集中起来，会使得某些符号中的错误比特数增加，而另外一些符号中错误比特数减少，有些符号由存在错误比特变为不存在错误比特，所以从总体上讲，集中错误比特能减少了错误符号总数，从而降低了需要纠错的总的符号数，降低了通信系统对纠错的要求。在通信系统纠错能力确定的情况下，将错误比特集中起来能一定程度上减低误码率。
值得注意的是，在其它一些实施例中，编码模块11进行FEC编码时所采用的FEC编码类型还可以为Hamming码等分组码（Block Codes），也可以为TPC（Turbo Product Code，Turbo乘积码）、LDPC（Low Density Parity Check Code，低密度奇偶校验码）等卷积码（Convolutional Codes），在此不作限定。这些编码类型并不针对编码单元中出错的比特，而只针对该编码单元，也就是说，不论编码单元中多少个比特出错，都只认为该编码单元出错。
交织模块12用于对来自编码模块11的比特流进行交织。其中，交织是以一定数量的比特为粒度进行的。其中，进行交织后，进行FEC编码后的比特流将重新排序，使得通信系统中可能出现的突发错误变为随机错误。
映射模块13用于将经过交织后所得到的比特流中的第一组比特流按顺序映射到多个载波中的第一子载波上,将经过交织后所得到的比特流中与第一组比特流相邻的第二组比特流按逆序映射到多个载波中的第二子载波上，其中，多个载波中的每个子载波对应来自编码模块11的比特流中的一组比特流。
其中，本发明的发明人在长期的研发中发现，在OFDM技术中，子数据流是采用固定不变的顺序映射到子载波上。由于子数据流实际是比特流，比特流分为多组，每一组均是按照从低比特位到高比特位或者从高比特位到低比特位的固定顺序映射到相应的子载波上，当子载波在传输中发生差错时，子载波上的比特流从低比特位到高比特位的误码率呈单调性分布，即低比特位的数据具有比高比特位的数据更高的误码率或者高比特位的数据具有比低比特位的数据更高的误码率。接收端进行FEC解码时，通常是以1个字节（8个比特）为解码单元进行解码，当子载波在传输中发生差错时，误码率高的比特位将分散在不同的字节中，接收端则需要对每个出错字节进行纠错，当出错的字节数量很多时，误码率将提高，接收端的有效编码增益也会降低。以DSL（Digital Subscriber Line，数字用户线）通信系统为例，在AWGN（Additive White Gaussian Noise，加性高斯白噪声）的下，每个子载波内的比特呈现规律性的误码率分布情况，对b=14（16384QAM对应的星座图上的星座点进行测试和仿真，并对其14个比特分别进行误码率统计，各个子载波承载的比特误码率呈现出单调的特性（递增或递减），结果如表1所示：
表1星座点的仿真结果
| 比特 | 错误次数 | 比重（误码率） |
| 0 | 210798 | 0.2586 |
| 1 | 210322 | 0.2580 |
| 2 | 104143 | 0.1278 |
| 3 | 104458 | 0.1282 |
| 4 | 50877 | 0.0624 |
| 5 | 51161 | 0.0628 |
| 6 | 24316 | 0.0298 |
| 7 | 24565 | 0.0301 |
| 8 | 11146 | 0.0137 |
| 9 | 11260 | 0.0138 |
| 10 | 4569 | 0.0056 |
| 11 | 4573 | 0.0056 |
| 12 | 1425 | 0.0017 |
| 13 | 1495 | 0.0018 |
从表1中可知，最低两比特（0,1）的出错概率占到所有出错次数51.6%,大于所有出错次数的一半。而最高两比特（12,13）的出错概率只占到所有出错次数的0.4%,其编码增益远远高于其它比特。
在本实施例中，第一组比特流和第二组比特流相邻，是指第一组比特流和第二组比特流的物理和逻辑位置相邻，举例来说，在进行映射之前，第一组比特流为交织后的比特流中第一比特位到第七比特位的比特，第二组比特流为交织后的比特流中第八比特位到第十六比特位的比特，则第七比特位的比特和第八比特位的比特是相邻的。并且，第一组比特流和第二组比特流包含的比特数量也可不同，如前所述，第一组比特流包含七个比特，而第二组比特流包含九个比特。在进行映射之后，第一子载波上第一组比特流的排序为第一比特位到第七比特位的升序，而第二子载波上第二组比特流的排序为第十六比特位到第八比特位的降序，则第七比特位的比特和第十六比特位的比特是相邻的。请结合参阅图2A和图2B，图2A是图1中的映射模块映射比特流后与字节的对应关系示意图，图2B是现有技术中比特流经过映射后与字节的对应关系示意图。其中，FEC编码以一个字节（八个比特）作为编码单元，第一组比特流和第二组比特流中的高比特位的比特具有高误码率。如图2A所示，第一组比特流高误码率的第七比特位的比特和第二组比特流中高误码率的第十六比特位的比特刚好处于一个字节中，从而只有一个字节出错，如图2B所示，现有技术采用固定的升序进行映射，第一组比特流的第七比特位的比特位于第一个字节中，而第二组比特流的第十六比特位的比特位于第二个字节中，从而两个字节都包含具有高误码率的比特，因此两个字节都将出错。可见，现有技术出错的字节数增加了，误码率升高了。
进一步地，多个载波中的第一子载波和第二子载波应当为逻辑位置相邻的子载波，在此基础上，可以为物理位置相邻。也就是说，第一子载波和第二子载波，应当在编码顺序上相邻，使得前述的第一组比特流的第七比特位的比特与第二组比特流的第十六比特位的比特在逻辑上相邻。
在本实施例中，可选地，映射模块11具体用于交替使用顺序和逆序的方式将经过交织后所得到的比特流中的连续的多组比特流映射到相应的多组子载波中。其中，相应地，交织后的比特流除了包括第一组比特流和第二组比特流以外，还可包括第三组比特流、第四组比特流等，其在本技术领域人员容易理解的范围内，不一一细述。同时，多个子载波中除了包括第一子载波和第二子载波以外，还可包括第三子载波、第四子载波等。那么，第一组比特流按顺序映射到第一子载波上，第二组比特流按逆序映射到第二子载波上，第三组比特流按顺序映射到第一子载波上，第四组比特流按逆序映射到第四子载波上，其它的各组比特流均采用这种方式交替采用顺序和逆序映射到相应的子载波上。映射完成后的比特流如图3所示，其中，横坐标表示比特流的分组顺序，纵坐标表示一组比特流具有的比特数，柱形表示一组比特流，图中的箭头表示一组比特流的排序方向。由图可知，相邻两组比特流的排序方向相反。
需要注意的是，在本实施例中，不仅顺序和逆序互为相反，而且顺序可以是一组比特流中低比特位到高比特位的升序，也可以是与该升序相反的降序。
星座模块14用于对映射后的子载波进行星座映射，得到星座符号。其中，每一个子载波经过星座映射后，对应星座图上的一个星座点，而一个星座点用一个星座符号表示。星座映射可以提高通信系统的抗干扰能力。
发送模块15用于调制并发送来自星座模块14的星座符号。
在更多实施例中，处理设备可以只包括编码模块11和映射模块13，编码模块11用于对比特流进行FEC编码，得到编码后的比特流。映射模块13将来自编码模块11的比特流中的第一组比特流按顺序映射到多个载波中的第一子载波上,将来自编码模块11的比特流中与第一组比特流相邻的第二组比特流按逆序映射到多个载波中的第二子载波上，其中，多个载波中的每个子载波对应来自编码模块11的比特流中的一组比特流。也就是说，来自编码模块11的比特流为编码后的比特流，该编码后的比特流无需经过交织。映射模块11映射后，可由其它单独的发送设备将来自映射模块11的比特流发送至其它设备。
本发明实施例的比特流的处理设备中，在进行FEC编码后的比特流映射到多个载波中的子载波时，将比特流中的第一组比特流按顺序映射到第一子载波上，将与第一组比特流相邻的第二组比特流按逆序映射到第二子载波上，由于顺序和逆序互为相反，第一组比特流中高误码率的比特位和第二组比特流中高误码率的比特位将彼此邻接，并集中于FEC编码的一个字节中，从而相较于现有技术出错的字节更少，在解码时需要纠错的字节数因此减少，从而能够降低误码率，提高有效编码增益。
请结合参阅图4，是图1中映射模块一实施例的结构示意图。本实施例的映射模块13包括排序单元131和映射单元132。
排序单元131用于将第二组比特流按逆序进行排序。其中，排序单元131在获取到比特流后，可以根据每个子载波能够承载的比特数将比特流划分为多组，每一组比特流对应一个子载波。排序单元131将第一组比特流的初始排序作为顺序，那么第一组比特流的初始排序保持不变，不需进行排序，而将第二组比特流的初始排序进行逆序排序，例如，第一组比特流的排序为从高比特位到低比特位，而第二组比特流的排序为从低比特位到高比特位。
映射单元132用于将第一组比特流和按逆序排序后的第二组比特流分别映射到第一子载波和第二子载波上。其中，映射单元132排序后的第一组比特流中的各比特依次映射到第一子载波上，然后将第二组比特流中的各比特依次映射到第二子载波上。
下面将详细介绍映射模块13的具体应用场景：
请参阅图5，是图4中映射模块一种应用场景的示意图。在本应用场景中，排序单元131根据比特表（b1,b2,b3,…,bn）确认多个载波中的一组子载波能够承载的比特数，其中，bn表示第n个子载波能够承载的比特数。则第n组比特流的比特数也为bn。
排序单元131从比特流中获取第一组比特流（u1,u2,…,ub1），其中，u1表示第一比特位的比特，ub1表示第b1比特位的比特。排序单元131对第一组比特流（u1,u2,…,ub1）进行顺序排序，排序后第一组比特流（u1,u2,…,ub1）变为（ub1,ub1-1,…,u1）；再从比特流中获取第二组比特流（ub1+1,ub1+2,…,ub1+b2），其中，ub1+1表示第1比特位的比特，ub1+b2表示第b2比特位的比特，排序单元131保持第二组比特流（ub1+1,ub1+2,…,ub1+b2）的顺序不变。
映射单元132将排序后的第一组比特流（ub1,ub1-1,…,u1）映射到第一子载波上，映射后的第一组比特流变为（vb1-1,vb1,…,v0），其中，vb1-1对应u1，v0对应ub1。将第二组比特流（ub1+1,ub1+2,…,ub1+b2）映射到第二子载波上。映射后的第二组比特流变为（w0,w1,…,wb2-1），其中，w0对应ub1+1，wb2-1对应ub1+b2。第一子载波上的比特v0和第二子载波上的比特w0相邻，比特v0和比特w0均为高比特位或低比特位的比特。排序单元131和映射单元132采用同样的方式对第三组比特流和第四组比特流以及其它各组比特流进行排序和映射。
请参阅图6，是图5中映射模块另一种应用场景的示意图。在本应用场景中，排序单元131仍然根据比特表（b1,b2,b3,…,bn）确认多个载波中的一组子载波能够承载的比特数，其中，bn表示第n个子载波能够承载的比特数。则第n组比特流的比特数也为bn。与前一应用场景不同之处在于，排序单元131在对各组比特流进行排序的过程中进行TCM（TrellisCoded Modulation，网格编码调制）编码。
排序单元131从比特流中获取一组比特流（u1,u2,…,ub1-2,ub1-1,ub1,ub1+1,ub1+2,…,ub1+b2-2,ub1+b2-1），将其中的3比特（ub1-1,ub1,ub1+1）进行TCM编码，具体过程为，将ub1-1在以k3表示，ub1和ub1+1采用卷积编码处理，得到3个比特（k0,k1,k2），根据4个比特（k0,k1,k2,k3）得到比特（w0,w1,v0,v1），其中，v0=k3，v1=k1⊕k3，w0=k2⊕k3，w1=k0⊕k1⊕k2⊕k3。
则原先的比特流（u1,u2,…,ub1-2,ub1-1,ub1,ub1+1,ub1+2,…,ub1+b2-2,ub1+b2-1）将变为（v0,v1,…,vb1-1,w0,w1,…,wb2-1），从其中获取第一组比特流（v0,v1,…,vb1-1）以及从其中获取第二组比特流（w0,w1,…,wb2-1），将第一组比特流（v0,v1,…,vb1-1）进行顺序排序后变为（vb1-1,vb1-2,…,v2,v1,v0）,第二组比特流（w0,w1,…,wb2-1）的排序保持不变。。
映射单元132将排序后的第一组比特流（vb1-1,vb1-2,…,v2,v1,v0）映射到第一子载波上。将第二组比特流（w0,w1,w2,…,wb2-2,wb2-1）映射到第二子载波上。第一子载波上的比特v0和第二子载波上的比特w0相邻，比特v0和比特w0均为高比特位或低比特位的比特。排序单元131和映射单元132采用同样的方式对第三组比特流和第四组比特流以及其它各组比特流进行排序和映射。
在上述两种应用场景中，排序单元131可保持第一组比特流的排序不变，而对第二组比特流进行重新排序。
在更多实施例中，映射模块13并不包括排序单元131，也就是说，映射模块13并不对第一组比特流和第二组比特流交替采用顺序和逆序进行排序，而通过映射单元132交替采用相反的映射顺序将没有经过排序的第一组比特流和第二组比特流分别映射到第一子载波和第二子载波上，也能达到与前述实施例同样的效果，此处不作详述。
请参阅图7，是本发明比特流的处理设备第二实施例的结构示意图。本实施例的处理设备包括解映射模块23、和解码模块25，可选地，还可包括接收模块21、星座模块22和解交织模块24，当然进一步还可以包括其它模块。
接收模块21用于接收并解调星座符号。
星座模块22用于对来自接收模块21的星座符号进行星座解映射，得到多个载波，并将多个载波输出到解映射模块23。其中，一个星座符号对应星座图上的一个星座点，而一个星座点对应一个子载波。通过星座解映射，可以根据星座符号获得多个载波中的一组子载波。
解映射模块23用于从多个载波中的第一子载波上按顺序解映射出比特流中的第一组比特流，从多个载波中的第二子载波上按逆序解映射出比特流中与第一组比特流相邻的第二组比特流，其中，第一组比特流按顺序映射在第一子载波上，第二组比特流按逆序映射在第二子载波上，多个载波中的每个子载波对应比特流中的一组比特流。
其中，第一组比特流和第二组比特流相邻，是指第一组比特流和第二组比特流的物理和逻辑位置相邻。举例来说，第一组比特流为待解映射的比特流中第一比特位到第七比特位的比特，第二组比特流为待解映射的比特流中第八比特位到第十六比特位的比特，在进行解映射之前，第一子载波上第一组比特流的排序为第一比特位到第七比特位的升序，而第二子载波上第二组比特流的排序为第十六比特位到第八比特位的降序，第七比特位的比特和第十六比特位的比特是相邻的。在进行解映射之后，第一子载波上第一组比特流的排序为第一比特位到第七比特位的降序，而第二子载波上第二组比特流的排序为第八比特位到第十六比特位的升序，从而解映射出的两组比特流的排序为原始排序，即从低比特位到高比特位。
进一步地，多个载波中的第一子载波和第二子载波应当为逻辑位置相邻的子载波，在此基础上，可以为物理位置相邻。也就是说，第一子载波和第二子载波，应当在编码顺序上相邻，使得在解映射之前，前述的第一组比特流的第七比特位的比特与第二组比特流的第十六比特位的比特在逻辑上相邻。
在本实施例中，可选地，解映射模块23具体用于从多个载波中的多组子载波上交替使用顺序和逆序的方式解映射出比特流中的连续的多组比特流。其中，相应地，比特流除了包括第一组比特流和第二组比特流以外，还可包括第三组比特流、第四组比特流等，其在本技术领域人员容易理解的范围内，不一一细述。同时，多个子载波中除了包括第一子载波和第二子载波以外，还可包括第三子载波、第四子载波等。那么，第一组比特流按顺序解映射，第二组比特流按逆序解映射，第三组比特流按顺序解映射，第四组比特流按逆序解映射，其它的各组比特流均采用这种方式交替采用顺序和逆序解映射。
需要注意的是，在本实施例中，不仅顺序和逆序互为相反，而且顺序可以是一组比特流中低比特位到高比特位的升序，也可以是与该升序相反的降序。
解交织模块24用于来自解映射模块23的比特流进行解交织。其中，进行解交织后，可以使解映射后的比特流按照初始顺序排序。
解码模块25用于对来自解映射模块24的比特流进行FEC解码，得到解码后的比特流。其中，进行FEC编码后，可以纠正解映射后的比特流中的错误并去除其中的冗余比特，得到有用的比特信息。优选地，解码模块25进行FEC解码时以一定数量的比特作为解码单元进行解码，其中第一数量大于2。解码模块25进行FEC解码时所采用的FEC解码类型可以为RS码或BCH码。
值得注意的是，在其它一些实施例中，解码模块25进行FEC解码时所采用的FEC解码类型还可以为Hamming码等分组码，也可以为Turbo乘积码、LDPC等卷积码，在此不作限定。这些解码类型并不针对解码单元中出错的比特，而只针对该解码单元，也就是说，不论解码单元中多少个比特出错，都只认为该解码单元出错。
在解映射之后，如果FEC解码以一个字节作为解码单元，由于第一组比特流和第二组比特流中误码率高的比特位上的比特相邻，误码率低的比特位上的比特相邻，第一组比特流和第二组比特流出错的比特将集中在一个字节中，从而能减少错误字节的数量。
在更多实施例中，处理设备可以只包括解映射模块23和解码模块25，解映射模块23用于从多个载波中的第一子载波上按顺序解映射出比特流中的第一组比特流，从多个载波中的第二子载波上按逆序解映射出比特流中与第一组比特流相邻的第二组比特流，其中，第一组比特流按顺序映射在第一子载波上，第二组比特流按逆序映射在第二子载波上，多个载波中的每个子载波对应比特流中的一组比特流。解码模块25用于对来自解映射模块23的比特流进行FEC解码，得到解码后的比特流。也就是说，来自解映射模块23的比特流为解映射后的比特流，即解映射后的比特流直接经解码模块25解码，无需经过解交织。解映射模块23映射前，可由其它单独的接收设备接收子载波并将比特流发送至解映射模块23。
本发明实施例的比特流的处理设备中，比特流中的第一组比特流按顺序映射在第一子载波上，与第一组比特流相邻的第二组比特流按逆序映射在第二子载波上，第一组比特流和第二组比特流中高误码率的比特相邻，而解映射第一组比特流和第二组比特流时，第一组比特流按顺序解映射，第二组比特流按逆序解映射，由于顺序和逆序互为相反，相邻两组比特流上高误码率的比特仍然相邻，从而在进行FEC解码时，出错的比特集中于FEC解码的一个解码单元中，需要纠错的字节数减少，能够降低误码率，提高有效解码增益。
请结合参阅图8，是图7中解映射模块一实施例的结构示意图。本实施例的解映射模块23包括解映射单元231和排序单元232。
解映射单元231用于从多个载波中的第一子载波上解映射出比特流中的第一组比特流，从多个载波中的第二子载波上解映射出比特流中与第一组比特流相邻的第二组比特流。其中，解映射单元231获取到的一组子载波中，每个子载波上承载一组比特流。解映射前，第一组比特流为顺序排序第二组比特流为逆序排序。解映射后，第一组比特流仍然为顺序排序第二组比特流仍然为逆序排序。
排序单元232用于将来自解映射单元231的第二组比特流按逆序进行排序。其中，经过排序后，第一组比特流和第二组比特流均为顺序排序。
在更多实施例中，解映射模块23并不包括排序单元232，也就是说，解映射模块23并不对第一组比特流和第二组比特流交替采用顺序和逆序进行排序，而通过解映射单元231交替采用相反的解映射顺序从第一子载波和第二子载波上解映射出第一组子载波和第二组子载波，也能达到与前述实施例同样的效果，此处不作详述。
请参阅图9，是本发明比特流的处理方法第一实施例的流程示意图。比特流的处理方法包括以下步骤：
S31：对比特流进行FEC编码，得到编码后的比特流。
其中，进行FEC编码后，原始的比特流中加入了冗余比特，并且冗余比特和原始的比特流之间存在特定的对应关系。当编码后的比特流需要解码时，通过特定的对应关系可以检测并纠正错误。优选地，进行FEC编码时以第一数量的比特作为编码单元进行编码，其中第一数量大于2。进行FEC编码时所采用的FEC编码类型可以为RS码或BCH码。
值得注意的是，在其它一些实施例中，进行FEC编码时所采用的FEC编码类型还可以为Hamming码等分组码，也可以为Turbo乘积码、LDPC等卷积码，在此不作限定。这些编码类型并不针对编码单元中出错的比特，而只针对该编码单元，也就是说，不论编码单元中多少个比特出错，都只认为该编码单元出错。
S32：将编码后的比特流中的第一组比特流按顺序映射到多个载波中的第一子载波上，将编码后的比特流中与第一组比特流相邻的第二组比特流按逆序映射到多个载波中的第二子载波上，其中，多个载波中的每个子载波对应来自编码后的比特流中的一组比特流。
其中，第一组比特流和第二组比特流相邻，是指第一组比特流和第二组比特流的物理和逻辑位置相邻，举例来说，在进行映射之前，第一组比特流为交织后的比特流中第一比特位到第七比特位的比特，第二组比特流为交织后的比特流中第八比特位到第十六比特位的比特，则第七比特位的比特和第八比特位的比特是相邻的。并且，第一组比特流和第二组比特流包含的比特数量也可不同，如前所述，第一组比特流包含七个比特，而第二组比特流包含九个比特。在进行映射之后，第一子载波上第一组比特流的排序为第一比特位到第七比特位的升序，而第二子载波上第二组比特流的排序为第十六比特位到第八比特位的降序，则第七比特位的比特和第十六比特位的比特是相邻的。
进一步地，多个载波中的第一子载波和第二子载波应当为逻辑位置相邻的子载波，在此基础上，可以为物理位置相邻。也就是说，第一子载波和第二子载波，应当在编码顺序上相邻，使得前述的第一组比特流的第七比特位的比特与第二组比特流的第十六比特位的比特在逻辑上相邻。
在本实施例中，可选地，步骤S32具体为：交替使用顺序和逆序的方式将所述编码后的比特流中的连续的多组比特流映射到多个载波中相应的多组子载波中。其中，相应地，交织后的比特流除了包括第一组比特流和第二组比特流以外，还可包括第三组比特流、第四组比特流等，其在本技术领域人员容易理解的范围内，不一一细述。同时，多个子载波中除了包括第一子载波和第二子载波以外，还可包括第三子载波、第四子载波等。那么，第一组比特流按顺序映射到第一子载波上，第二组比特流按逆序映射到第二子载波上，第三组比特流按顺序映射到第一子载波上，第四组比特流按逆序映射到第四子载波上，其它的各组比特流均采用这种方式交替采用顺序和逆序映射到相应的子载波上。
需要注意的是，在本实施例中，不仅顺序和逆序互为相反，而且顺序可以是一组比特流中低比特位到高比特位的升序，也可以是与该升序相反的降序。
在其它实施例中，步骤S32之后，处理方法还包括：对映射后的子载波进行星座映射，得到星座符号；调制并发送星座符号。其中，每一个子载波经过星座映射后，对应星座图上的一个星座点，而一个星座点用一个星座符号表示。星座映射可以提高通信系统的抗干扰能力。
本发明实施例的比特流的处理方法中，在进行FEC编码后的比特流映射到多个载波中的子载波时，将比特流中的第一组比特流按顺序映射到第一子载波上，将与第一组比特流相邻的第二组比特流按逆序映射到第二子载波上，由于顺序和逆序互为相反，第一组比特流中高误码率的比特位和第二组比特流中高误码率的比特位将彼此邻接，并集中于FEC编码的一个编码单元中，从而相较于现有技术出错的字节更少，在解码时需要纠错的字节数因此减少，从而能够降低误码率，提高有效编码增益。
请结合参阅图10，是本发明映射比特流的具体流程示意图。步骤S32包括：
S321：将编码后的比特流中与第一组比特流相邻的第二组比特流按逆序进行排序。
其中，在获取到编码后的比特流后，可以根据每个子载波能够承载的比特数将比特流划分为多组，每一组比特流对应一个子载波。将第一组比特流的初始排序作为顺序，那么第一组比特流的初始排序保持不变，不需进行排序，而将第二组比特流的初始排序进行逆序排序。，例如，第一组比特流的排序为从高比特位到低比特位，而第二组比特流的排序为从低比特位到高比特位。
S322：将第一组比特流和按逆序排序后的第二组比特流分别映射到多个载波中的第一子载波和第二子载波上。
其中，排序后的第一组比特流中的各比特依次映射到第一子载波上，然后将第二组比特流中的各比特依次映射到第二子载波上。
请参阅图11，是本发明比特流的处理方法第二实施例的流程示意图。比特流的处理方法包括以下步骤：
S41：从多个载波中的第一子载波上按顺序解映射出比特流中的第一组比特流，从多个载波中的第二子载波上按逆序解映射出比特流中与第一组比特流相邻的第二组比特流，其中，第一组比特流按顺序映射在第一子载波上，第二组比特流按逆序映射在第二子载波上，多个载波中的每个子载波对应比特流中的一组比特流。
其中，第一组比特流和第二组比特流相邻，是指第一组比特流和第二组比特流的物理和逻辑位置相邻。举例来说，第一组比特流为待解映射的比特流中第一比特位到第七比特位的比特，第二组比特流为待解映射的比特流中第八比特位到第十六比特位的比特，在进行解映射之前，第一子载波上第一组比特流的排序为第一比特位到第七比特位的升序，而第二子载波上第二组比特流的排序为第十六比特位到第八比特位的降序，第七比特位的比特和第十六比特位的比特是相邻的。在进行解映射之后，第一子载波上第一组比特流的排序为第一比特位到第七比特位的降序，而第二子载波上第二组比特流的排序为第八比特位到第十六比特位的升序，从而解映射出的两组比特流的排序为原始排序，即从低比特位到高比特位。
进一步地，多个载波中的第一子载波和第二子载波应当为逻辑位置相邻的子载波，在此基础上，可以为物理位置相邻。也就是说，第一子载波和第二子载波，应当在编码顺序上相邻，使得在解映射之前，前述的第一组比特流的第七比特位的比特与第二组比特流的第十六比特位的比特在逻辑上相邻。
在本实施例中，可选地，步骤S41具体为：从多个载波中的多组子载波上交替使用顺序和逆序的方式解映射出所述比特流中的连续的多组比特流。其中，相应地，比特流除了包括第一组比特流和第二组比特流以外，还可包括第三组比特流、第四组比特流等，其在本技术领域人员容易理解的范围内，不一一细述。同时，多个子载波中除了包括第一子载波和第二子载波以外，还可包括第三子载波、第四子载波等。那么，第一组比特流按顺序解映射，第二组比特流按逆序解映射，第三组比特流按顺序解映射，第四组比特流按逆序解映射，其它的各组比特流均采用这种方式交替采用顺序和逆序解映射。
需要注意的是，在本实施例中，不仅顺序和逆序互为相反，而且顺序可以是一组比特流中低比特位到高比特位的升序，也可以是与该升序相反的降序。
S42：对解映射后的比特流进行FEC解码，得到解码后的比特流。
其中，进行FEC编码后，可以纠正解映射后的比特流中的错误并去除其中的冗余比特，得到有用的比特信息。优选地，进行FEC解码时以一定数量的比特作为解码单元进行解码，其中第一数量大于2。进行FEC解码时所采用的FEC解码类型可以为RS码或BCH码。
值得注意的是，在其它一些实施例中，进行FEC解码时所采用的FEC解码类型还可以为Hamming码等分组码，也可以为Turbo乘积码、LDPC等卷积码，在此不作限定。这些解码类型并不针对解码单元中出错的比特，而只针对该解码单元，也就是说，不论解码单元中多少个比特出错，都只认为该解码单元出错。
在解映射之后，如果FEC解码以一个字节作为解码单元，由于第一组比特流和第二组比特流中误码率高的比特位上的比特相邻，误码率低的比特位上的比特相邻，第一组比特流和第二组比特流出错的比特将集中在一个字节中，从而能减少错误字节的数量。
本发明实施例的比特流的处理方法中，比特流中的第一组比特流按顺序映射在第一子载波上，与第一组比特流相邻的第二组比特流按逆序映射在第二子载波上，第一组比特流和第二组比特流中高误码率的比特相邻，而解映射第一组比特流和第二组比特流时，第一组比特流按顺序解映射，第二组比特流按逆序解映射，由于顺序和逆序互为相反，相邻两组比特流上高误码率的比特仍然相邻，从而在进行FEC解码时，出错的比特集中于FEC解码的一个解码单元中，需要纠错的字节数减少，能够降低误码率，提高有效解码增益。
请结合参阅图12，是本发明对比特流进行解映射的具体流程示意图。步骤S41包括：
S411：从多个载波中的第一子载波上解映射出比特流中的第一组比特流，从多个载波中的第二子载波上解映射出比特流中与第一组比特流相邻的第二组比特流。
其中，获取到的一组子载波中，每个子载波上承载一组比特流。解映射前，第一组比特流为顺序排序第二组比特流为逆序排序。解映射后，第一组比特流仍然为顺序排序第二组比特流仍然为逆序排序。
S412：将解映射后的第二组比特流按逆序进行排序。
其中，经过排序后，第一组比特流和第二组比特流均为顺序排序。
请参阅图13，是本发明比特流的处理设备第三实施例的结构示意图。处理设备包括处理器（processer）51、存储器（memory）52、总线53以及通信接口（communicationinterface）54。其中，处理器51，存储器52和通信接口54通过总线53相互连接。通信接口54用于与后续设备（图未示）连接。
总线53可以是外设部件互连标准（英文：Peripheral Component Interconnect，缩写：PCI）总线或扩展工业标准结构（英文：Extended Industry Standard Architecture，缩写：EISA）总线等。所述总线可以分为地址总线、数据总线、控制总线等。为便于表示，图13中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
存储器52用于存放程序。具体地，程序可以包括程序代码，所述程序代码包括计算机操作指令。存储器52可能包含高速随机存取存储器（英文：random-access memory，缩写：RAM）存储器，也可能还包括非易失性存储器（英文：non-volatile memory，缩写：NVM），例如至少一个磁盘存储器。
处理器51可能是一个中央处理器（英文：central processing unit，缩写：CPU）。
处理器51执行存储器52所存放的程序，用于实现本发明实施例提供的比特流的处理方法，包括：
对比特流进行FEC编码，得到编码后的比特流；
将编码后的比特流中的第一组比特流按顺序映射到多个载波中的第一子载波上，将编码后的比特流中与第一组比特流相邻的第二组比特流按逆序映射到多个载波中的第二子载波上，其中，多个载波中的每个子载波对应来自编码后的比特流中的一组比特流。
可选地，进行FEC编码时以第一数量的比特作为编码单元进行编码，其中第一数量大于2。
可选地，映射的过程具体包括：将编码后的比特流中与第一组比特流相邻的第二组比特流按逆序进行排序；将第一组比特流和按逆序排序后的第二组比特流分别映射到多个载波中的第一子载波和第二子载波上。
可选的，映射的过程具体为：交替使用顺序和逆序的方式将编码后的比特流中的连续的多组比特流映射到多个载波中相应的多组子载波中。
处理器51的具体实现过程请参照前述实施例的比特流的处理设备和处理方法，此处不再赘述。
本实施例的处理器51、存储器52、总线53以及通信接口54可以集成或固化于硬件中，该硬件可以是一块芯片，例如FPGA（Field-Programmable Gate Array，现场可编程门阵列）、AISC（Application Specific Integrated Circuit，专用集成电路）、DSP（DigitalSignal Process，数字信号处理）、ARM（Advanced RISC Machines，高级精简指令系统集计算机）等芯片。
请参阅图14，是本发明比特流的处理设备第四实施例的结构示意图。处理设备包括处理器（processer）61、存储器（memory）62、总线63以及通信接口（communicationinterface）64。其中，处理器61，存储器62和通信接口64通过总线63相互连接。通信接口64用于与后续设备（图未示）连接。
总线63可以是外设部件互连标准（英文：Peripheral Component Interconnect，缩写：PCI）总线或扩展工业标准结构（英文：Extended Industry Standard Architecture，缩写：EISA）总线等。所述总线可以分为地址总线、数据总线、控制总线等。为便于表示，图14中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
存储器62用于存放程序。具体地，程序可以包括程序代码，所述程序代码包括计算机操作指令。存储器62可能包含高速随机存取存储器（英文：random-access memory，缩写：RAM）存储器，也可能还包括非易失性存储器（英文：non-volatile memory，缩写：NVM），例如至少一个磁盘存储器。
处理器61可能是一个中央处理器（英文：central processing unit，缩写：CPU）。
处理器61执行存储器62所存放的程序，用于实现本发明实施例提供的比特流的处理方法，包括：
从多个载波中的第一子载波上按顺序解映射出比特流中的第一组比特流，从多个载波中的第二子载波上按逆序解映射出比特流中与第一组比特流相邻的第二组比特流，其中，第一组比特流按顺序映射在第一子载波上，第二组比特流按逆序映射在第二子载波上，多个载波中的每个子载波对应比特流中的一组比特流；
对解映射后的比特流进行FEC解码，得到解码后的比特流。
可选地，进行FEC解码时以第一数量的比特作为解码单元进行解码，其中第一数量大于2。
可选的，解映射的过程具体包括：从多个载波中的第一子载波上解映射出比特流中的第一组比特流，从多个载波中的第二子载波上解映射出比特流中与第一组比特流相邻的第二组比特流；将解映射后的第二组比特流按逆序进行排序。
可选地，解映射的过程具体为：从多个载波中的多组子载波上交替使用顺序和逆序的方式解映射出比特流中的连续的多组比特流。
处理器61的具体实现过程请参照前述实施例的比特流的处理设备和处理方法，此处不再赘述。
本实施例的处理器61、存储器62、总线63以及通信接口64可以集成或固化于硬件中，该硬件可以是一块芯片，例如FPGA（Field-Programmable Gate Array，现场可编程门阵列）、AISC（ApplicationSpecific Integrated Circuit，专用集成电路）、DSP（DigitalSignal Process，数字信号处理）、ARM（Advanced RISC Machines，高级精简指令系统集计算机）等芯片。
请参见图15，是本发明通信系统一实施例的结构示意图。通信系统包括发送设备和接收设备，发送设备包括编码模块71、映射模块72和发送模块73，接收设备包括接收模块81、解映射模块82和解码模块83。
编码模块71用于对比特流进行FEC编码，得到编码后的比特流。
映射模块72用于将来自编码模块71的比特流中的第一组比特流按顺序映射到多个载波中的第一子载波上,将来自编码模块71的比特流中与第一组比特流相邻的第二组比特流按逆序映射到多个载波中的第二子载波上，其中，多个载波中的每个子载波对应来自编码模块71的比特流中的一组比特流。
发送模块73用于调制并发送来自映射模块72的子载波。
接收模块81用于接收并解调来自发送模块73的多个载波中的一组子载波。
解映射模块82用于从来自接收模块81的多个载波中的第一子载波上按顺序解映射出比特流中的第一组比特流，从来自接收模块81的多个载波中的第二子载波上按逆序解映射出比特流中与第一组比特流相邻的第二组比特流。
解码模块83用于对来自解映射模块82的比特流进行FEC解码，得到解码后的比特流。
其中，本实施例的编码模块71、映射模块72、解映射模块82和解码模块83请参见前面任实施例所述的比特流的处理设备和处理方法，在本领域技术人员容易结合理解的范围内，在此不作赘述。
通过上述方式，本发明的比特流的处理设备、处理方法和通信系统，在进行FEC编码后的比特流映射到多个载波中的子载波时，将比特流中的第一组比特流按顺序映射到第一子载波上，将与第一组比特流相邻的第二组比特流按逆序映射到第二子载波上，在进行FEC解码前解映射子载波时，从第一子载波上按逆序解映射出第一组比特流，从第二子载波上按顺序解映射出所述比特流中与所述第一组比特流相邻的第二组比特流，由于顺序和逆序互为相反，第一组比特流中高误码率的比特位和第二组比特流中高误码率的比特位在编码后和解码前都将彼此邻接，如果子载波在传输时发生差错，高误码率的比特位将集中于FEC编/解码的一个编/解码单元中，从而相较于现有技术出错的编/解码单元更少，在解码时需要纠错的解码单元数量因此减少，从而能够降低传输过程中的误码率，提高有效编解码增益。
在本发明所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，管理服务器，或者网络设备等）或处理器执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（英文：read-only memory，缩写：ROM）、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (25)
1.一种基于OFDM技术的比特流的处理设备，其特征在于，所述处理设备包括：
编码模块，用于对比特流进行前向纠错FEC编码，得到编码后的比特流；
映射模块，用于将来自所述编码模块的比特流中的第一组比特流按顺序映射到多个载波中的第一子载波上,将来自所述编码模块的比特流中与所述第一组比特流相邻的第二组比特流按逆序映射到所述多个载波中的第二子载波上，其中，所述多个载波中的每个子载波对应来自所述编码模块的比特流中的一组比特流。
2.根据权利要求1所述的处理设备，其特征在于，所述编码模块进行所述FEC编码时以第一数量的比特作为编码单元进行编码，其中所述第一数量大于2。
3.根据权利要求2所述的处理设备，其特征在于，所述编码模块进行所述FEC编码时所采用的FEC编码类型为里德所罗门RS码或BCH码。
4.根据权利要求1至3任一项所述的处理设备，其特征在于，所述映射模块包括：
排序单元，用于将所述第二组比特流按逆序进行排序；
映射单元，用于将所述第一组比特流和所述按逆序排序后的第二组比特流分别映射到所述第一子载波和所述第二子载波上。
5.根据权利要求1至3任一项所述的处理设备，其特征在于，所述映射模块具体用于交替使用顺序和逆序的方式将来自所述编码模块的比特流中的连续的多组比特流映射到相应的多组子载波中。
6.根据权利要求5所述的处理设备，其特征在于，所述处理设备还包括：
星座模块，用于对所述映射后的子载波进行星座映射，得到星座符号；
发送模块，用于调制并发送来自所述星座模块的星座符号。
7.根据权利要求1至3任一项所述的处理设备，其特征在于：
所述来自所述编码模块的比特流为所述编码后的比特流；
或者，所述来自所述编码模块的比特流为所述编码后的比特流经过交织后所得到的比特流，其中，交织是以第二数量的比特为粒度进行的。
8.一种基于OFDM技术的比特流的处理设备，其特征在于，所述处理设备包括：
解映射模块，用于从多个载波中的第一子载波上按顺序解映射出比特流中的第一组比特流，从所述多个载波中的第二子载波上按逆序解映射出所述比特流中与所述第一组比特流相邻的第二组比特流，其中，所述第一组比特流按顺序映射在所述第一子载波上，所述第二组比特流按逆序映射在所述第二子载波上，所述多个载波中的每个子载波对应所述比特流中的一组比特流；
解码模块，用于对来自所述解映射模块的比特流进行前向纠错FEC解码，得到解码后的比特流。
9.根据权利要求8所述的处理设备，其特征在于，所述解码模块进行所述FEC解码时以第一数量的比特作为解码单元进行解码，其中所述第一数量大于2。
10.根据权利要求9所述的处理设备，其特征在于，所述解码模块进行所述FEC解码时所采用的FEC解码类型为里德所罗门RS码或BCH码。
11.根据权利要求8至10任一项所述的处理设备，其特征在于，所述解映射模块包括：
解映射单元，用于从多个载波中的第一子载波上解映射出比特流中的第一组比特流，从所述多个载波中的第二子载波上解映射出所述比特流中与第一组比特流相邻的第二组比特流；
排序单元，用于将来自所述解映射单元的所述第二组比特流按逆序进行排序。
12.根据权利要求8至10任一项所述的处理设备，其特征在于，所述解映射模块具体用于从多个载波中的多组子载波上交替使用顺序和逆序的方式解映射出所述比特流中的连续的多组比特流。
13.根据权利要求10所述的处理设备，其特征在于，所述处理设备还包括：
接收模块，用于接收并解调星座符号；
星座模块，用于对来自所述接收模块的星座符号进行星座解映射，得到多个载波，并将所述多个载波输出到所述解映射模块。
14.根据权利要求8至10任一项所述的处理设备，其特征在于，所述来自所述解映射模块的比特流为所述解映射后的比特流；
或者，所述来自所述解映射模块的比特流为所述解映射后的比特流经过解交织后所得到的比特流，其中，解交织是以第二数量的比特为粒度进行的。
15.一种基于OFDM技术的比特流的处理方法，其特征在于，所述处理方法包括：
对比特流进行前向纠错FEC编码，得到编码后的比特流；
将所述编码后的比特流中的第一组比特流按顺序映射到多个载波中的第一子载波上，将所述编码后的比特流中与所述第一组比特流相邻的第二组比特流按逆序映射到所述多个载波中的第二子载波上，其中，所述多个载波中的每个子载波对应来自所述编码后的比特流中的一组比特流。
16.根据权利要求15所述的处理方法，其特征在于，进行所述FEC编码时以第一数量的比特作为编码单元进行编码，其中所述第一数量大于2。
17.根据权利要求15所述的处理方法，其特征在于，所述将所述编码后的比特流中的第一组比特流按顺序映射到多个载波中的第一子载波上，将所述编码后的比特流中与所述第一组比特流相邻的第二组比特流按逆序映射到所述多个载波中的第二子载波上的步骤包括：
将所述编码后的比特流中与第一组比特流相邻的第二组比特流按逆序进行排序；
将所述第一组比特流和所述按逆序排序后的第二组比特流分别映射到多个载波中的第一子载波和第二子载波上。
18.根据权利要求15至17任一项所述的处理方法，其特征在于，所述将所述编码后的比特流中的第一组比特流按顺序映射到多个载波中的第一子载波上，将所述编码后的比特流中与所述第一组比特流相邻的第二组比特流按逆序映射到所述多个载波中的第二子载波上的步骤具体为：
交替使用顺序和逆序的方式将所述编码后的比特流中的连续的多组比特流映射到多个载波中相应的多组子载波中。
19.一种基于OFDM技术的比特流的处理方法，其特征在于，所述处理方法包括：
从多个载波中的第一子载波上按顺序解映射出比特流中的第一组比特流，从所述多个载波中的第二子载波上按逆序解映射出所述比特流中与所述第一组比特流相邻的第二组比特流，其中，所述第一组比特流按顺序映射在所述第一子载波上，所述第二组比特流按逆序映射在所述第二子载波上，所述多个载波中的每个子载波对应所述比特流中的一组比特流；
对所述解映射后的比特流进行前向纠错FEC解码，得到解码后的比特流。
20.根据权利要求19所述的处理方法，其特征在于，进行所述FEC解码时以第一数量的比特作为解码单元进行解码，其中所述第一数量大于2。
21.根据权利要求19所述的处理方法，其特征在于，所述从多个载波中的第一子载波上按顺序解映射出比特流中的第一组比特流，从所述多个载波中的第二子载波上按逆序解映射出所述比特流中与所述第一组比特流相邻的第二组比特流的步骤包括：
从多个载波中的第一子载波上解映射出比特流中的第一组比特流，从所述多个载波中的第二子载波上解映射出所述比特流中与第一组比特流相邻的第二组比特流；
将所述解映射后的第二组比特流按逆序进行排序。
22.根据权利要求19至21任一项所述的处理方法，其特征在于，所述从多个载波中的第一子载波上按顺序解映射出比特流中的第一组比特流，从所述多个载波中的第二子载波上按逆序解映射出所述比特流中与所述第一组比特流相邻的第二组比特流的步骤具体为：
从多个载波中的多组子载波上交替使用顺序和逆序的方式解映射出所述比特流中的连续的多组比特流。
23.一种基于OFDM技术的通信系统，其特征在于，所述通信系统包括发送设备和接收设备，其中，
所述发送设备包括：
编码模块，用于对比特流进行前向纠错FEC编码，得到编码后的比特流；
映射模块，用于将来自所述编码模块的比特流中的第一组比特流按顺序映射到多个载波中的第一子载波上,将来自所述编码模块的比特流中与所述第一组比特流相邻的第二组比特流按逆序映射到所述多个载波中的第二子载波上，其中，所述多个载波中的每个子载波对应来自所述编码模块的比特流中的一组比特流；
发送模块，用于调制并发送来自所述映射模块的子载波；
所述接收设备包括：
接收模块，用于接收并解调来自所述发送模块的多个载波中的一组子载波；
解映射模块，用于从来自所述接收模块的多个载波中的第一子载波上按顺序解映射出比特流中的第一组比特流，从来自所述接收模块的多个载波中的第二子载波上按逆序解映射出所述比特流中与所述第一组比特流相邻的第二组比特流；
解码模块，用于对来自所述解映射模块的比特流进行FEC解码，得到解码后的比特流。
24.根据权利要求23所述的通信系统，其特征在于，所述编码模块进行所述FEC编码时以第一数量的比特作为编码单元进行编码；所述解码模块进行所述FEC解码时以所述第一数量的比特作为解码单元进行编码，其中所述第一数量大于2。
25.根据权利要求23所述的通信系统，其特征在于，所述映射模块具体用于交替使用顺序和逆序的方式将来自所述编码模块的比特流中的连续的多组比特流映射到相应的多组子载波中；
所述解映射模块具体用于从来自所述接收模块的多个载波中的多组子载波上交替使用顺序和逆序的方式解映射出所述比特流中的连续的多组比特流。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2013/087792 WO2015074280A1 (zh) | 2013-11-25 | 2013-11-25 | 比特流的处理设备、处理方法和通信系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103843275A CN103843275A (zh) | 2014-06-04 |
| CN103843275B true CN103843275B (zh) | 2017-02-22 |
Family
ID=50804811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201380002682.3A Active CN103843275B (zh) | 2013-11-25 | 2013-11-25 | 比特流的处理设备、处理方法和通信系统 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103843275B (zh) |
| WO (1) | WO2015074280A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107276721A (zh) * | 2014-09-02 | 2017-10-20 | 上海数字电视国家工程研究中心有限公司 | 编码调制方法以及信息处理方法 |
| EP3427427A4 (en) * | 2016-04-12 | 2019-08-21 | Huawei Technologies Co., Ltd. | METHODS AND APPARATUS FOR SPREADING AND MULTIPLEXING SIGNALS |
| US10735143B2 (en) | 2017-11-07 | 2020-08-04 | Huawei Technologies Co., Ltd. | System and method for bit mapping in multiple access |
| US10873373B2 (en) | 2018-03-16 | 2020-12-22 | Huawei Technologies Co., Ltd. | Simplified detection for spatial modulation and space-time block coding with antenna selection |
| CN114553365A (zh) * | 2020-11-26 | 2022-05-27 | 华为技术有限公司 | 一种编码方法、解码方法、网络设备、系统以及存储介质 |
| CN112953681B (zh) * | 2021-02-20 | 2022-03-29 | Tcl华星光电技术有限公司 | 解码方法、解码设备及计算机可读存储介质 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101192834A (zh) * | 2006-11-30 | 2008-06-04 | 株式会社东芝 | 纠错装置和纠错方法 |
| CN101867441A (zh) * | 2009-04-14 | 2010-10-20 | 中兴通讯股份有限公司 | 星座图映射方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8296354B2 (en) * | 2004-12-03 | 2012-10-23 | Microsoft Corporation | Flexibly transferring typed application data |
| JP4160959B2 (ja) * | 2005-02-09 | 2008-10-08 | 株式会社日立国際電気 | プリディストーション増幅装置 |
-
2013
- 2013-11-25 WO PCT/CN2013/087792 patent/WO2015074280A1/zh active Application Filing
- 2013-11-25 CN CN201380002682.3A patent/CN103843275B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101192834A (zh) * | 2006-11-30 | 2008-06-04 | 株式会社东芝 | 纠错装置和纠错方法 |
| CN101867441A (zh) * | 2009-04-14 | 2010-10-20 | 中兴通讯股份有限公司 | 星座图映射方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2015074280A1 (zh) | 2015-05-28 |
| CN103843275A (zh) | 2014-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103843275B (zh) | 比特流的处理设备、处理方法和通信系统 | |
| CN101889399B (zh) | 在移动通信系统中交织数据的方法和装置 | |
| CN102282818B (zh) | 用于发送和接收信号的装置以及用于发送和接收信号的方法 | |
| CN105812107B (zh) | Ofdma系统中数据包处理方法及装置 | |
| CN103004165B (zh) | 多载波通信系统中的链路调适方法及设备 | |
| CN102292982B (zh) | 用于发送和接收信号的装置以及用于发送和接收信号的方法 | |
| CN102301705B (zh) | 用于发送和接收信号的装置以及用于发送和接收信号的方法 | |
| CN102301700B (zh) | 用于发送和接收信号的装置以及用于发送和接收信号的方法 | |
| CN102273199B (zh) | 用于发送和接收信号的装置以及用于发送和接收信号的方法 | |
| CN102308577B (zh) | 用于发送和接收信号的装置以及用于发送和接收信号的方法 | |
| CN102265519A (zh) | 用于发送和接收信号的装置以及用于发送和接收信号的方法 | |
| JP2011091834A (ja) | 変調ダイバーシティのためのシステム及び方法 | |
| CN101594330A (zh) | 数据处理设备和方法 | |
| CN102257832B (zh) | 用于发送和接收信号的装置以及用于发送和接收信号的方法 | |
| CN102257816A (zh) | 用于发送和接收信号的装置以及用于发送和接收信号的方法 | |
| CN102301704B (zh) | 用于发送和接收信号的装置以及用于发送和接收信号的方法 | |
| CN102111242B (zh) | 一种降低电力线载波通信中窄带噪声干扰的方法 | |
| CN101471746B (zh) | 宽带无线传输的方法、装置及一种传输系统 | |
| CN102282843B (zh) | 用于发送和接收信号的装置以及用于发送和接收信号的方法 | |
| CN102282846B (zh) | 用于发送和接收信号的装置以及用于发送和接收信号的方法 | |
| CN102246511A (zh) | 用于发送和接收信号的装置以及用于发送和接收信号的方法 | |
| CN107306166A (zh) | 一种基于OFDM及双二元Turbo码的数据通信方法 | |
| CN102282844A (zh) | 用于发送和接收信号的装置以及用于发送和接收信号的方法 | |
| CN102217306A (zh) | 用于发送和接收信号的装置以及用于发送和接收信号的方法 | |
| CN101677478A (zh) | 一种消除临近基站干扰的系统、发射、接收装置及其方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |