CN103840771A - 具有iq增益相位校正电路的混频器 - Google Patents
具有iq增益相位校正电路的混频器 Download PDFInfo
- Publication number
- CN103840771A CN103840771A CN201210489371.1A CN201210489371A CN103840771A CN 103840771 A CN103840771 A CN 103840771A CN 201210489371 A CN201210489371 A CN 201210489371A CN 103840771 A CN103840771 A CN 103840771A
- Authority
- CN
- China
- Prior art keywords
- path
- stage
- signal
- gain
- cal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明公开了一种具有IQ增益相位校正电路的混频器,包含I路径输入级、Q路径输入级、I路径切换级、Q路径切换级,以及输出级,其中输出级包含一相位校正模块以及一增益校正模块。I路径输入级及Q路径输入级转换输入电压信号为电流信号,而I路径切换级及Q路径切换级将来自I路径输入级及Q路径输入级的输入信号与局部震荡信号执行运算。来自I路径切换级及Q路径切换级在输出前通过相位校正模块进行相位校正,以及经过增益校正模块进行增益校正。
Description
技术领域
本发明涉及一种混频器,尤其是涉及具有IQ增益相位校正电路的混频器。
背景技术
低中频(Low intermediate frequency,Low-IF)电路现在已广泛地用于通信系统中。图1显示了现有低中频电路的示意图。如图1所示,由天线101所接受的输入信号在低中频电路沿着两个路径移动,也就是I路径以及Q路径。因为未平衡的IQ信号会产生所谓的镜像问题(image problem)而降低了信噪比(signal-noise ratio,SNR).,低中频电路需要精确的正交相位(quadrature phases),并且平衡I路径以及Q路径的振幅。图2为相位不平衡以及镜像抑制率(image rejection ratio,IRR)之间关系的曲线图,通常由dB表示。如图2所示,为了达到45dB的镜像抑制率,I路径及Q路径间的振幅不平衡必须小于0.1dB,且I路径及Q路径间的相位差必须小于0.2°。因此,对于低中频电路需要校正以达成所需的功效。
图3显示了现有正交混频器的示意图。如图3所示,正交混频器包含一I路径混频器以及一Q路径混频器,I路径混频器以及Q路径混频器的每一个都包含一输入级301、一切换级302以及一输出级303。输入级301用以转换输入电压信号为一电流信号,切换级302将来自输入信号与局部震荡信号执行运算,而输出级303是将电流信号转换为用于输出的电压信号。图4显示了图3中现有正交混频器一实施例的电路图。
发明内容
本发明的主要目的在于提供一种具有IQ增益相位校正电路的混频器,以达到低镜像抑制率(IRR)以及高信号信噪比(SNR)。
为了达到上述的目的,本发明提供一种具有IQ增益相位校正电路的混频器,包含I路径输入级、Q路径输入级、I路径切换级、Q路径切换级,以及输出级,其中输出级更包含一相位校正模块以及一增益校正模块。I路径输入级及Q路径输入级转换输入电压信号为电流信号,而I路径切换级及Q路径切换级将来自I路径输入级及Q路径输入级的输入信号与局部震荡信号执行运算,换句话说,就是混频。来自I路径切换级及Q路径切换级在输出前通过相位校正模块进行相位校正,以及经过增益校正模块进行增益校正。
前述的内容以及其他本发明的目的、特征、面向及优点,将通过详细地阅读以下的细节说明,同时配合图式而能获得进一步的理解。
附图说明
所附图式其中提供关于本发明实施例的进一步理解并且结合与构成本说明书的一部份,说明本发明的实施例并且描述一同提供对于本发明实施例的原则的解释。
图式中:
图1显示了现有低中频电路的示意图;
图2为相位不平衡以及镜像抑制率(IRR)之间关系的曲线图;
图3显示了现有正交混频器的示意图;
图4显示了图3中现有正交混频器一实施例的电路图;
图5显示了分解Q路径信号为向量形式的校正情境的示意图;
图6显示了校正Q路径信号的示意图;
图7显示了分解I路径信号为向量形式的校正情境的示意图;
图8显示了校正I信号的示意图;
图9显示了分解I路径路径信号及Q路径信号为向量形式的校正情境的示意图;
图10显示了校正I路径信号及Q路径信号的示意图;
图11为本发明具有IQ增益相位校正电路的混频器的示意图;以及
图12显示了本发明具有IQ增益相位校正电路的混频器的实际实施例的电路图。
其中,附图标记说明如下:
101天线
301输入级
302切换级
303输出级
1101I路径输入级
1102Q路径输入级
1103I路径切换级
1104Q路径切换级
1105输出级
1106相位校正模块
1107增益校正模块
具体实施方式
图5及图6显示了校正情境的示意图,其中在Q路径信号校正以向量的形式解释。如图5所示,Q路径的信号和I路径的信号都标示为向量,大小不同且相位差不为90度。Q路径信号可以分解为两个分量Qx及Qy,Qx如同I路径信号为水平方向,而Qy为垂直方向,也就是与I路径信号的方向正交。对于校正运算将参阅图6。如图6所示,对于校正相位,向量I被乘上一系数α以去除Qx分量,换句话说,Qph_cal=Q+α*I,其中α*I与Qx尺寸相等但方向相反。因此,在相位校正之后,结果Q相位分量Qph_cal等于Qy。相似地,在增益校正之后,结果Q振幅分量Qgain_cal等于β*Qph_cal。在此情境中,当校正只在Q路径信号上执行时,I路径信号在校正后依然维持原状,也就是Iph_cal=I,以及Igain_cal=Iph_cal。
图7及图8显示了校正情境的示意图,其中在I路径信号校正以向量的形式解释。这个情境除了只在I路径信号上执行校正外,与上述只在Q路径信号上执行校正的情境相似。在校正后,Q路径信号维持而未改变,也就是Qph_cal=Q,且Qgain_cal=Qph_cal。而I路径信号被校正为Iph_cal=I+α*Q,且Igain_cal=β*Iph_cal。
图9及图10显示了校正情境的示意图,其中在Q路径信号及I路径信号都执行校正。在此情境下,表示I路径信号的向量I及表示Q路径信号的向量Q分别分解为分量Ix及Iy,以及分量Qx及Qy,其中Ix及Qx在方向上平行,而Iy及Qy在方向上平行,首先,执行相位校正,也就是Qph_cal=Q+αI*I,Iph_cal=I +αQ*Q。如图10所示,分量Qx及分量Iy分别被αI*Ix以及αQ*Qy而删除。相似地,在增益校正之后,I路径信号的振幅及Q路径信号的振幅,分别为Qgain_cal=βQ*Qph_cal,以及Igain_cal=βI*Iph_cal。
图11为本发明具有IQ增益相位校正电路的混频器的示意图。如图11所示,本发明具有IQ增益相位校正电路的混频器包含一I路径输入级1101、一Q路径输入级1102、一I路径切换级1103、一Q路径切换级1104,以及一输出级1105,其中该输出级1105更包含一相位校正模块1106以及一增益校正模块1107。I路径输入级1101接收输入信号INP及INN,并将输入电压信号转换为电流信号。I路径切换级1103接收输入控制信号LOIN及LOIP,并连接I路径输入级1101以接收转换后的电流信号,并以内建的震荡器进行混频。相似地,Q路径输入级1102接收输入信号INP及INN,并将输入电压信号转换为电流信号。Q路径切换级1104接收输入控制信号LOQN及LOQP,并连接Q路径输入级1102以接收转换后的电流信号,并以内建的震荡器进行混频。来自I路径切换级1103及Q路径切换级1104的各个混频信号,接着被传送至相位校正模块1106。相位校正模块1106执行运算,如同前述的Qph_cal=Q+αI*I,Iph_cal=I+αQ*Q。如图11所示,标有αI及αQ的方块表示乘法器,分别将信号乘上αI及αQ,而标示有“+”的圆形表示加法器,用以将两信号相加。来自相位校正模块1106的结果Qph_cal及Iph_cal,接着被传送至增益校正模块1107,增益校正模块1107通过将Qph_cal及Iph_cal分别乘上βQ及βI执行运算Qgain_cal=βQ*Qph_cal以及Igain_cal=βI*Iph_ca,相乘后的结果在最终输出之前还会再乘上一个共同的增益系数A。
值得注意的是,当αQ=0时,校正仅在Q路径信号上执行,相似地,当αI=0时,校正仅在I路径信号上执行,当αQ以及αI都不等于零时,校正在I路径信号及Q路径信号上执行。因此,前述不同的校正情境,都含括在本发明的实施例中。
图12显示了本发明具有IQ增益相位校正电路的混频器的实际实施例的电路图。如图12所示,I路径输入级、Q路径输入级、I路径切换级、Q路径切换级、输出级、相位校正模块,以及增益校正模块的电路实施都已标示出。与图4的电路图比较,是在图4的现有混频器添加了相位校正模块以及增益校正模块。值得注意的是,IQ可以通过切换电流镜来实施,而增益校正模块可以通过切换电阻负载来实施。因而,在相位校正模块以及增益校正模块几乎没有相互影响发生。除此之外,此校正电路是在中频(IF)下操作以防止在高频时的寄生效应。
以上所述者仅为用以解释本发明的较佳实施例,并非企图具以对本发明做任何形式上的限制,是以,凡有在相同的创作精神下所作有关本发明的任何修饰或变更,皆仍应包括在本发明意图保护的范畴。
Claims (4)
1.一种具有IQ增益相位校正电路的混频器,包含:
一I路径输入级,接收输入电压信号,并将该输入电压信号转换为电流信号;
一Q路径输入级,接收输入电压信号,并将该输入电压信号转换为电流信号;
一I路径切换级,连接至该I路径输入级,接收转换后的该电流信号,并以内建的局部震荡器将转换后的该电流信号混频;
一Q路径切换级,连接至该Q路径输入级,接收转换后的该电流信号,并以内建的局部震荡器将转换后的该电流信号混频;以及
一输出级,包含一相位校正模块以及一增益校正模块,
其中来自该I路径切换级及该Q路径输入级的各个混频信号接着被传送至该相位校正模块进行相位校正,再接着被传送至该增益校正模块进行增益校正。
2.如权利要求1项所述的具有IQ增益相位校正电路的混频器,其中该相位校正模块执行Qph_cal=Q+αI*I,Iph_cal=I+αQ*Q的运算,其中Iph_cal及Qph_cal分别表示I路径信号及Q路径信号经相位校正后的结果,I及Q在相位校正前的I路径信号及Q路径信号,αI及αQ分别表示满足Qx=-αI*Ix及Iy=-αQ*Qy的系数,而Qx、Qy、Ix及Iy分别表示Q路径信号及I路径信号沿着两正交的x方向及y方向分解的分量。
3.如权利要求2所述的具有IQ增益相位校正电路的混频器,其中来自该相位校正模块的结果Iph_cal及Qph_cal被传送至该增益校正模块,且该增益校正模块执行Qgain_cal=βQ*Qph_cal以及Igain_cal=βI*Iph_ca的运算,接着在输出之前再乘上另一系数,其中βQ及βI是可选择的系数。
4.如权利要求1所述的具有IQ增益相位校正电路的混频器,其中该相位校正模块及该增益校正模块在中频下实施,以防止在高频时的一寄生效应。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210489371.1A CN103840771B (zh) | 2012-11-27 | 具有iq增益相位校正电路的混频器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210489371.1A CN103840771B (zh) | 2012-11-27 | 具有iq增益相位校正电路的混频器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103840771A true CN103840771A (zh) | 2014-06-04 |
CN103840771B CN103840771B (zh) | 2016-11-30 |
Family
ID=
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020113946A1 (en) * | 2018-12-07 | 2020-06-11 | Huawei Technologies Co., Ltd. | I/q imbalance compensation |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004193938A (ja) * | 2002-12-11 | 2004-07-08 | Hitachi Kokusai Electric Inc | 位相補正回路 |
US20110140964A1 (en) * | 2009-12-11 | 2011-06-16 | Korea Electronics Technology Institute | Rf vector modulator for beamforming |
CN102255626A (zh) * | 2011-06-30 | 2011-11-23 | 清华大学 | 一种基于π型网络带有静电放电保护的毫米波频段接收机 |
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004193938A (ja) * | 2002-12-11 | 2004-07-08 | Hitachi Kokusai Electric Inc | 位相補正回路 |
US20110140964A1 (en) * | 2009-12-11 | 2011-06-16 | Korea Electronics Technology Institute | Rf vector modulator for beamforming |
CN102255626A (zh) * | 2011-06-30 | 2011-11-23 | 清华大学 | 一种基于π型网络带有静电放电保护的毫米波频段接收机 |
Non-Patent Citations (1)
Title |
---|
潘兆琳: "低噪声零中频混频器", 《中国优秀硕士学位论文全文数据库 信息科技辑》, no. 11, 15 November 2010 (2010-11-15) * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020113946A1 (en) * | 2018-12-07 | 2020-06-11 | Huawei Technologies Co., Ltd. | I/q imbalance compensation |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20170180018A1 (en) | System and Method for High-Speed Analog Beamforming | |
KR102483874B1 (ko) | 자체 정정 능력을 갖는 폴리-페이즈 필터를 사용하는 클록 생성 아키텍처 | |
US11212017B2 (en) | Phase-locked loop (PLL) calibration | |
CN106936519B (zh) | 一种信号校准方法、装置及信号处理系统 | |
CN104917556A (zh) | 一种基于超高速dac的同步多波束信号生成方法 | |
CN101540640B (zh) | 用于发射前端的载波泄漏校正电路和方法 | |
US11025260B1 (en) | Phase-locked loop (PLL) with multiple error determiners | |
US9094079B2 (en) | System and method for I-Q imbalance correction | |
CN203399199U (zh) | 一种通用调谐器以及数字电视接收机系统 | |
CN101299616A (zh) | 射频接收机及具有该射频接收机的电子设备 | |
CN106100644B (zh) | 基于直接射频转换的共轭相位获取装置及方法 | |
US11126215B2 (en) | Clock signal polarity controlling circuit | |
CN103546099A (zh) | 谐波抑制混频器 | |
CN103840771A (zh) | 具有iq增益相位校正电路的混频器 | |
CN112202518A (zh) | 时钟信号的相位检测方法、装置及通信设备 | |
US20240187012A1 (en) | Analog-to-digital converter system, receiver, base station, mobile device and method for analog-to-digital conversion | |
CN202217056U (zh) | 北斗gps双模授时接收设备 | |
CN101447804A (zh) | 一种零中频发信机相位校准的方法及装置 | |
CN103840771B (zh) | 具有iq增益相位校正电路的混频器 | |
EP2995052B1 (en) | Correction of quadrature phase and gain mismatch in receiver down-conversion using a dual cordic architecture | |
US7412006B2 (en) | Method and apparatus for RF carrier feedthrough suppression | |
CN110679126B (zh) | 用于iq发射器的峰均功率比降低 | |
US20140146920A1 (en) | Mixer with iq gain-phase calibration circuit | |
CN102273156B (zh) | 双信道接收 | |
US9614713B1 (en) | Transmit amplitude and phase modulation based on two constant-amplitude phasors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20161130 Termination date: 20191127 |
|
CF01 | Termination of patent right due to non-payment of annual fee |