CN103839778A - 多晶硅电阻器结构制造方法以及多晶硅电阻器结构 - Google Patents

多晶硅电阻器结构制造方法以及多晶硅电阻器结构 Download PDF

Info

Publication number
CN103839778A
CN103839778A CN201410097595.7A CN201410097595A CN103839778A CN 103839778 A CN103839778 A CN 103839778A CN 201410097595 A CN201410097595 A CN 201410097595A CN 103839778 A CN103839778 A CN 103839778A
Authority
CN
China
Prior art keywords
layer
polysilicon
silicon nitride
insulating barrier
polyresistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410097595.7A
Other languages
English (en)
Other versions
CN103839778B (zh
Inventor
高超
江红
王哲献
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410097595.7A priority Critical patent/CN103839778B/zh
Publication of CN103839778A publication Critical patent/CN103839778A/zh
Application granted granted Critical
Publication of CN103839778B publication Critical patent/CN103839778B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements

Abstract

一种多晶硅电阻器结构制造方法以及多晶硅电阻器结构。在绝缘层形成控制栅极层和氮化硅层，刻蚀氮化硅层以在氮化硅层中形成凹槽；进行刻蚀从而在绝缘层中形成与凹槽的位置相对应的绝缘层凹槽，并在绝缘层凹槽两侧的剩余控制栅极上形成第一隔离物侧壁；在剩余的氮化硅层、第一隔离物侧壁以及绝缘层凹槽上形成第二隔离物层；对第二隔离物层进行刻蚀，仅留下绝缘层凹槽侧壁上的第二隔离物层以形成第二隔离物侧壁；在剩余的氮化硅层、第一隔离物侧壁、第二隔离物侧壁及绝缘层凹槽上形成第一多晶硅层；刻蚀第一多晶硅层，至少去除剩余的氮化硅层表面的第一多晶硅层，以形成第一多晶硅结构；去除剩余的氮化硅层；在第一多晶硅结构上形成第二多晶硅结构。

Description

多晶硅电阻器结构制造方法以及多晶硅电阻器结构
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种多晶硅电阻器结构制造方法以及多晶硅电阻器结构。
背景技术
在半导体芯片电路设计中，会大量的使用多晶硅电阻。一般电路设计人员多采用传统的n型或p型多晶电阻，但这些电阻在制造过程中都需要硅化物阻挡层，即需要增加一道光刻步骤。在现有技术的改进方案中提出的存储多晶硅电阻不需要硅化物阻挡层，降低了制造成本。但是，该多晶硅电阻是n型电阻，温度系数较大；加之该多晶硅为掺杂浓度较高，因此电阻值较小，不利于降低电路面积。
具体地说，图1示意性地示出了多晶硅电阻器结构的正视图；并且图2示意性地示出了沿第一方向（A-A截取的方向）截取的多晶硅电阻器结构的截面图。
结合图1和图2所示，多晶硅电阻器结构包括位于衬底1的阱2中的绝缘区3、以及位于绝缘区3上的掺杂多晶硅层4。
在形成了掺杂多晶硅层4之后，可以在掺杂多晶硅层4上覆盖一层附加多晶硅层6；并且为了连接多晶硅电阻器结构，可以在附加多晶硅层6上形成通孔，并且在附加多晶硅层6中的通孔中形成导电连接塞5。
但是，现有技术中的作为多晶硅电阻器的N型掺杂的多晶硅或者型掺杂的多晶硅是在逻辑多晶硅（本身是无掺杂的）上，进行N型离子注入（通常是高浓度的B离子注入）或P型离子注入（通常是高浓度的P离子注入）形成，它们都需要SAB（硅化物阻止层，salicideblocklayer）光罩。其中，硅化物阻止层被用于保护硅片表面，在其保护下，硅片不与其它Ti,Co之类的金属形成不期望的硅化物（salicide）。
因此，希望提供一种能够不需额外的硅化物阻止层光罩的多晶硅电阻器结构制造方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够不需额外的硅化物阻止层光罩的多晶硅电阻器结构制造方法。
为了实现上述技术目的，根据本发明的第一方面，提供了一种多晶硅电阻器结构制造方法，其包括：
在绝缘层依次形成控制栅极层和氮化硅层，并且刻蚀氮化硅层以在氮化硅层中形成凹槽；
在剩余的氮化硅层以及凹槽上形成第一隔离物层；
对第一隔离物层、控制栅极层和绝缘层进行干法刻蚀，从而在绝缘层中形成与凹槽的位置相对应的绝缘层凹槽，并且在绝缘层凹槽四周的剩余控制栅极上形成由于第一隔离物层剩余而形成的第一隔离物侧壁，并且去除除了第一隔离物侧壁之外的第一隔离物层；
在剩余的氮化硅层、第一隔离物侧壁以及绝缘层凹槽上形成第二隔离物层；
对第二隔离物层进行刻蚀，从而仅仅留下绝缘层凹槽侧壁上的第二隔离物层以形成第二隔离物侧壁，第二隔离物侧壁覆盖在控制栅极层侧壁上；
在剩余的氮化硅层、第一隔离物侧壁、第二隔离物侧壁以及绝缘层凹槽上形成第一多晶硅层；
化学机械研磨法研磨第一多晶硅层，从而去除剩余的氮化硅层表面的第一多晶硅层，保留绝缘层凹槽上的第一多晶硅层，以形成第一多晶硅结构；
去除剩余的氮化硅层，并干法刻蚀去除剩余氮化硅层下方的控制栅极层；
在第一多晶硅结构上形成第二多晶硅结构。
优选地，所述第一多晶硅层是存储器结构的字线多晶硅层。
优选地，化学机械研磨法研磨第一多晶硅层，从而至少去除剩余的氮化硅层表面的第一多晶硅层，保留绝缘层凹槽上的第一多晶硅层，以形成第一多晶硅结构，其中还部分地去除第一隔离物侧壁上的第一多晶硅层。
优选地，第一隔离物层是二氧化硅层；第二隔离物层是二氧化硅层。
优选地，第二多晶硅结构完全覆盖第一多晶硅结构，只在沿电阻长度方向两侧露出第一多晶硅结构。
优选地，第二多晶硅结构周围具有隔离物侧壁。
优选地，在第一多晶硅结构上，在第二多晶硅结构沿电阻长度方向两侧形成电连接接触。
根据本发明的第二方面，提供了一种采用根据本发明的第一方面所述的多晶硅电阻器结构制造方法制成的多晶硅电阻器结构。
由此，通过使用多晶硅层来进行阻挡，本发明，提供了一种能够不需额外的硅化物阻止层光罩的多晶硅电阻器结构制造方法。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了多晶硅电阻器结构的正视图。
图2示意性地示出了沿第一方向截取的多晶硅电阻器结构的截面图。
图3至图11示意性地示出了根据本发明优选实施例的多晶硅电阻器结构制造方法的各个步骤的截面结构。
图12示意性地示出了根据本发明优选实施例的多晶硅电阻器结构的俯视图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图3至图11示意性地示出了根据本发明优选实施例的多晶硅电阻器结构制造方法的各个步骤的截面结构。
具体地说，如图3至图11所示，根据本发明优选实施例的多晶硅电阻器结构制造方法包括：
第一步骤：在绝缘层100依次形成控制栅极层200和氮化硅层300，并且刻蚀氮化硅层300以在氮化硅层300中形成凹槽400；
第二步骤：在剩余的氮化硅层300以及凹槽400上形成第一隔离物层500；例如，第一隔离物层500是二氧化硅层；
第三步骤：对第一隔离物层500、控制栅极层200和绝缘层100进行干法刻蚀，从而在绝缘层100中形成与凹槽400的位置相对应的绝缘层凹槽401，并且在绝缘层凹槽401四周的剩余控制栅极201上形成由于第一隔离物层500剩余而形成的第一隔离物侧壁501，并且去除除了第一隔离物侧壁501之外的第一隔离物层500；
第四步骤：在剩余的氮化硅层300、第一隔离物侧壁501以及绝缘层凹槽401上形成第二隔离物层600；例如，第二隔离物层600是二氧化硅层；
第五步骤：对第二隔离物层600进行刻蚀，从而仅仅留下绝缘层凹槽401侧壁上的第二隔离物层600以形成第二隔离物侧壁601，第二隔离物侧壁601覆盖在控制栅极层的侧壁上；
第六步骤：在剩余的氮化硅层300、第一隔离物侧壁501、第二隔离物侧壁601以及绝缘层凹槽401上形成第一多晶硅层800；例如，所述第一多晶硅层800是存储器结构的字线多晶硅层；
第七步骤：化学机械研磨法研磨第一多晶硅层800，从而去除剩余的氮化硅层300表面的第一多晶硅层800，保留绝缘层凹槽401上的第一多晶硅层，以形成第一多晶硅结构801；优选地，还部分地去除第一隔离物侧壁501上的第一多晶硅层800；
第八步骤：去除剩余的氮化硅层300，并干法刻蚀去除剩余氮化硅层下方的控制栅极层；
第九步骤：在第一多晶硅结构801上生长氧化物（未示出）之后再形成第二多晶硅结构901；
优选地，第二多晶硅结构901完全覆盖第一多晶硅结构801，只在沿电阻长度方向两侧露出第一多晶硅结构801。
优选地，第二多晶硅结构900两侧具有隔离物侧壁901；并且优选地，在第一多晶硅结构801上，在第二多晶硅结构901两侧形成电连接接触10；例如，所述电连接接触10是接触孔。
由此，通过使用多晶硅层来进行阻挡电阻上硅化物的形成，本发明，提供了一种能够不需额外的硅化物阻止层光罩的多晶硅电阻器结构制造方法。
根据本发明的另一优选实施例，本发明还提供了一种多晶硅电阻器结构。图11示意性地示出了根据本发明优选实施例的多晶硅电阻器结构的截面图。图12示意性地示出了根据本发明优选实施例的多晶硅电阻器结构的俯视图。其中，图11是图12沿着线A截取的截面图。
具体地说，如图11和图12所示，根据本发明优选实施例的多晶硅电阻器结构是通过采用图3至图11所示的多晶硅电阻器结构制造方法制成的。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种多晶硅电阻器结构制造方法，其特征在于包括：
在绝缘层依次形成控制栅极层和氮化硅层，并且刻蚀氮化硅层以在氮化硅层中形成凹槽；
在剩余的氮化硅层以及凹槽上形成第一隔离物层；
对第一隔离物层、控制栅极层和绝缘层进行干法刻蚀，从而在绝缘层中形成与凹槽的位置相对应的绝缘层凹槽，并且在绝缘层凹槽四周的剩余控制栅极上形成由于第一隔离物层剩余而形成的第一隔离物侧壁，并且去除除了第一隔离物侧壁之外的第一隔离物层；
在剩余的氮化硅层、第一隔离物侧壁以及绝缘层凹槽上形成第二隔离物层；
对第二隔离物层进行刻蚀，从而仅仅留下绝缘层凹槽侧壁上的第二隔离物层以形成第二隔离物侧壁，第二隔离物侧壁覆盖在控制栅极层侧壁上；
在剩余的氮化硅层、第一隔离物侧壁、第二隔离物侧壁以及绝缘层凹槽上形成第一多晶硅层；
化学机械研磨法研磨第一多晶硅层，从而去除剩余的氮化硅层表面的第一多晶硅层，保留绝缘层凹槽上的第一多晶硅层，以形成第一多晶硅结构；
去除剩余的氮化硅层，并干法刻蚀去除剩余氮化硅层下方的控制栅极层；
在第一多晶硅结构上形成第二多晶硅结构。
2.根据权利要求1所述的多晶硅电阻器结构制造方法，其特征在于，所述第一多晶硅层是存储器结构的字线多晶硅层。
3.根据权利要求1或2所述的多晶硅电阻器结构制造方法，其特征在于，化学机械研磨法研磨第一多晶硅层，从而至少去除剩余的氮化硅层表面的第一多晶硅层，保留绝缘层凹槽上的第一多晶硅层，以形成第一多晶硅结构，其中还部分地去除第一隔离物侧壁上的第一多晶硅层。
4.根据权利要求1或2所述的多晶硅电阻器结构制造方法，其特征在于，第一隔离物层是二氧化硅层；第二隔离物层是二氧化硅层。
5.根据权利要求1或2所述的多晶硅电阻器结构制造方法，其特征在于，第二多晶硅结构完全覆盖第一多晶硅结构，只在沿电阻长度方向两侧露出第一多晶硅结构。
6.根据权利要求1或2所述的多晶硅电阻器结构制造方法，其特征在于，第二多晶硅结构周围具有隔离物侧壁。
7.根据权利要求1或2所述的多晶硅电阻器结构制造方法，其特征在于，在第一多晶硅结构上，在第二多晶硅结构沿电阻长度方向两侧形成电连接接触。
8.一种采用根据权利要求1至7之一所述的多晶硅电阻器结构制造方法制成的多晶硅电阻器结构。
CN201410097595.7A 2014-03-17 2014-03-17 多晶硅电阻器结构制造方法以及多晶硅电阻器结构 Active CN103839778B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410097595.7A CN103839778B (zh) 2014-03-17 2014-03-17 多晶硅电阻器结构制造方法以及多晶硅电阻器结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410097595.7A CN103839778B (zh) 2014-03-17 2014-03-17 多晶硅电阻器结构制造方法以及多晶硅电阻器结构

Publications (2)

Publication Number Publication Date
CN103839778A true CN103839778A (zh) 2014-06-04
CN103839778B CN103839778B (zh) 2016-08-31

Family

ID=50803169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410097595.7A Active CN103839778B (zh) 2014-03-17 2014-03-17 多晶硅电阻器结构制造方法以及多晶硅电阻器结构

Country Status (1)

Country Link
CN (1) CN103839778B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020171120A1 (en) * 2000-06-06 2002-11-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US6489656B1 (en) * 2001-10-03 2002-12-03 Megic Corporation Resistor for high performance system-on-chip using post passivation process
CN102938365A (zh) * 2012-11-30 2013-02-20 上海宏力半导体制造有限公司 多晶硅电阻器结构及其制造方法、多晶硅电阻器
CN103021955A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 多晶硅电阻结构及对应的半导体集成器件形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020171120A1 (en) * 2000-06-06 2002-11-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US6489656B1 (en) * 2001-10-03 2002-12-03 Megic Corporation Resistor for high performance system-on-chip using post passivation process
CN102938365A (zh) * 2012-11-30 2013-02-20 上海宏力半导体制造有限公司 多晶硅电阻器结构及其制造方法、多晶硅电阻器
CN103021955A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 多晶硅电阻结构及对应的半导体集成器件形成方法

Also Published As

Publication number Publication date
CN103839778B (zh) 2016-08-31

Similar Documents

Publication Publication Date Title
US8941157B2 (en) Semiconductor device and method for fabricating the same
TWI531043B (zh) 具有抗熔絲配置之電晶體設備及其形成方法
US9660022B2 (en) Semiconductive device with a single diffusion break and method of fabricating the same
CN102376763B (zh) 半导体组件
CN111769114B (zh) 三维存储器结构及其制备方法
CN105720058A (zh) 用于HKMG CMOS技术的嵌入式多晶SiON CMOS或NVM的边界方案
CN113097215B (zh) 三维存储器结构及其制备方法
US20140042518A1 (en) Semiconductor device and method of manufacturing the same
US8928073B2 (en) Semiconductor devices including guard ring structures
CN108269758A (zh) 半导体元件的制作方法
CN102664180A (zh) 多晶硅电阻器结构及其制造方法
US20160380081A1 (en) Finfet and method of fabricating the same
TWI559503B (zh) 半導體結構及其形成方法、ｓｒａｍ儲存單元、ｓｒａｍ儲存器
JP2012089772A (ja) 半導体装置の製造方法
CN105336726A (zh) 半导体装置
CN103839778A (zh) 多晶硅电阻器结构制造方法以及多晶硅电阻器结构
CN102842536B (zh) 半导体装置的单元接触和位元线的制作方法
CN103021816B (zh) 多晶硅电阻器结构及其制造方法、多晶硅电阻器
CN102938365B (zh) 多晶硅电阻器结构及其制造方法、多晶硅电阻器
US20140264498A1 (en) Memory device and method of manufacturing the same
CN108231778B (zh) 半导体元件及其制作方法
CN102938366B (zh) 多晶硅电阻器结构及其制造方法、多晶硅电阻器
CN105826319B (zh) 半导体结构
CN104143530B (zh) 晶体管及其制作方法
TWI455246B (zh) 隔離區的形成方法及其結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant