CN103812501B - 反相器 - Google Patents
反相器 Download PDFInfo
- Publication number
- CN103812501B CN103812501B CN201410049719.4A CN201410049719A CN103812501B CN 103812501 B CN103812501 B CN 103812501B CN 201410049719 A CN201410049719 A CN 201410049719A CN 103812501 B CN103812501 B CN 103812501B
- Authority
- CN
- China
- Prior art keywords
- type
- field effect
- effect transistor
- junction field
- phase inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005669 field effect Effects 0.000 claims abstract description 104
- 238000007789 sealing Methods 0.000 claims description 35
- 238000002955 isolation Methods 0.000 abstract description 11
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 108091006146 Channels Proteins 0.000 description 33
- 239000000463 material Substances 0.000 description 11
- 230000008859 change Effects 0.000 description 10
- 239000000203 mixture Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 238000000926 separation method Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000004064 recycling Methods 0.000 description 3
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000035772 mutation Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提出一种反相器，包括：N型无结型场效应晶体管，其中，N型无结型场效应晶体管为无结型双栅结构；P型无结型场效应晶体管，其中，P型无结型场效应晶体管为无结型双栅结构，N型无结型场效应晶体管与P型无结型场效应晶体管平行放置，N型无结型场效应晶体管的源区、漏区及沟道区与P型无结型场效应晶体管的源区、漏区及沟道区通过隔离层隔开；隔离层，隔离层的厚度为2‑50nm，用于将N型无结型场效应晶体管与P型无结型场效应晶体管电隔离。本发明的反相器通过利用组成反相器两晶体管之间的类似侧栅现象减少传播延时，优化反相器性能，减少反相器所占的芯片的面积。
Description
技术领域
本发明属于微电子器件领域，具体涉及一种反相器。
背景技术
众所周知，反相器是所有数字设计的核心，许多复杂的数字电路如乘法器、处理器这样的模块均由反相器构成。现有的反相器的基本构成由一个p型MOSFET和一个n型MOSFET组成，一直以来，常规意见都认为为了避免相互干扰，应该使构成反相器的两个晶体管之间的距离尽可能的远离彼此。但最新研究表明，n型沟道与p型沟道中的电势变化情况会对彼此的电学特性起到促进作用。例如，在输入从0到1的翻转过程中，p型MOSFET沟道的电势将从0变化到1。此时，p型沟道透过隔离层与n型沟道之间的耦合形成了一个侧栅，对n型MOSFET的开启起到了促进作用，加速了反向器的翻转。同时，在输入从1到0的翻转中也是如此。
发展至今，集成电路中绝大多数逻辑器件依然是尽在衬底表面呈现二维排布的。虽然器件的尺寸在不断缩小，但是器件的集成密度依然不高，尤其是对于存储器类芯片来说，集成密度远远不够。正因如此，三维集成日益成为学术界和工业界的研究的热点。三维集成工艺，以及如何高效的堆叠器件也成为了研究的热点问题。本发明，可以应用在三维集成中，通过器件的堆叠，不仅仅减少了逻辑门的面积，同时也提高了逻辑门的延迟、功耗等性能。
发明内容
本发明旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的商业选择。为此，本发明的目的在于提出一种具有结构简单、节约器件空间的优点的反相器。
为实现上述目的，根据本发明一个实施例的反相器，包括：N型无结型场效应晶体管，其中，所述N型无结型场效应晶体管为无结型双栅结构；P型无结型场效应晶体管，其中，所述P型无结型场效应晶体管为无结型双栅结构，所述N型无结型场效应晶体管与所述P型无结型场效应晶体管平行放置，所述N型无结型场效应晶体管的源区、漏区及沟道区与所述P型无结型场效应晶体管的源区、漏区及沟道区通过隔离层隔开；所述隔离层，所述隔离层的厚度为2-50nm，用于将所述N型无结型场效应晶体管与所述P型无结型场效应晶体管电隔离。
上述实施例的反相器巧妙地利用了组成反相器两晶体管之间的相互影响（即一种侧栅的现象）来减少反相器的传播延时，优化反相器性能，并且极大地减少了反相器两晶体管之间的隔离厚度。同时，减少反相器所占的芯片的面积，如果再利用三维堆叠的方式可以提高集成密度。
本发明实施例的反相器还可以具有如下附加技术特征：
在本发明的一个实施例中，所述N型无结型场效应晶体管的栅介质及栅极与所述P型无结型场效应晶体管的栅介质及栅极紧邻。
在本发明的一个实施例中，所述N型无结型场效应晶体管的栅介质及栅极与所述P型无结型场效应晶体管的栅介质及栅极通过所述隔离层隔开。
在本发明的一个实施例中，所述的隔离层为单晶的BeO、(Gd1-xErx)2O3、(Gd1-xNdx)2O3、(Er1-xNdx)2O3、(Pr1-xLax)2O3、(Pr1-xNdx)2O3、(Pr1-xGdx)2O3、(Er1-xLax)2O3中的一种或多种的组合，其中x的取值范围为0-1。
在本发明的一个实施例中，所述的隔离层为多晶或非晶的BeO、SiO2、(Gd1-xErx)2O3、(Gd1-xNdx)2O3、(Er1-xNdx)2O3、(Pr1-xLax)2O3、(Pr1-xNdx)2O3、(Pr1-xGdx)2O3、(Er1-xLax)2O3中的一种或多种的组合，其中x的取值范围为0-1。
在本发明的一个实施例中，所述N型无结型场效应晶体管的沟道长度与所述P型无结型场效应晶体管的沟道长度均小于30nm。
在本发明的一个实施例中，所述N型无结型场效应晶体管中所述源区、漏区及沟道区沿着沟道方向的掺杂浓度相等，并且所述P型无结型场效应晶体管中沿着沟道方向的所述源区、漏区及沟道区沿着沟道方向的掺杂浓度相等。
为实现上述目的，本发明另一实施例的反相器，包括：N型无结型场效应晶体管，其中，所述N型无结型场效应晶体管为无结型三栅结构；P型无结型场效应晶体管，其中，所述P型无结型场效应晶体管为无结型三栅结构，所述N型无结型场效应晶体管与所述P型无结型场效应晶体管平行放置，且所述N型无结型场效应晶体管的源区、漏区及沟道区的无栅面与所述P型无结型场效应晶体管的源区、漏区及沟道区的无栅面相对并通过隔离层隔开；所述隔离层，所述隔离层的厚度为2-50nm，用于将所述N型无结型场效应晶体管与所述P型无结型场效应晶体管电隔离。
上述实施例的反相器巧妙地利用了组成反相器两晶体管之间的相互影响（即一种侧栅的现象）来减少反相器的传播延时，优化反相器性能，并且极大地减少了反相器两晶体管之间的隔离厚度。同时，减少反相器所占的芯片的面积，如果再利用三维堆叠的方式可以提高集成密度。
本发明实施例的反相器还可以具有如下附加技术特征：
在本发明的一个实施例中，所述的隔离层为单晶的BeO、(Gd1-xErx)2O3、(Gd1-xNdx)2O3、(Er1-xNdx)2O3、(Pr1-xLax)2O3、(Pr1-xNdx)2O3、(Pr1-xGdx)2O3、(Er1-xLax)2O3中的一种或多种的组合，其中x的取值范围为0-1。
在本发明的一个实施例中，所述的隔离层为多晶或非晶的BeO、SiO2、(Gd1-xErx)2O3、(Gd1-xNdx)2O3、(Er1-xNdx)2O3、(Pr1-xLax)2O3、(Pr1-xNdx)2O3、(Pr1-xGdx)2O3、(Er1-xLax)2O3中的一种或多种的组合，其中x的取值范围为0-1。
在本发明的一个实施例中，所述N型无结型场效应晶体管的沟道长度与所述P型无结型场效应晶体管的沟道长度均小于30nm。
在本发明的一个实施例中，所述N型无结型场效应晶体管中所述源区、漏区及沟道区沿着沟道方向的掺杂浓度相等，并且所述P型无结型场效应晶体管中沿着沟道方向的所述源区、漏区及沟道区沿着沟道方向的掺杂浓度相等。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是本发明第一实施例的反相器的结构示意图；
图2是本发明第二实施例的反相器的结构示意图；
图3是本发明第三实施例的反相器的结构示意图；
图4是本发明实施例的反相器的核心部分的结构示意图，其中（a）为立体示意图，（b）为俯视图，（c）为前视图，（d）为侧视图；
图5是本发明实施例的反相器的工作原理图；
图6是本发明实施例的反相器的总延时时间-隔离层厚度曲线图；
图7是本发明实施例的反相器的静态功耗-隔离层厚度曲线图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
如背景技术中所说的，现有技术认为构成反相器的两个晶体管之间的距离尽可能的远离彼此。而本发明提出一种全新的双栅无结场效应晶体管构成的反相器来推翻这种技术偏见。本发明的反相器的两晶体管之间的隔离层厚度薄达2nm，该厚度与栅介质厚度相当。与传统反相器相比，该反相器巧妙地利用了组成反相器两晶体管之间的相互影响（即一种侧栅的现象）来减少反相器的传播延时，并且极大地减少了反相器两晶体管之间的隔离厚度。同时，如果再利用三维堆叠的方式可以提高集成密度。这种反相器的构成方法同时也引导我们将反相器视为一个整体器件，而不是两个独立器件（即晶体管）组成的系统。本发明的反相器通过利用组成反相器两晶体管之间的类似侧栅现象减少传播延时，优化反相器性能，减少反相器所占的芯片的面积。
图1是本发明第一实施例的反相器的结构示意图，该反相器包括：N型无结型场效应晶体管10、P型无结型场效应晶体管20和隔离层30。其中，N型无结型场效应晶体管10和P型无结型场效应晶体管20均为无结双栅结构。N型无结型场效应晶体管10与P型无结型场效应晶体管20平行放置，二者的栅介质及栅极紧邻，二者的源区、漏区及沟道区通过隔离层30隔开。隔离层30的厚度为2-50nm，用于将N型无结型场效应晶体管10与P型无结型场效应晶体管20电隔离。
图2是本发明第二实施例的反相器的结构示意图，该反相器包括：N型无结型场效应晶体管10、P型无结型场效应晶体管20和隔离层30。其中，N型无结型场效应晶体管10和P型无结型场效应晶体管20均为无结双栅结构。N型无结型场效应晶体管10与P型无结型场效应晶体管20平行放置，二者的栅介质、栅极、源区、漏区及沟道区通过隔离层30隔开。隔离层30的厚度为2-50nm，用于将N型无结型场效应晶体管10与P型无结型场效应晶体管20电隔离。
图3是本发明第三实施例的反相器的结构示意图，该反相器包括：N型无结型场效应晶体管10、P型无结型场效应晶体管20和隔离层30。其中，N型无结型场效应晶体管10和P型无结型场效应晶体管20均为无结三栅结构。N型无结型场效应晶体管10与P型无结型场效应晶体管20平行放置，且二者的源区、漏区及沟道区的无栅面相对并通过隔离层30隔开。隔离层30的厚度为2-50nm，用于将N型无结型场效应晶体管10与P型无结型场效应晶体管20电隔离。需要说明的是，尽管图3中示出了实施例的反向器中的N型无结型场效应晶体管10的栅介质及栅极与P型无结型场效应晶体管20的栅介质及栅极通过隔离层30隔开，但这仅是出于示例的方便，而非限定。该实施例的反向器中的N型无结型场效应晶体管10的栅介质及栅极与P型无结型场效应晶体管20的栅介质及栅极也可以是紧邻的。
图1至图3示出的本发明实施例的反相器在工作时，与常规反相器类似：将N型无结型场效应晶体管10和P型无结型场效应晶体管20的栅极接输入电压Vin，N型无结型场效应晶体管10的源极接地Vgnd，P型无结型场效应晶体管20的源极接电源电压Vdd，以N型无结型场效应晶体管10的漏极与P型无结型场效应晶体管20的漏极为输出端，接后级电路的输入端，例如可以用一个电容C代替后级电路。
为了使本领域技术人员更好地理解本发明的结构，图4示出了本发明实施例的反相器的共有的核心结构的细节，其中（a）为立体示意图，（b）为俯视图，（c）为前视图，（d）为侧视图。如图4所示，其中，N型无结型场效应晶体管10包括第一沟道区110、第一源极120、第一漏极130、第一栅介质140和第一栅极150，P型无结型场效应晶体管20包括第二沟道区210、第二源极220、第二漏极230、第二栅介质240和第二栅极250。
由上可知，本发明的反相器本质上即两个互补的无结场效应管近距离平行排列并且电隔离。双栅/三栅无结晶体管相对于单栅晶体管而言有更好的栅控制能力；相对于环栅结构或者Fin结构，通过调节宽长比来调节电流时，阈值电压几乎不受影响，并且比Fin结构的制造工艺要简单的多。下面结合图5说明本发明原理。
一方面，从图5中可以直观的看出当隔离层厚度减小到一定程度时，由于沟道的高掺杂浓度，N型无结型场效应晶体管（nJL）和P型无结型场效应晶体管(pJL)的沟道彼此形成一个侧栅的作用。pJL沟道掺杂类型和nJL栅的掺杂类型相同，在没有外加电压的情况下，pJL的沟道对nJL的作用和nJL的栅的作用一样，同理所以nJL的沟道对pJL的作用和pJL的栅的作用一样。当栅压从高到低翻转时，当栅压保持在高电平即1.2V时，pJL截止，nJL导通，这时，nJL的沟道对地电压为0V，如果H较小，这个“侧栅”使得pJL中通过的空穴电流增大，造成静态功耗相对H较大的反相器更大；而当输入电压由高电平到低电平变化时（从1.2V变到0V时），由于pJL截止时本身通过的较大空穴电流已经使pJL处于预导通状态，所以在输入电压突变时，pJL更容易从截止状态变到导通状态，由高到低的翻转延迟减小。当栅压从低到高翻转时，当栅压保持在低电平即0V时，nJL截止，pJL导通，这时，pJL的沟道对地电压为1.2V，如果H较小，这个“侧栅”使得nJL中通过的电子电流增大，造成静态功耗相对H较大的反相器更大；而当输入电压由低电平到高电平变化时（从0V变到1.2V时），由于nJL截止时本身通过的较大电子电流已经使nJL处于预导通状态，所以在输入电压突变时，nJL更容易从截止状态变到导通状态，由低到高的翻转延迟减小。
另一方面，从仿真的电流结果来说，我们看到静态电流值随着H的减小而增大。并且较大的静态电流会是截止的管子打开的速度较快。因此我们可以得出这个反相器的侧栅作用可以提供一个新的静态功耗和电路延迟的折中。
从以上分析我们可以得出，构成反相器的两晶体管的沟道对彼此形成了一种“侧栅”效应，这个效应使得当隔离层厚度减小时，反相器的延迟性能变好，而反相器的功耗却变差。
在本发明的一个实施例中，隔离层30的材料可以为单晶的BeO、(Gd1-xErx)2O3、(Gd1-xNdx)2O3、(Er1-xNdx)2O3、(Pr1-xLax)2O3、(Pr1-xNdx)2O3、(Pr1-xGdx)2O3、(Er1-xLax)2O3中的一种或多种的组合，其中x的取值范围为0-1。在制造三维芯片的过程中，多个反相器的隔离层30会在垂直于衬底表面的方向上堆叠。如果使用非晶材料或者多晶材料的隔离层，那么在隔离层30与相邻的N型无结型场效应晶体管10和P型无结型场效应晶体管20接触面上存在较多的缺陷，会对沟道的迁移率产生损伤。而采用单晶材料的隔离层30，可以利用外延的方法直接在在隔离层30上生长单晶半导体材料，这样不仅简化工艺，易于形成多层沟道层的堆叠的三维结构，同时也极大的提高沟道材料的质量，进而提高器件的驱动能力。优选地，隔离层30可以采用单晶结构的BeO等材料，BeO具有非常高的热导率，可以提高芯片的散热能力。
在本发明的一个实施例中，隔离层30的材料可以为多晶或非晶的BeO、SiO2、(Gd1- xErx)2O3、(Gd1-xNdx)2O3、(Er1-xNdx)2O3、(Pr1-xLax)2O3、(Pr1-xNdx)2O3、(Pr1-xGdx)2O3、(Er1-xLax)2O3中的一种或多种的组合，其中x的取值范围为0-1。
在本发明的一个实施例中，N型无结型场效应晶体管10与P型无结型场效应晶体管20的沟道厚度均小于30nm。当沟道厚度足够小时，栅极才能将沟道耗尽。
在本发明的一个实施例中，隔离层的厚度优选为2-10nm。
在本发明的一个实施例中，N型无结型场效应晶体管10和P型无结型场效应晶体管20的源区、漏区及沟道区的材料可以为高浓度掺杂的单晶硅，栅极的材料为低浓度掺杂的多晶硅、功函数匹配的金属或合金中的一种或多种的组合。
N型无结型场效应晶体管10中所述源区、漏区及沟道区沿着沟道方向的掺杂浓度相等，并且P型无结型场效应晶体管20中沿着沟道方向的源区、漏区及沟道区沿着沟道方向的掺杂浓度相等，并且掺杂浓度大于1018cm-3。较高的掺杂浓度可以减小器件的导通电阻，提高电流驱动能力。需要说明的是，N型无结型场效应晶体管10和P型无结型场效应晶体管20中沿着垂直沟道方向也可以为渐变掺杂。因为器件对远离栅的沟道部分的控制能力较弱，是关态漏电流比较集中的地方，为了提高对远离栅的沟道部分的控制能力，在离栅极较近的沟道区域会使用较低的掺杂浓度。这样可以帮助耗尽层扩散到更远的沟道区域，与此同时，在沟道最先导通的区域使用相对较高的掺杂浓度可以提高器件的电流驱动能力。
为使本领域技术人员更好地理解本发明，下面给出具体实施例做进一步说明。
综上所述，本发明的反相器通过利用组成反相器两晶体管之间的类栅现象减少传播延时，优化反相器性能，减少反相器所占的芯片的面积。
为了研究本发明的反相器的延迟及功耗，我们利用SENTAURUS TCAD软件对表1中的本发明的反相器进行三维仿真。
表1 本实验的无结晶体管的参数
首先获得该反相器的输出由高电平翻转到低电平所需的电路延迟时间随隔离氧化层厚度H的变化曲线，然后获得该反相器的输出由低电平翻转到高电平所需的电路延迟时间随隔离氧化层厚度H的变化曲线，二者计算算术平均值，可以得到如图6所示的总时间延迟随隔离氧化层厚度的变化曲线。从图6中可以看出，隔离层厚度小于50nm时总时间延迟明显减小。
其次，通过提取反相器瞬态方针时的工作电流，根据Pstat=IstatVDD可以得出反相器的静态功耗。静态功耗和延迟的积也可以计算得到。通过图7所示的反相器静态功耗随隔离层厚度H的变化曲线可以看出：在当H大于50nm时，反相器的静态功耗几乎不变，即不受H的影响。一旦H小于50nm，反相器的静态功耗呈指数上升。所以如果考虑反相器的静态功耗的话，那么H越大，反相器的静态功耗性能越好。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (1)
1.一种反相器，其特征在于，包括：
N型无结型场效应晶体管，其中，所述N型无结型场效应晶体管为无结型三栅结构；
P型无结型场效应晶体管，其中，所述P型无结型场效应晶体管为无结型三栅结构，所述N型无结型场效应晶体管与所述P型无结型场效应晶体管平行放置，且所述N型无结型场效应晶体管的源区、漏区及沟道区的无栅面与所述P型无结型场效应晶体管的源区、漏区及沟道区的无栅面相对并通过隔离层隔开，其中，所述N型无结型场效应晶体管的沟道长度与所述P型无结型场效应晶体管的沟道长度均小于30nm，以及所述N型无结型场效应晶体管中所述源区、漏区及沟道区沿着沟道方向的掺杂浓度相等，并且所述P型无结型场效应晶体管中沿着沟道方向的所述源区、漏区及沟道区沿着沟道方向的掺杂浓度相等；
所述隔离层，所述隔离层的厚度为2-50nm，用于将所述N型无结型场效应晶体管与所述P型无结型场效应晶体管电隔离，其中，所述的隔离层为单晶的BeO、(Gd1-xErx)2O3、(Gd1- xNdx)2O3、(Er1-xNdx)2O3、(Pr1-xLax)2O3、(Pr1-xNdx)2O3、(Pr1-xGdx)2O3、(Er1-xLax)2O3中的一种或多种的组合，其中x的取值范围为0-1，或者，所述的隔离层为多晶或非晶的BeO、SiO2、(Gd1- xErx)2O3、(Gd1-xNdx)2O3、(Er1-xNdx)2O3、(Pr1-xLax)2O3、(Pr1-xNdx)2O3、(Pr1-xGdx)2O3、(Er1-xLax)2O3中的一种或多种的组合，其中x的取值范围为0-1。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410049719.4A CN103812501B (zh) | 2014-02-13 | 2014-02-13 | 反相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410049719.4A CN103812501B (zh) | 2014-02-13 | 2014-02-13 | 反相器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103812501A CN103812501A (zh) | 2014-05-21 |
| CN103812501B true CN103812501B (zh) | 2017-02-15 |
Family
ID=50708784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410049719.4A Expired - Fee Related CN103812501B (zh) | 2014-02-13 | 2014-02-13 | 反相器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103812501B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105244277A (zh) * | 2014-06-26 | 2016-01-13 | 中芯国际集成电路制造(上海)有限公司 | 无结场效应晶体管及其形成方法 |
| CN105448718A (zh) * | 2014-07-01 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 无结场效应管及其制作方法 |
| CN106206579B (zh) * | 2015-05-08 | 2019-09-27 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN106057153B (zh) * | 2016-07-20 | 2018-11-23 | 武汉华星光电技术有限公司 | 反相器结构及其显示面板 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5671397A (en) * | 1993-12-27 | 1997-09-23 | At&T Global Information Solutions Company | Sea-of-cells array of transistors |
| US6034401A (en) * | 1998-02-06 | 2000-03-07 | Lsi Logic Corporation | Local interconnection process for preventing dopant cross diffusion in shared gate electrodes |
| US6448615B1 (en) * | 1998-02-26 | 2002-09-10 | Micron Technology, Inc. | Methods, structures, and circuits for transistors with gate-to-body capacitive coupling |
| US6498371B1 (en) * | 2001-07-31 | 2002-12-24 | Advanced Micro Devices, Inc. | Body-tied-to-body SOI CMOS inverter circuit |
| CN1507063A (zh) * | 2002-12-06 | 2004-06-23 | 台湾积体电路制造股份有限公司 | 使用多栅极晶体管的互补金属氧化物半导体晶体管反向器 |
| CN101090116A (zh) * | 2006-06-13 | 2007-12-19 | 株式会社瑞萨科技 | 半导体装置及其制造方法 |
| CN101124687A (zh) * | 2004-10-15 | 2008-02-13 | 吉莱特公司 | 具有改善阳极的碱性电池 |
| CN101958328A (zh) * | 2009-07-16 | 2011-01-26 | 中芯国际集成电路制造(上海)有限公司 | Cmos器件及其制造方法 |
| CN103178060A (zh) * | 2011-12-23 | 2013-06-26 | 上海中科联和显示技术有限公司 | 场效应晶体管互补反相器及其制备方法 |
| CN103337519A (zh) * | 2013-06-26 | 2013-10-02 | 清华大学 | 场效应晶体管及其形成方法 |
-
2014
- 2014-02-13 CN CN201410049719.4A patent/CN103812501B/zh not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5671397A (en) * | 1993-12-27 | 1997-09-23 | At&T Global Information Solutions Company | Sea-of-cells array of transistors |
| US6034401A (en) * | 1998-02-06 | 2000-03-07 | Lsi Logic Corporation | Local interconnection process for preventing dopant cross diffusion in shared gate electrodes |
| US6448615B1 (en) * | 1998-02-26 | 2002-09-10 | Micron Technology, Inc. | Methods, structures, and circuits for transistors with gate-to-body capacitive coupling |
| US6498371B1 (en) * | 2001-07-31 | 2002-12-24 | Advanced Micro Devices, Inc. | Body-tied-to-body SOI CMOS inverter circuit |
| CN1507063A (zh) * | 2002-12-06 | 2004-06-23 | 台湾积体电路制造股份有限公司 | 使用多栅极晶体管的互补金属氧化物半导体晶体管反向器 |
| CN101124687A (zh) * | 2004-10-15 | 2008-02-13 | 吉莱特公司 | 具有改善阳极的碱性电池 |
| CN101090116A (zh) * | 2006-06-13 | 2007-12-19 | 株式会社瑞萨科技 | 半导体装置及其制造方法 |
| CN101958328A (zh) * | 2009-07-16 | 2011-01-26 | 中芯国际集成电路制造(上海)有限公司 | Cmos器件及其制造方法 |
| CN103178060A (zh) * | 2011-12-23 | 2013-06-26 | 上海中科联和显示技术有限公司 | 场效应晶体管互补反相器及其制备方法 |
| CN103337519A (zh) * | 2013-06-26 | 2013-10-02 | 清华大学 | 场效应晶体管及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103812501A (zh) | 2014-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Mertens et al. | Forksheet FETs for advanced CMOS scaling: forksheet-nanosheet co-integration and dual work function metal gates at 17nm NP space | |
| CN102214684B (zh) | 一种具有悬空源漏的半导体结构及其形成方法 | |
| CN103812501B (zh) | 反相器 | |
| Goel et al. | Temperature effects on threshold voltage and mobility for partially depleted SOI MOSFET | |
| Yamada et al. | Suppression of drain-induced barrier lowering in silicon-on-insulator MOSFETs through source/drain engineering for low-operating-power system-on-chip applications | |
| Lin et al. | Vertical transistor with n-bridge and body on gate for low-power 1T-DRAM application | |
| CN103700631A (zh) | 无结mos fet器件的制备方法 | |
| CN102214682B (zh) | 具有悬空源漏的半导体结构及其形成方法 | |
| CN102097463A (zh) | 半自对准双极晶体管及其制造工艺方法 | |
| Eng et al. | Numerical study of a highly scaled bulk MOSFET with block oxide and source/drain-tied structure | |
| CN102738152B (zh) | 一种双多晶的应变Si BiCMOS集成器件及制备方法 | |
| CN102738161B (zh) | 一种双多晶双应变混合晶面Si基BiCMOS集成器件及制备方法 | |
| CN102800681B (zh) | 一种SOI SiGe BiCMOS集成器件及制备方法 | |
| Patil et al. | Novel δ-doped partially insulated junctionless transistor for mixed signal integrated circuits | |
| CN106783986B (zh) | 一种硅基异质结遂穿场效应晶体管 | |
| CN102916015B (zh) | 一种基于SOI SiGe HBT的应变Si BiCMOS集成器件及制备方法 | |
| CN102751292B (zh) | 一种基于三多晶SiGe HBT的混合晶面应变BiCMOS集成器件及制备方法 | |
| Liao et al. | The Study of the Device Performance of the Hetero-junction Vertical Trench MOSFET | |
| CN102723341B (zh) | 一种混合晶面应变Si垂直沟道BiCMOS集成器件及制备方法 | |
| CN102723331B (zh) | 一种基于应变Si回型沟道工艺的应变BiCMOS集成器件及制备方法 | |
| CN102738158B (zh) | 一种基于自对准工艺的应变Si BiCMOS集成器件及制备方法 | |
| CN102723340B (zh) | 一种SOI BJT双应变平面BiCMOS集成器件及制备方法 | |
| CN105870060B (zh) | 电子装置和系统及用于制造和使用该电子装置和系统的方法 | |
| CN102738163B (zh) | 一种双多晶SiGe HBT混合晶面BiCMOS集成器件及制备方法 | |
| CN104282570B (zh) | 半导体器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170215 Termination date: 20210213 |