CN103811294A

CN103811294A - 一种半导体器件的制造方法

Info

Publication number: CN103811294A
Application number: CN201210445650.8A
Authority: CN
Inventors: 舒强; 胡华勇
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Corp
Priority date: 2012-11-08
Filing date: 2012-11-08
Publication date: 2014-05-21
Anticipated expiration: 2032-11-08
Also published as: CN103811294B

Abstract

本发明提供一种半导体器件的制造方法，涉及半导体技术领域。所述方法包括：步骤S101：提供半导体衬底；步骤S102：在所述半导体衬底拟进行离子注入的区域与待形成离子注入遮蔽层的区域的交界处形成抗反射层；步骤S103：利用光刻胶在所述半导体衬底上形成离子注入遮蔽层。本发明的半导体器件的制造方法，由于增加了在拟进行离子注入的区域与待形成离子注入遮蔽层的区域的交界处形成抗反射层的步骤，在对光刻胶薄膜进行曝光以形成离子注入遮蔽层的过程中，可以减弱或阻止来自半导体衬底的反射光进入光刻胶薄膜，避免了反射光易造成离子注入遮蔽层尺寸缩小的问题，保证了离子注入遮蔽层的关键尺寸，提高了半导体器件的性能。

Description

一种半导体器件的制造方法

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。

背景技术

在半导体技术领域中，随着纳米加工技术的迅速发展，晶体管的特征尺寸已进入纳米级。随着器件尺寸的不断减小，离子注入遮蔽层（IMP block layer）的关键尺寸（critical dimension，CD）和对准精度（overlay tolerance）也在快速地不断缩小，以满足器件尺寸不断减小的需要。

相应地，离子注入遮蔽层（一般为光刻胶）下方的半导体衬底的反射率以及形貌变化给离子注入遮蔽层的关键尺寸带来了越来越严重的影响。如图1所示，在现有的半导体器件制程中，由于在半导体衬底100上的前沟槽隔离（STI）101的形貌特点（侧边具有一定倾角），在通过光刻工艺对光刻胶薄膜进行曝光、显影形成离子注入遮蔽层的过程中，在曝光时往往会有反射光（如图中箭头所示）进入光刻胶薄膜，这些射入光刻胶薄膜的反射光将造成最终得到的图形化的光刻胶102（即离子注入遮蔽层）的尺寸缩小，进而最终影响离子注入遮蔽层的关键尺寸，导致离子注入遮蔽层的关键尺寸往往并不均匀。当半导体技术的工艺节点发展到32nm及以下，上述问题更加明显。

虽然现有技术中针对上述问题，已经存在一些改进方案，比如在用于形成离子注入遮蔽层的光刻胶的下方使用BARC、DBARC（developer-soluble bottom anti-reflective coating）、TARC等，以及应用OPC（Optical Proximity Correction，光学临近矫正）等，然而这些方案均存在一定的问题，比如应用BARC技术存在成本高以及刻蚀加载问题，DBARC技术还不成熟，TARC对改善半导体衬底的CD均匀性并无帮助，而将OPC技术应用于半导体衬底的技术并不成熟并且工艺比较复杂等。

因此，需要提出一种新的半导体器件的制造方法，解决上述的离子注入遮蔽层下方的反射光影响离子注入遮蔽层的关键尺寸的问题，提高半导体器件的性能。

发明内容

针对现有技术的不足，本发明提供了一种半导体器件的制造方法。所述方法包括如下步骤：

步骤S101：提供半导体衬底；

步骤S102：在所述半导体衬底拟进行离子注入的区域与待形成离子注入遮蔽层的区域的交界处形成抗反射层；

步骤S103：利用光刻胶在所述半导体衬底上形成离子注入遮蔽层。

其中，所述抗反射层与所述离子注入遮蔽层的交叠宽度大于等于15nm。

进一步的，所述抗反射层为多晶硅层。

优选的，所述多晶硅层的厚度大于

进一步的，所述多晶硅层为在形成多晶硅栅极时形成的辅助多晶硅图形之一。

进一步的，所述半导体器件为在现有的半导体器件的基础上改进制得；

其中，所述现有的半导体器件包括：有源区、拟进行离子注入的区域、多晶硅栅极、以及与所述多晶硅栅极同层且用相同材料形成的第一辅助多晶硅图形、第二辅助多晶硅图形与第三辅助多晶硅图形；所述第三辅助多晶硅图形靠近所述拟进行离子注入的区域，且与所述拟进行离子注入的区域的间距大于零；

在所述步骤S102中，在所述现有的半导体器件的基础上，向所述有源区的方向扩大所述拟进行离子注入的区域，使所述拟进行离子注入的区域与所述第三辅助多晶硅图形存在交叠。

在所述步骤S102中，在所述现有的半导体器件的基础上，向拟进行离子注入的区域的方向增大所述第三辅助多晶硅图形的宽度。

进一步的，所述第三辅助多晶硅图形的边缘接近所述拟进行离子注入的区域或者与所述拟进行离子注入的区域存在交叠。

其中，所述第三辅助多晶硅图形的宽度大于等于其他辅助多晶硅图形的宽度。

优选的，所述第三辅助多晶硅图形的宽度为其他辅助多晶硅图形宽度的2~5倍。

其中，所述抗反射层为条状。

进一步的，所述步骤S103包括：

步骤S1031：在所述半导体衬底上涂布一层光刻胶薄膜；

步骤S1032：利用掩膜板对所述光刻胶薄膜进行曝光、显影处理，在所述待形成离子注入遮蔽层的区域形成图形化的光刻胶。

其中，在所述步骤S103之后还包括步骤S104：以所述离子注入遮蔽层为掩膜，在所述拟进行离子注入的区域进行离子注入。

本发明的半导体器件的制造方法，由于增加了在拟进行离子注入的区域与待形成离子注入遮蔽层的区域的交界处形成抗反射层的步骤，在对光刻胶薄膜进行曝光以形成离子注入遮蔽层的过程中，可以减弱或阻止来自半导体衬底的反射光进入光刻胶薄膜，避免了反射光容易造成离子注入遮蔽层尺寸缩小的问题，保证了离子注入遮蔽层的关键尺寸，进而提高了半导体器件的性能。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1为现有技术中的一种半导体器件的制造方法的形成离子遮蔽层后的结构的剖面图；

图2A-图2C为本发明实施例的一种半导体器件的制造方法的各步骤完成后形成的结构的剖面图；

图3A-图3C为本发明实施例的一种半导体器件的制造方法的具体实现方式的示意图，其中图3A为现有技术；

图4为本发明实施例提出的一种半导体器件的制造方法的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，部件（层、区等）的比例关系并不代表各部件的真实尺寸和比例；为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该规格书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。

除非另外定义，在此使用的所有术语(包括技术和科学术语)具有与本发明领域的普通技术人员所通常理解的相同的含义。还将理解，诸如普通使用的字典中所定义的术语应当理解为具有与它们在相关领域和/或本规格书的环境中的含义一致的含义，而不能在理想的或过度正式的意义上解释，除非这里明示地这样定义。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的半导体器件的制造方法。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

本发明实施例提供一种半导体器件的制造方法。下面，参照图2A-2C、图3A-图3C以及图4来描述本发明提出的半导体器件的制造方法的一个示例性方法的详细步骤。其中，图2A-图2C为本发明实施例的一种半导体器件的制造方法的各步骤完成后形成的结构的剖面图；图4为本发明实施例提出的一种半导体器件的制造方法的流程图。图3A-图3C为本发明实施例的一种半导体器件的制造方法的关键步骤的具体实现方式的示意图（俯视图）。

本发明实施例提供的半导体器件的制造方法，具体包括如下步骤：

步骤1、提供一半导体衬底200，该半导体衬底200包括浅沟槽隔离（STI）201以及位于前沟槽隔离201之间的有源区（AA区），如图2A所示。

本发明实施例中，各示意图（图2A至图2C）仅示出了半导体器件的一部分；在本发明实施例的半导体器件中，还可以包括其他部件或膜层，因与本发明实施例的发明点无关，故不作限定和阐述。

作为示例，在本实施例中，所述半导体衬底200选用单晶硅材料构成。所述半导体衬底中还形成有各种阱(well)结构，为了简化，图示中予以省略。上述形成阱(well)结构等的工艺步骤已经为本领域技术人员所熟习，在此不再详细加以描述。

步骤2、在半导体衬底200的拟进行离子注入的区域与待形成离子注入遮蔽层的区域的交界处形成抗反射层202，如图2B所示。

其中，所述抗反射层202的形状，可以为条状或其他合适的形状。优选的，抗反射层202与待形成的离子注入遮蔽层的交叠宽度不小于（即大于等于）15nm，以保证抗反射的效果。

在本发明实施例中，抗反射层202优选采用多晶硅层。因为多晶硅作为抗反射层，具有更优的抗反射效果。其中，所述多晶硅层的厚度可以是满足抗反射需要的任意厚度，优选的，所述多晶硅层的厚度大于

进一步优选的，当所述抗反射层为多晶硅层时，所述多晶硅层为在形成多晶硅栅极时同时形成的辅助多晶硅图形（dummy poly）。此时，只需对形成多晶硅栅极（含辅助多晶硅图形）的掩膜板稍稍进行调整即可实现，并不需要额外的工艺，有利于降低成本。

以下，以抗反射层为多晶硅层，且多晶硅层为在形成多晶硅栅极时同时形成的辅助多晶硅图形（dummy poly）的情况为例，对本发明实施例的两种具体实现方式进行说明，具体参照图3A至图3C。其中，图3A-图3C为本发明实施例的一种半导体器件的制造方法的关键步骤（形成抗反射层的步骤）的具体实现方式的示意图（俯视图），也可以视为相关步骤的具体设计规则的示意图。其中，图3A为现有技术（未形成抗反射层），图3B与图3C为本发明实施例的两种具体实现方式，即在现有设计方案上改进的两种设计方案。

如图3A所示，在现有技术中，半导体衬底（图中未示出）包括AA区301、拟进行离子注入的区域303（为描述简要，也称“离子注入区”，实际上此时尚未进行离子注入）以及器件多晶硅栅极302、第一辅助多晶硅图形3021、第二辅助多晶硅图形3022和第三辅助多晶硅图形3023；其中，多晶硅栅极302、第一辅助多晶硅图形3021、第二辅助多晶硅图形3022和第三辅助多晶硅图形3023为同时在同一工艺中利用多晶硅形成，具体不再赘述。由图3A可知，在现有技术中，第一辅助多晶硅图形3021、第二辅助多晶硅图形3022和第三辅助多晶硅图形3023均与离子注入区不存在交叠，即均不位于离子注入遮蔽层的边缘位置，无法阻止在利用光刻胶形成离子注入遮蔽层时的反射光。在现有的设计方案（design rule）中，第一辅助多晶硅图形3021、第二辅助多晶硅图形3022与多晶硅栅极302的宽度相同，且在第一辅助多晶硅图形3021、第二辅助多晶硅图形3022与多晶硅栅极302三者中，任意相邻的二者之间的间距（pitch）相同；且优选地，在第一辅助多晶硅图形3021、第二辅助多晶硅图形3022与多晶硅栅极302以及第三辅助多晶硅图形3023四者中，任意相邻的两者之间的间距相同。其中，在现有技术中，第三辅助多晶硅图形3023与离子注入区303的距离大于零，如图3A所示。并且，第三辅助多晶硅图形3023与离子注入区303的间距一般大于等于15nm。

本发明实施例的一种具体实现方式如图3B所示，在现有技术（图3A）的基础上，向有源区（AA）301的方向扩大离子注入区303，使离子注入区303与第三辅助多晶硅图形3023存在交叠，如图3B所示。实现这一方案，仅需对设计规则进行改变，在具体设计时，保持第一辅助多晶硅图形3021、第二辅助多晶硅图形3022、第三辅助多晶硅图形3023与多晶硅栅极302的宽度以及它们之间的间距不变，向AA区301的方向扩大拟进行离子注入的区域使其与第三辅助多晶硅图形3023存在交叠。经过前述设计规则的调整，在实际的半导体器件制造过程中，形成的第三辅助多晶硅图形3023将位于离子注入遮蔽层的边缘。此时，第三辅助多晶硅图形3023相当于前述的多晶硅层（即图2C中的抗反射层202），其可以在利用光刻胶形成离子注入遮蔽层时，减弱或阻止来自半导体衬底的反射光进入曝光过程中的光刻胶（薄膜），避免造成最终图形化的光刻胶（即离子注入遮蔽层）的尺寸缩小，保证离子注入遮蔽层的关键尺寸。

本发明实施例的另一种具体实现方式如图3C所示，在现有技术（图3A）的基础上，向拟进行离子注入的区域303的方向增大第三辅助多晶硅图形3023的宽度，优选地，增大宽度后的第三辅助多晶硅图形3023的边缘接近离子注入区303或者与离子注入区303存在交叠，如图3C所示。实现这一方案，仅需对设计规则进行改变，在具体设计时，保持第一辅助多晶硅图形3021、第二辅助多晶硅图形3022与多晶硅栅极302、离子注入区303以及它们之间的间距不变，向离子注入区303的方向增大第三辅助多晶硅图形3023的宽度，优选地，使增大宽度后的第三辅助多晶硅图形3023的边缘接近离子注入区303（但不交叠）或者与离子注入区303存在交叠。经过前述设计规则的调整，在实际的半导体器件制造过程中，形成的第三辅助多晶硅图形3023将位于离子注入遮蔽层的边缘。此时，第三辅助多晶硅图形3023相当于前述的多晶硅层（即图2C中的抗反射层202）；这一方式也可以在利用光刻胶形成离子注入遮蔽层时，减弱或阻止来自半导体衬底的反射光进入光刻胶，避免造成最终图形化的光刻胶（即离子注入遮蔽层）的尺寸缩小，保证离子注入遮蔽层的关键尺寸。

其中，优选的，在保证光刻和设计规则的情况下，第三辅助多晶硅图形3023的宽度为第一辅助多晶硅图形3021和第二辅助多晶硅图形3022的宽度的2~5倍。

其中，在图3A至图3C限定的具体实现方式中，第三辅助多晶硅图形3023（即抗反射层202）仅仅是示例作用，实际上，第三辅助多晶硅图形3023并不限定为如图所示的一个，也可以为多个，其可以根据实际工艺需要进行选择与设定。实现本步骤，仅需如上所示在现有的设计规则的基础上，对离子注入区或第三辅助多晶硅图形的设计规则进行一定的调整即可。相对于重新设计关于所有部件的设计规则，可以提高设计效率，降低设计难度和成本。

步骤3、在所述半导体衬底200上利用光刻胶形成离子注入遮蔽层203，如图2C所示。显然，离子注入遮蔽层203的边缘的下方存在抗反射层202。

其中，示例性地，形成离子注入遮蔽层203的方法可以如下所示：

步骤301：在所述半导体衬底200上涂布一层光刻胶薄膜。所述光刻胶可以为负性光刻胶或正性光刻胶。

步骤302：利用掩膜板对所述光刻胶薄膜进行曝光、显影处理，在所述待形成离子注入遮蔽层的区域形成图形化的光刻胶。其中，所述图形化的光刻胶即为离子注入遮蔽层。

在本发明实施例中，在步骤302中，当利用掩膜板对光刻胶薄膜进行曝光时，由于在光刻胶薄膜下方的边界位置存在抗反射层202，可以阻止或减弱来自半导体衬底的反射光（如图2C中箭头所示）进入光刻胶薄膜102，因而可以避免反射光入射造成的图形化的光刻胶（即离子注入遮蔽层）的尺寸缩小的问题，保证离子注入遮蔽层的关键尺寸。

并且，进一步的，当在步骤2中选用多晶硅时，多晶硅的抗反射效果更好，具有更优的技术效果。更进一步的，当所述多晶硅层为在形成多晶硅栅极时同时形成的辅助多晶硅图形（比如上述的第三辅助多晶硅图形）时，可以在实现更好的技术效果的同时，简化工艺，降低工艺成本。

至此，完成了本发明实施例的示例性的半导体器件的制造方法的介绍。本领域的技术人员可以理解，本发明实施例的方法并不以此为限；虽然本发明实施例对与发明点无关的半导体器件制程中的其他步骤并未进行描述，但这并不代表本发明实施例的半导体器件的制造方法不包括这些步骤，而是由于这些工艺步骤与传统的半导体器件加工工艺完全相同而不再赘述。

在本发明实施例中，在完成步骤3之后，还可以包括步骤4：进行离子注入。具体地，以所述离子注入遮蔽层203为掩膜，在所述半导体衬底200的拟进行离子注入的区域进行离子注入。该步骤可以采用任何可行工艺来实现，在此不再赘述。

本发明实施例的半导体器件的制造方法，由于增加了在拟进行离子注入的区域与待形成离子注入遮蔽层的区域的交界处形成抗反射层的步骤，在对光刻胶薄膜进行曝光以形成离子注入遮蔽层的过程中，可以减弱或阻止来自半导体衬底的反射光进入光刻胶薄膜，避免了反射光容易造成离子注入遮蔽层尺寸缩小的问题，保证了离子注入遮蔽层的关键尺寸。进而在一定程度上保证了离子注入的工艺要求，提高了半导体器件的性能。

参照图4，其中示出了本发明提出的半导体器件的制造方法中的一种典型方法的流程图，用于简要示出整个制造工艺的流程。该方法具体包括：

步骤S101：提供半导体衬底；

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种半导体器件的制造方法，其特征在于，所述方法包括如下步骤：

步骤S101：提供半导体衬底；

2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述抗反射层与所述离子注入遮蔽层的交叠宽度大于等于15nm。

3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述抗反射层为多晶硅层。

4.如权利要求3所述的半导体器件的制造方法，其特征在于，所述多晶硅层的厚度大于

5.如权利要求3所述的半导体器件的制造方法，其特征在于，所述多晶硅层为在形成多晶硅栅极时形成的辅助多晶硅图形之一。

6.如权利要求5所述的半导体器件的制造方法，其特征在于，

所述半导体器件为在现有的半导体器件的基础上改进制得；

7.如权利要求5所述的半导体器件的制造方法，其特征在于，所述半导体器件为在现有的半导体器件的基础上改进制得；

8.如权利要求7所述的半导体器件的制造方法，其特征在于，

所述第三辅助多晶硅图形的边缘接近所述拟进行离子注入的区域或者与所述拟进行离子注入的区域存在交叠。

9.如权利要求7所述的半导体器件的制造方法，其特征在于，所述第三辅助多晶硅图形的宽度大于等于其他辅助多晶硅图形的宽度。

10.如权利要求7所述的半导体器件的制造方法，其特征在于，所述第三辅助多晶硅图形的宽度为其他辅助多晶硅图形宽度的2~5倍。

11.如权利要求1所述的半导体器件的制造方法，其特征在于，所述抗反射层为条状。

12.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S103包括：

步骤S1031：在所述半导体衬底上涂布一层光刻胶薄膜；

13.如权利要求1~12任一项所述的半导体器件的制造方法，其特征在于，在所述步骤S103之后还包括步骤S104：以所述离子注入遮蔽层为掩膜，在所述拟进行离子注入的区域进行离子注入。