CN103811045B - 一种高可靠性、亦可多比特存储的双功能存储单元 - Google Patents

一种高可靠性、亦可多比特存储的双功能存储单元 Download PDF

Info

Publication number
CN103811045B
CN103811045B CN201410072085.4A CN201410072085A CN103811045B CN 103811045 B CN103811045 B CN 103811045B CN 201410072085 A CN201410072085 A CN 201410072085A CN 103811045 B CN103811045 B CN 103811045B
Authority
CN
China
Prior art keywords
mtj
memory element
bunch
layer
magnetic field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410072085.4A
Other languages
English (en)
Other versions
CN103811045A (zh
Inventor
康旺
郭玮
赵巍胜
张有光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhizhen Jingyi Beijing Technology Co ltd
Original Assignee
Beihang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beihang University filed Critical Beihang University
Priority to CN201410072085.4A priority Critical patent/CN103811045B/zh
Publication of CN103811045A publication Critical patent/CN103811045A/zh
Application granted granted Critical
Publication of CN103811045B publication Critical patent/CN103811045B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access

Abstract

一种高可靠性、亦可多比特存储的双功能存储单元,该存储单元由复数个MTJ串联堆积形成一个MTJ簇之后再与一个NMOS晶体管串联组成,称为l竹MTJ上T结构;其中MTJ簇用于存储数据信息,而NMOS晶体管用于对存储单元进行访问控制;MTJ簇的顶端连接位线即BL,底端连接NMOS晶体管的漏极,NMOS晶体管的栅极连接字线即WL,源极连接源极线即SL。本发明提供两种不同的工作模式,即高可靠性模式HR-Mode与多比特存储模式MLC-Mode,为新型存储系统提供了一种相对灵活的设计方案,使其可以根据实际应用的不同性能需求,合理配置存储单元的工作模式,以满足用户的不同需求。

Description

一种高可靠性、亦可多比特存储的双功能存储单元
技术领域
本发明涉及一种高可靠性、亦可多比特存储的双功能存储单元,用于不同的存储应用需求,属于非挥发性存储器技术领域。
背景技术
近年来材料物理与电子学科的快速发展,促使新型非挥发存储器技术,比如自旋转移矩磁性随机存储器(SpinTransferTorqueMagneticRandomAccessMemory,STT-MRAM),相变随机存储器(PhaseChangeRandomAccessMemory,PCRAM)和氧化物电阻性随机存储器(OxideResistiveRandomAccessMemory,OxRRAM)等不断涌现,其已逐步开始进行大规模工业生产,并进入市场。在这些新型的非挥发存储器技术中,STT-MRAM结合了静态随机存储器(SRAM)的高速度、动态随机存储器(DRAM)的高密度以及闪存(Flash)的非挥发性,同时其还具备低功耗、长数据保存时间以及高寿命等特性,因此既可用于大规模数据存储,也可用于逻辑计算,已经被证明是目前最有希望成为下一代通用存储器技术的获选者之一。典型的STT-MRAM存储单元由一个磁性隧道结(MagneticTunnelingJunction,MTJ)和一个N型金属氧化物半导体(N-MetalOxideSemiconductor,NMOS)晶体管组成,称为1MTJ-1T结构,如附图3所示,其中MTJ用于存储二进制数据信息,NMOS晶体管用于对存储单元进行访问控制。
尽管STT-MRAM具有诸多优点,但是相对于其他存储器,其并不能在所有性能上都有优势,目前STT-MRAM的大规模生产与应用主要面临着两个劣势:
1.与OxRRAM相比,随着制造工艺尺寸不断减小,工艺参数偏差越来越大,STT-MRAM的存储可靠性面临严重挑战,尤其是进入深亚微米工艺线(例如小于40nm),其初始误码率(BitErrorRate,BER)越来越高。外围电路级可靠性设计以及系统级可靠性设计方案,例如纠错编码,冗余修复等,在初始误码率比较低的情况下比较有效,但是当进入深亚微米工艺,初始误码率比较高时,这些方案带来严重的面积,功耗与时延等代价。因此需要提供一种器件级的可靠性方案来降低STT-MRAM存储单元的初始误码率。
2.与DRAM或者闪存相比,由于STT-MRAM需要比较大的NMOS晶体管进行存储单元的访问控制,其存储单元的面积相对较大,从而其存储密度相对较小。多比特存储单元MLC(Multi-LevelCell),即一个单元存储多个比特,是一种提高存储密度的有效手段。
不同的应用对存储系统的性能具有不同的需求,比如金融服务需要尽可能高的存储可靠性,对存储密度没有特别高的要求,而视频服务则更追求超大容量,某些个别帧的错误并不影响整体视觉感受。因此需要根据不同的性能需求,设计一种相对灵活的存储方式,来满足不同的应用与客户。
发明内容
一、发明目的:
针对上述背景中提到的STT-MRAM面临的可靠性与存储密度的问题,本发明提供了一种高可靠性、亦可多比特存储的双功能存储单元。它克服了现有技术的不足,是一种相对灵活的存储方式,通过合理配置存储单元的工作模式,来满足不同的应用与客户。
二、技术方案:
本发明的技术方案是,一种高可靠性、亦可多比特存储的双功能存储单元,如图4所示,其特征是该存储单元由多个(记为m,m为大于等于1的整数)MTJ串联堆积形成一个MTJ簇之后再与一个NMOS晶体管串联组成,称为mMTJ-1T结构。其中MTJ簇用于存储数据信息,而NMOS晶体管用于对存储单元进行访问控制。它们之间的连接关系是:MTJ簇的顶端连接位线(BL),底端连接NMOS晶体管的漏极,NMOS晶体管的栅极连接字线(WL),源极连接源极线(SL)。
所述存储单元中的MTJ从上到下由顶端电极,铁磁层一,氧化物隔离层,铁磁层二,以及底端电极共五层构成;
所述存储单元中的MTJ的顶端电极和底端电极是指钽Ta、铝Al、金Au、铬Cr或铜Cu等金属材料中的一种;
所述存储单元中的MTJ的上下两个铁磁层,即铁磁层一与铁磁层二,是指混合金属材料钴铁CoFe、钴铁硼CoFeB或镍铁NiFe中的一种。其中一个铁磁层的磁场极化方向为固定的,称为固定层,而另一个铁磁层的磁场极化方向为自由的,称为自由层。本发明对铁磁层一还是铁磁层二属于固定层或者自由层没有严格规定;
所述存储单元中的MTJ的铁磁层一与铁磁层二为磁各向异性易轴垂直膜面材料,称为垂直磁场各向异性PMA(PerpendicularMagneticAnisotropy)磁性隧道结,简称PMA-MTJ。
所述存储单元中的MTJ的氧化物隔离层是指氧化镁MgO或三氧化二铝Al2O3中的一种,用于产生隧穿效应;
所述存储单元中的NMOS晶体管的栅极接字线WL,漏极经由MTJ簇后接位线BL,源极接源极线SL,源极线一般接地。通过控制字线和位线的电平即可控制NMOS晶体管的开闭,从而控制STT-MRAM存储单元的选择与否。更具体地,当字线或位线为低电平时,NMOS晶体管处于非导通状态,存储单元不可访问;当字线和位线同时为高电平时,NMOS晶体管处于导通状态,存储单元可访问,可对其进行读写操作;
所述存储单元的特点是可以在两种工作模式之间进行切换,即高可靠性模式(HighReliabilityMode,HR-Mode)与多比特存储模式(Multi-LevelCellMode,MLC-Mode)。
所述存储单元处于高可靠性HR-Mode模式时,MTJ簇中的所有(m)MTJ处于相同的相对磁场极化状态(即要么同时处于平行(低电阻)状态,要么同时处于反平行(高电阻)状态),此时该存储单元整体只能表现出两个电阻状态,即(RP,1+RP,2+…+RP,m)或者(RAP,1+RAP,2+…+RAP,m),因此只能存储单比特信息。
所述存储单元处于多比特存储模式MLC-Mode时,MTJ簇中的所有(m)MTJ处于自由可编程状态,即每个MTJ的相对磁场状态均可以配置成平行(低电阻)或者反平行(高电阻)状态,由于RP,1≠RP,2≠…≠RP,m≠RAP,1≠RAP,2≠…≠RAP,m,此时存储单元共有2m个电阻状态,因此可以存储m比特数据信息。
其中,该存储单元中MTJ的顶端电极的厚度为10-200nm,铁磁层一的厚度为0-3nm,氧化物隔离层的厚度为0-2nm,铁磁层二的厚度为0-3nm,底端电极的厚度为10-200nm。
其中,该存储单元中的MTJ的形状为正方形、长方形、圆形或椭圆形中的一种;
其中,该存储单元中的MTJ簇,由m个MTJ串联堆积而成,从上到下依次记为{MTJ1,MTJ2,…,MTJm}。m的取值范围为:1-5;
其中,该存储单元MTJ簇中的各个MTJ均具有两种电阻状态,即高电阻状态(RAP,此时MTJ中固定层与自由层的相对磁场极化方向为反平行状态)和低电阻状态(RP,此时MTJ中固定层与自由层的相对磁场极化方向为平行状态)。可以在MTJ的顶端电极与底端电极两端加一个足够大的双向电子流,通过自旋转移矩STT(SpinTransferTorque)效应来改变自由层的磁场极化方向,从而改变固定层和自由层的相对磁场极化方向,使MTJ可以在两种电阻状态之间进行切换。更具体地,当电子流从固定层流向自由层,则促使自由层的磁场极化方向平行于固定层,表现为低电阻状态;反之当电子流从自由层流向固定层,则促使自由层的磁场极化方向反平行于固定层,表现为高电阻状态;
其中,该存储单元MTJ簇中的各个MTJ的电阻依次记为{Rmtj,1,Rmtj,2,…,Rmtj,m}。根据各个MTJ的相对磁场极化方向,可确定各个MTJ分别处于低阻态和高阻态的电阻值,依次记为{Rmtj,1∈(RP,1,RAP,1),Rmtj,2∈(RP,2,RAP,2),…,Rmtj,m∈(RP,m,RAP,m)};
其中,该存储单元MTJ簇中各个MTJ的电阻值即使在相同的相对磁场极化状态下也具有不同的电阻值,即RP,1≠RP,2≠…≠RP,m≠RAP,1≠RAP,2≠…≠RAP,m;可以通过改变各个MTJ中氧化物隔离层的厚度或者MTJ的面积来实现。
其中,所述存储单元中的MTJ的铁磁层一与铁磁层二也可以为磁各向异性易轴平行膜面材料,称为面内磁场各向异性(In-planeMagneticAnisotropy)磁性隧道结,简称In-plane-MTJ;本发明对存储单元中的MTJ属于PMA-MTJ还是In-plane-MTJ没有严格规定。
三、优点及功效:
本发明提供一种高可靠性、亦可多比特存储的双功能存储单元,其提供两种不同的工作模式,即高可靠性模式HR-Mode与多比特存储模式MLC-Mode,为新型存储系统提供了一种相对灵活的设计方案,使其可以根据实际应用的不同性能需求,合理配置存储单元的工作模式,以满足用户的不同需求。
附图说明
图1-1为磁性隧道结MTJ基本结构示意图;
图1-2为磁性隧道结MTJ在存储单元中的简化结构示意图;
图2-1为In-plane-MTJ在存储单元中的简化结构以及数据表示示意图;
图2-2为PMA-MTJ在存储单元中的简化结构以及数据表示示意图;
图3为典型1MTJ-1T结构的存储单元示意图;
图4为本发明提出的mMTJ-1T结构的双功能存储单元示意图;
图5为以In-plane-MTJ为例,本发明提出的mMTJ-1T存储单元工作在高可靠性模式HR-Mode的示意图;
图6为以In-plane-MTJ为例,本发明提出的mMTJ-1T存储单元工作在多比特存储模式MLC-Mode的示意图;
图7为以In-plane-MTJ为例,本发明提出的mMTJ-1T(m=3)存储单元工作在多比特存储模式MLC-Mode时的电阻状态示意图。
图2-1、2-2、图3、图4、图5、图6和图7中的参数定义为:
→:表示In-plane-MTJ自由层的磁场极化方向向右;
←:表示In-plane-MTJ自由层的磁场极化方向向左;
表示In-plane-MTJ自由层的磁场极化方向既可以向左也可以向右;
表示In-plane-MTJ固定层的磁场极化方向向左,且不可变;
:表示PMA-MTJ自由层的磁场极化方向向上;
:表示PMA-MTJ自由层的磁场极化方向向下;
表示PMA-MTJ固定层的磁场极化方向向上,且不可变;
RP:表示MTJ中固定层与自由层的相对磁场方向处于平行状态,此时MTJ表现为低电阻状态,电阻值记为RP
RAP:表示MTJ中固定层与自由层的相对磁场方向处于反平行状态,此时MTJ表现为高电阻状态,电阻值记为RAP
“1”:表示存储单元写入的逻辑数据1;
“0”:表示存储单元写入的逻辑数据0。
BL:表示位线,为Bit-Line的简称;
WL:表示字线,为Word-Line的简称;
SL:表示源极线,为Source-Line的简称;
MTJ:表示磁性隧道结,为MagneticTunnelingJunction的简称;
NMOS:表示N型金属氧化物半导体,为N-Mental-Oxide-Semiconductor的简称;
MTJ簇:表示由多个MTJ串联堆积而成的集合;
m:表示MTJ簇中MTJ的个数,为大于等于1的整数;
MTJ1:表示MTJ簇中由上到下数起的第一个MTJ;
MTJ2:表示MTJ簇中由上到下数起的第二个MTJ;
MTJ3:表示MTJ簇中由上到下数起的第三个MTJ;
MTJm:表示MTJ簇中由上到下数起的第m个MTJ;
P:表示MTJ中固定层与自由层的相对磁场方向处于平行状态(Parallel,P)状态,为Parallel的简称;
AP:表示MTJ中固定层与自由层的相对磁场方向处于反平行状态(Anti-Parallel,AP)状态,为Anti-Parallel的简称;
P-P-P:MTJ1,MTJ2与MTJ3均处于平行态;
AP-P-P:MTJ1处于反平行态,而MTJ2与MTJ3处于平行态;
P-AP-P:MTJ1与MTJ3处于平行态,而MTJ2处于反平行态;
P-P-AP:MTJ1与MTJ2处于平行态,而MTJ3处于反平行态;
AP-AP-P:MTJ1与MTJ2处于反平行态,而MTJ3处于平行态;
AP-P-AP:MTJ1与MTJ3处于反平行态,而MTJ2处于平行态;
P-AP-AP:MTJ1处于平行态,而MTJ2与MTJ3处于反平行态;
AP-AP-AP:MTJ1,MTJ2与MTJ3均处于反平行态;
具体实施方式
本发明提供一种高可靠性、亦可多比特存储的双功能存储单元。参照附图,进一步说明本发明的实质性特点。附图均为示意图,其中涉及的各功能层或区域的厚度,面积与体积等参数并非实际尺寸。
在此公开了详细的示例性实施例,其特定的结构细节和功能细节仅是描述特定实施例的目的,因此,可以以许多可选择的形式来实施本发明,且本发明不应该被理解为仅仅局限于在此提出的示例实施例,而是应该覆盖落入本发明范围内的所有变化、等价物和可替换物。另外,将不会详细描述或将省略本发明的众所周知的元件,器件与子电路,以免混淆本发明的实施例的相关细节。
图1-1与图1-2为本发明提出的存储单元的基本组成器件之一,磁性隧道结MTJ的基本结构示意图;
磁性隧道结MTJ的基本结构从上到下由顶端电极(10-200nm),铁磁层一(铁磁金属一,0-3nm),氧化物隔离层(0-2nm),铁磁层二(铁磁金属二,0-3nm),以及底端电极(10-200nm)共五层构成;通过采用传统的离子束外延、原子层沉积或磁控溅射的方法将各层物质按照从下到上的顺序镀在衬底上,然后进行光刻、刻蚀等传统纳米器件加工工艺来制备该存储单元;其形状可以制成正方形、长方形(长宽比可以是任意值)、圆形或椭圆形(长宽比可以是任意值)中的一种;铁磁层一与铁磁层二可以为磁各向异性易极化轴垂直膜面材料,即PMA-MTJ,也可以为磁各向异性易极化轴平行膜面材料,即In-plane-MTJ。其中一个铁磁层的磁场极化方向为固定的,称为固定层,而另一个铁磁层的磁场极化方向为自由的,称为自由层,对于哪个铁磁层属于固定层还是自由层没有严格规定,即可以是铁磁层一为固定层,则铁磁层二为自由层,也可以是铁磁层二为固定层,则铁磁层一为自由层。通过改变自由层的磁场极化方向,可以改变两个铁磁层的相对磁场极化方向,从而可以得到不同的电阻状态,更具体地,固定层与自由层相对磁场极化方向平行时呈现出低阻态RP,反平行时呈现出高阻态RAP。为了简化MTJ在电路设计中的表现形式,图1-2给出了其简化结构示意图。本发明对存储单元中的MTJ属于PMA-MTJ还是In-plane-MTJ没有严格规定。
图2-1与图2-2分别为In-plane-MTJ于PMA-MTJ在存储单元中的简化结构以及数据表示示意图;
In-plane-MTJ中铁磁层一与铁磁层二的磁各向异性易极化轴平行于膜面材料,而PMA中铁磁层一与铁磁层二的磁各向异性易极化轴垂直于膜面材料。通过改变自由层的磁场极化方向,可以改变自由层与固定层的相对磁场极化方向,从而得到不同的电阻状态,更具体地,当自由层与固定层的相对磁场极化方向平行时,MTJ呈现出低阻态RP,用于表示二进制数据比特“0”,反平行时呈现出高阻态RAP,用于表示二进制数据比特“1”,或者反之亦可。
图3为典型1MTJ-1T结构的存储单元示意图;
典型1MTJ-1T结构的存储单元由一个磁性隧道结MTJ与一个NMOS晶体管串联构成。其中MTJ用于存储数据信息,可以是PMA-MTJ,也可以是In-plane-MTJ;NMOS晶体管用于对存储单元进行访问控制。NMOS晶体管的栅极接字线(WL,Word-Line),漏极经由MTJ后接位线(BL,Bit-Line),源极接源极线(SL,Source-Line),源极线一般接地。通过控制字线和位线的电压即可控制NMOS晶体管的开闭,从而控制存储单元的选择与否。更具体地,当字线或位线为低电平时,NMOS晶体管处于非导通状态,存储单元不可访问;当字线和位线同时为高电平时,NMOS晶体管处于导通状态,存储单元可访问,可对其进行读写操作;
图4为本发明提出的mMTJ-1T结构的双功能存储单元示意图;
该mMTJ-1T结构的双功能存储单元由m个MTJ串联形成一个MTJ簇之后再与一个NMOS晶体管串联构成。其中MTJ簇用于存储数据信息,而且簇中各个MTJ具有不同的尺寸(面积或者厚度),即使在相同的相对磁场极化状态下,也具有不同的电阻值,即RP,1≠RP,2≠…≠RP,m≠RAP,1≠RAP,2≠…≠RAP,m,这可以通过改变各个MTJ中氧化物隔离层的厚度或者MTJ的面积来实现;NMOS晶体管用于对存储单元进行访问控制。它们之间的连接关系是:MTJ簇的顶端连接位线(BL),底端连接NMOS晶体管的漏极,NMOS晶体管的栅极连接字线(WL),源极连接源极线(SL)。本发明提出的mMTJ-1T结构的双功能存储单元的特征是通过动态调整MTJ簇中各个MTJ的配置状态,可以使存储单元在两种工作模式(即高可靠性模式HR-Mode与多比特存储模式MLC-Mode)之间进行切换。更具体地,当存储单元工作在高可靠性模式HR-Mode时,MTJ簇中的各个MTJ将被配置(写入)成相同的相对磁场极化状态,即m个MTJ要么全部处于低电阻(平行)状态,要么全部处于高电阻(反平行)状态,此时该存储单元能够对制造工艺偏差,外部电磁干扰与写入错误等提供很好的抑制作用,从而具有较高的存储可靠性;当存储单元工作在多比特存储模式MLC-Mode时,MTJ簇中的各个MTJ可以被自由配置(写入)成相同或不同的相对磁场极化状态,从而整个存储单元总共可以存储m比特数据信息,具有较高的存储密度。本实例同时适用于PMA-MTJ与In-plane-MTJ构成的存储单元。
以下以In-plane-MTJ为例,详细说明本发明的具体实施方式。
如图5所示为以In-plane-MTJ为例,本发明提出的mMTJ-1T存储单元工作在高可靠性模式HR-Mode的示意图;
当存储单元工作在高可靠性模式HR-Mode时,MTJ簇中的所有MTJ处于相同的相对磁场极化状态,即要么同时处于平行(低电阻)状态,要么同时处于反平行(高电阻)状态,此时该存储单元整体只能表现出两个电阻值,即RP,1+RP,2+…+RP,m或者RAP,1+RAP,2+…+RAP,m,因此只能存储单比特信息。更具体地,当全部MTJ处于平行(低电阻)状态时,整个存储单元具有相对较低的电阻值,可以代表数据比特“0”,当全部MTJ处于反平行(高电阻)状态时,整个存储单元具有相对较高的电阻值,可以代表数据比特“1”,或者反之亦可。由于簇中所有MTJ处于相同的状态,因此可以大大地减小制造工艺偏差所带来的器件失配;同时由于存储数据信息的判决取决于整个存储单元电阻值Rdata与参考单元电阻值Rref的相对差值的符号,更具体地,当Rdata-Rref>0时,存储的数据比特被判决为“1”,当Rdata-Rref<0时,存储的数据比特被判决为“0”,或者反之亦可。因此即使当MTJ簇中某个或某些个(小于某个门限值,取决于m的大小)MTJ发生写入错误或者错误翻转,其整个存储单元电阻值相对参考电阻值的相对差值的符号并没发生改变,仍然可以正确读取出存储的数据信息,因此可以极大地降低存储单元的初始误码率,提高存储可靠性。本实例同样适用于PMA-MTJ构成的新型mMTJ-1T存储单元。
如图6所示为以In-plane-MTJ为例,本发明提出的mMTJ-1T存储单元工作在多比特存储模式MLC-Mode的示意图;
当存储单元工作在多比特存储模式MLC-Mode时,MTJ簇中的所有MTJ处于自由可编程状态,即每个MTJ可以自由配置成平行(低电阻)或者反平行(高电阻)状态,由于RP,1≠RP,2≠…≠RP,m≠RAP,1≠RAP,2≠…≠RAP,m,此时整个存储单元共有2m个电阻状态,因此可以存储m比特数据信息,而且由于所有MTJ都串联堆积在NMOS晶体管之上,存储单元的面积主要有NMOS晶体管的面积来决定,从而可以大大地提高存储密度。如图7所示为当m=3时存储单元中MTJ簇处于不同相对磁场极化状态下的归一化电阻值(这里纵坐标电阻值均归一化到簇中3个MTJ相对磁场极化状态都处于平行态时的电阻值)。本实例同样适用于PMA-MTJ构成的mMTJ-1T存储单元。

Claims (1)

1.一种高可靠性、亦可多比特存储的双功能存储单元,其特征在于:该存储单元由复数个MTJ串联堆积形成一个MTJ簇之后再与一个NMOS晶体管串联组成,称为mMTj-1T结构;其中MTJ簇用于存储数据信息,而NMOS晶体管用于对存储单元进行访问控制;MTJ簇的顶端连接位线即BL,底端连接NMOS晶体管的漏极,NMOS晶体管的栅极连接字线即WL,源极连接源极线即SL;
该存储单元中的MTJ从上到下由顶端电极,铁磁层一,氧化物隔离层,铁磁层二,以及底端电极共五层构成;
该存储单元中的MTJ的顶端电极和底端电极是指钽Ta、铝Al、金Au、铬Cr或铜Cu金属材料中的一种;
该存储单元中的MTJ的铁磁层一与铁磁层二,是指混合金属材料钴铁CoFe、钴铁硼CoFeB或镍铁NiFe中的一种;其中一个铁磁层的磁场极化方向为固定的,称为固定层,而另一个铁磁层的磁场极化方向为自由的,称为自由层;该存储单元中的MTJ的铁磁层一与铁磁层二为磁各向异性易轴垂直膜面材料,称为垂直磁场各向异性PMA磁性隧道结,简称PMA-MTJ,
该存储单元中的MTJ的氧化物隔离层是指氧化镁MgO或三氧化二铝Al2O3中的一种,用于产生隧穿效应;
该存储单元中的NMOS晶体管的栅极接字线WL,漏极经由MTJ簇后接位线BL,源极接源极线SL,源极线接地;通过控制字线和位线的电平即控制NMOS晶体管的开闭,从而控制STT-MRAM存储单元的选择与否;更具体地,当字线或位线为低电平时,NMOS晶体管处于非导通状态,存储单元不可访问;当字线和位线同时为高电平时,NMOS晶体管处于导通状态,存储单元可访问,对其进行读写操作;
该存储单元能在两种工作模式之间进行切换,即高可靠性模式与多比特存储模式;存储单元处于高可靠性HR-Mode模式时,MTJ簇中的所有MTJ处于相同的相对磁场极化状态,此时该存储单元整体只能表现出两个电阻状态,即(RP,1+RP,2+…+RP,m)或者(RAP,1+RAP,2+…+RAP,m),因此只能存储单比特信息;存储单元处于多比特存储模式MLC-Mode时,MTJ簇中的所有MTJ处于自由可编程状态,即每个MTJ的相对磁场状态均配置成平行低电阻或者反平行高电阻状态,由于RP,1≠RP,2≠…≠RP,m≠RAP,1≠RAP,2≠…≠RAP,m,此时存储单元共有2m个电阻状态,因此存储m比特数据信息;
其中,该存储单元中MTJ的顶端电极的厚度为10-200nm,铁磁层一的厚度为0-3nm,氧化物隔离层的厚度为0-2nm,铁磁层二的厚度为0-3nm,底端电极的厚度为10-200nm;
其中,该存储单元中的MTJ的形状为正方形、长方形、圆形或椭圆形中的一种;
其中,该存储单元中的MTJ簇,由m个MTJ串联堆积而成,从上到下依次记为{MTJ1,MTJ2,…,MTJm},m的取值范围为:1-5;
其中,该存储单元MTJ簇中的各个MTJ均具有两种电阻状态,即高电阻状态和低电阻状态;在MTJ的顶端电极与底端电极两端加一个足够大的双向电子流,通过自旋转移矩STT效应来改变自由层的磁场极化方向,从而改变固定层和自由层的相对磁场极化方向,使MTJ在两种电阻状态之间进行切换;当电子流从固定层流向自由层,则促使自由层的磁场极化方向平行于固定层,表现为低电阻状态;反之当电子流从自由层流向固定层,则促使自由层的磁场极化方向反平行于固定层,表现为高电阻状态;
其中,该存储单元MTJ簇中的各个MTJ的电阻依次记为{Rmtj,1,Rmtj,2,…,Rmtj,m};根据各个MTJ的相对磁场极化方向,确定各个MTJ分别处于低阻态和高阻态的电阻值,依次记为{Rmtj,1∈(RP,1,RAP,1),Rmtj,2∈(RP,2,RAP,2),…,Rmtj,m∈(RP,m,RAP,m)};
其中,该存储单元MTJ簇中各个MTJ的电阻值即使在相同的相对磁场极化状态下也具有不同的电阻值,即RP,1≠RP,2≠…≠RP,m≠RAP,1≠RAP,2≠…≠RAP,m;通过改变各个MTJ中氧化物隔离层的厚度或者MTJ的面积来实现;
其中,该存储单元中的MTJ的铁磁层一与铁磁层二为磁各向异性易轴平行膜面材料,称为面内磁场各向异性磁性隧道结,简称In-plane-MTJ。
CN201410072085.4A 2014-02-28 2014-02-28 一种高可靠性、亦可多比特存储的双功能存储单元 Active CN103811045B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410072085.4A CN103811045B (zh) 2014-02-28 2014-02-28 一种高可靠性、亦可多比特存储的双功能存储单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410072085.4A CN103811045B (zh) 2014-02-28 2014-02-28 一种高可靠性、亦可多比特存储的双功能存储单元

Publications (2)

Publication Number Publication Date
CN103811045A CN103811045A (zh) 2014-05-21
CN103811045B true CN103811045B (zh) 2016-06-15

Family

ID=50707709

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410072085.4A Active CN103811045B (zh) 2014-02-28 2014-02-28 一种高可靠性、亦可多比特存储的双功能存储单元

Country Status (1)

Country Link
CN (1) CN103811045B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104134461B (zh) * 2014-07-17 2018-01-19 北京航空航天大学 一种混合存储单元的读取电路结构
CN104218043B (zh) * 2014-09-05 2018-03-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104362165B (zh) * 2014-10-10 2017-06-16 北京航空航天大学 一种基于磁场辅助的多级单元磁存储器件及制造方法
CN112466358A (zh) * 2020-11-30 2021-03-09 光华临港工程应用技术研发(上海)有限公司 磁性隧道结存储器
CN113744777B (zh) * 2021-09-08 2024-01-02 北京航空航天大学 磁性随机存储器的存储单元及数据多态存储控制方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1564335A (zh) * 2004-04-09 2005-01-12 中国科学院物理研究所 一种以复合铁磁层为铁磁电极的磁隧道结元件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548997B1 (ko) * 2003-08-12 2006-02-02 삼성전자주식회사 다층박막구조의 자유층을 갖는 자기터널 접합 구조체들 및이를 채택하는 자기 램 셀들
KR100732628B1 (ko) * 2005-07-28 2007-06-27 삼성전자주식회사 멀티-비트 데이터 및 싱글-비트 데이터를 저장하는 플래시메모리 장치
US8553449B2 (en) * 2009-01-09 2013-10-08 Micron Technology, Inc. STT-MRAM cell structures
US9183910B2 (en) * 2012-05-31 2015-11-10 Samsung Electronics Co., Ltd. Semiconductor memory devices for alternately selecting bit lines

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1564335A (zh) * 2004-04-09 2005-01-12 中国科学院物理研究所 一种以复合铁磁层为铁磁电极的磁隧道结元件

Also Published As

Publication number Publication date
CN103811045A (zh) 2014-05-21

Similar Documents

Publication Publication Date Title
US8559215B2 (en) Perpendicular magnetic random access memory (MRAM) device with a stable reference cell
KR101414485B1 (ko) 개선된 고용량 저비용 다중-상태 자기 메모리
US10953319B2 (en) Spin transfer MRAM element having a voltage bias control
CN101730913B (zh) 具有渐变层的非易失性磁存储元件
CN103811045B (zh) 一种高可靠性、亦可多比特存储的双功能存储单元
US8378438B2 (en) Method and system for providing magnetic elements having enhanced magnetic anisotropy and memories using such magnetic elements
WO2011152400A1 (ja) 磁気抵抗効果素子及び磁気メモリ
US10672832B2 (en) Magnetic detection circuit, MRAM and operation method thereof
US8098507B2 (en) Hierarchical cross-point array of non-volatile memory
US10056430B1 (en) MRAM with voltage dependent in-plane magnetic anisotropy
TW201913656A (zh) 記憶體裝置、用於提供所述記憶體裝置的方法以及三維可堆疊記憶體裝置
CN106449970B (zh) 一种低功耗磁性存储单元
US10783943B2 (en) MRAM having novel self-referenced read method
Chen et al. Recent technology advances of emerging memories
US20160133831A1 (en) Method of forming metal oxide layer and magnetic memory device including the same
CN103545339B (zh) 一种可高速计算、大容量存储的存储单元
CN105633275B (zh) 一种垂直型stt-mram记忆单元及其读写方法
US9030866B1 (en) Initialization method of a perpendicular magnetic random access memory (MRAM) device
JP2012114432A (ja) メモリセルおよび方法
US11316095B2 (en) Magnetic device which improves write error rate while maintaining retention properties
US8363450B2 (en) Hierarchical cross-point array of non-volatile memory
CN105448320A (zh) 交叉矩阵列式磁性随机存储器及其读写方法
CN105633110B (zh) 一种平面型stt-mram记忆单元及其读写方法
US9142755B2 (en) Perpendicular magnetic random access memory (MRAM) device with a stable reference cell
Zhang et al. MLC STT-RAM design considering probabilistic and asymmetric MTJ switching

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220921

Address after: 100000 1409, 14th floor, shining building, No. 35 Xueyuan Road, Haidian District, Beijing

Patentee after: Zhizhen Jingyi (Beijing) Technology Co.,Ltd.

Address before: 100191 No. 37, Haidian District, Beijing, Xueyuan Road

Patentee before: BEIHANG University

TR01 Transfer of patent right