CN103762182B - 基于水玻璃‑陶瓷复合介质的tsv封装再分布层制备方法 - Google Patents

基于水玻璃‑陶瓷复合介质的tsv封装再分布层制备方法 Download PDF

Info

Publication number
CN103762182B
CN103762182B CN201310675641.2A CN201310675641A CN103762182B CN 103762182 B CN103762182 B CN 103762182B CN 201310675641 A CN201310675641 A CN 201310675641A CN 103762182 B CN103762182 B CN 103762182B
Authority
CN
China
Prior art keywords
water glass
layer
composite medium
tsv
ceramic composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310675641.2A
Other languages
English (en)
Other versions
CN103762182A (zh
Inventor
鹿雯
丁桂甫
罗江波
汪红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiao Tong University
Original Assignee
Shanghai Jiao Tong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiao Tong University filed Critical Shanghai Jiao Tong University
Priority to CN201310675641.2A priority Critical patent/CN103762182B/zh
Publication of CN103762182A publication Critical patent/CN103762182A/zh
Application granted granted Critical
Publication of CN103762182B publication Critical patent/CN103762182B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291Oxides or nitrides or carbides, e.g. ceramics, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种基于水玻璃‑陶瓷复合介质的TSV封装再分布层制备方法,包括以下步骤:(1)混合水玻璃和陶瓷粉末,使陶瓷粉末均匀分散在水玻璃中;(2)将混合物均匀涂覆在再分布互连线已经完成的晶圆表面;(3)通过程序控温烘干固化上述混合浆料,形成水玻璃‑陶瓷复合介质;(4)再次用少量水玻璃涂覆前述复合介质表面以填充其中存在的空隙,并烘干固化;(5)对成型的复合介质层进行研磨平坦化处理,露出金属连接柱,即可完成单层再分布层制备。本发明采用湿法工艺制备无机绝缘介质,流程简便、工艺成本低廉,可与常规工艺兼容。介质材料与晶圆及金属布线热匹配性好,化学稳定性高,导热性良好,可以有效提高TSV互连的可靠性。

Description

基于水玻璃-陶瓷复合介质的TSV封装再分布层制备方法
技术领域
本发明涉及一种新型TSV封装再分布层(RDL)制备技术,属于微电子封装技术领域,具体是一种以水玻璃-陶瓷复合材料为绝缘介质,通过湿法工艺制备TSV封装再分布层的方法。
背景技术
TSV(ThroughSiliconVia,硅通孔)是继引线键合、载带键合和倒装芯片之后的第四代封装互连技术,它因芯片在三维方向堆叠密度最大、芯片间的互连线最短、外形尺寸最小等特点,极大程度上提高了芯片速度,实现了低功耗工作。目前,TSV应用于高密度三维封装中,主要优势有:互连长度缩短至薄晶圆长度;互连方式上,以垂直堆叠逻辑区块替代水平分布导线,将多晶片系统整合在硅晶圆上;同时,短长度立体式的连接也避免了传统导线互连产生的RC延迟。
TSV的关键技术有高深宽比硅通孔的成型,阻挡层及种子层的形成,硅通孔的填充和再分布互连层的制备等。再分布层是调整键合凸点分布、实现不同芯片互连互通架构匹配的关键,与IC工艺中的铜互连层功能相似,通常不止一层,但是与IC铜互连相比,分辨率较低且单层更厚。
目前的再分布层制备技术按照工艺类型可分为干法工艺和湿法工艺,也可以按照介质材料的种类分为有机绝缘介质(如PI,BCB等)和无机绝缘介质(如干法沉积的二氧化硅)再分布层。
干法技术常采用CVD直接淀积SiO2、Si3N4等无机材料,厚度均匀性好,致密度高且附着强度大,但存在制备成本高、效率低等缺点。作为此类方法的典型实例,MSunohara等在“SiliconInterposerwithTSVs(ThroughSiliconVias)andFineMultilayer Wiring”,(2008ElectronicComponentsandTechnologyConference,pp.847-852)中采用CVD法制备的SiO2绝缘层致密基本无孔隙,但是工艺时间长,成本较高,厚膜内应力较大,加之Cu和二氧化硅的热膨胀系数不匹配,245℃回流焊处理中在Cu-TSV边界的二氧化硅易开裂。
传统的湿法工艺通常采用BCB、PI等有机材料,Sun,Xin等在“ProcessDevelopment and Characterization of BCB–based Layer(RDL)for SiliconInterposer Application”,(2012Electronic System-Integration TechnologyConference(ESTC),pp.1-4)中采用BCB作为绝缘介质制备再分布层,这种方法工艺过程简单、成本低、台阶覆盖性好、效率高,但是BCB热导率很低、热失配显著,在有机溶剂易于溶胀,与后续堆叠集成工艺兼容性差。
针对上述问题,本发明提出采用水玻璃-陶瓷复合介质的湿法工艺再分布层制备方法,这种方法既具有湿法工艺的高效率,又拥有无机绝缘介质再分布层良好的属性,应用前景广阔。
发明内容
针对现有技术的不足,本发明提出了一种通过湿法工艺制备无机绝缘介质,形成TSV再分布层的方法。该方法以水玻璃、陶瓷混合物涂布成膜并加热固化制备绝缘介质层。相比目前的再分布层技术,其具备成本低廉、工艺简便、再分布层各材料间热匹配、绝缘性和导热性优良等多方面优势。
本发明通过以下技术方案实现:
本发明提供一种基于水玻璃-陶瓷复合介质的TSV封装再分布层制备方法,所述方法包括如下步骤:
(1)将水玻璃和陶瓷粉末混合,使陶瓷粉末均匀分散在水玻璃中,得到混合物;
所述的原料主要参数为水玻璃的种类、模数,陶瓷粉末的种类和粒径,陶瓷粉末与水玻璃的质量比;上述参数直接影响复合介质再分布层的性能和质量。
所述的水玻璃为锂水玻璃、钠水玻璃、钾水玻璃等中的一种或多种混合物。以钠水玻璃为例,模数为3.0~4.0。
所述的陶瓷粉末为BN、SiC、Si3N4、AlN、Al2O3等粉末中的一种或多种混合物。
所述的陶瓷粉末的平均粒径小于所需制备薄膜厚度的四分之一,以避免过大颗粒造成薄膜涂覆的不平整。
所述的陶瓷粉末与水玻璃的质量比为(0~2.0):1。
所述的陶瓷粉末在水玻璃中的分散方法,可以采用球磨、研磨、机械搅拌等方法,实现浆料的均匀混合。
(2)将步骤(1)所得的混合物均匀涂覆在再分布互连线已经完成的晶圆表面;
所述的涂覆厚度若小于所需厚度,可重复涂覆多次。
(3)通过程序控温烘干固化上述混合浆料,形成水玻璃-陶瓷复合介质;
所述的固化方式为加热固化,起始温度为室温,升温速度为0.1~10℃/min,最高温度为500℃。
(4)再次用少量水玻璃涂覆步骤(3)得到复合介质表面以填充其中存在的空隙,并烘干固化,固化工艺与(3)相同,得到成型的复合介质层;
由于步骤(3)中混合浆料固化收缩会引入少量孔隙,此步可以填补孔隙,保证复合介质良好的致密性。
(5)对成型的复合介质层进行研磨平坦化处理,露出金属连接柱,即可完成单层再分布层制备。
为满足再分布层的平整度要求,可进一步对表面进一步磨平和抛光。对于多层再分布层,在打磨时应露出铜柱,以便与下一层实现连接。
相比现有技术,本发明实现了如下有益效果:
本发明提出的湿法工艺制备基于水玻璃-陶瓷复合介质TSV再分布层方法,不但具备湿法工艺高效、低成本、工艺简单等特点,同时水玻璃-陶瓷复合介质具备良好的热机械匹配性、导热性和化学稳定性的优势。因此,这是一种低成本高可靠性的再分布层工艺。本发明不仅适用于TSV互连封装,同时也可应用在一般芯片的再分布层制备。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显:
图1为填充好铜的晶圆示意图;
图2为电镀第一层铜示意图;
图3为电镀第二层铜连接柱示意图;
图4为涂覆水玻璃-陶瓷复合介质层示意图;
图5为电镀第三层铜凸点示意图;
图中:1—铜填充后的晶圆、2—第一层铜、3—第二层铜连接柱、4—水玻璃-
陶瓷复合介质层、5—第三层铜凸点。
具体实施方式
下面结合具体实施例详细描述本发明。实施例中提供的是应用于本发明构思下特定实现方案的描述,不限制本发明的适用范围,这一构思下的类似情况和改进方式,均可以达到本发明的目的,在本发明的保护范围内。
实施例一
湿法制备钠水玻璃-AlN-SiC复合介质再分布层
(1)电镀第一层铜
在铜填充好的晶圆(如图1)上溅射Cr/Cu种子层,并旋涂5μm正胶,经曝光、显影、掩膜电镀等步骤,制备再分布互连线,镀铜层厚度4μm。去胶后如图2所示。
(2)电镀第二层铜连接柱
继续旋涂15μm厚正胶,经曝光、显影、掩膜电镀制备层间连接柱,柱高10μm,去胶后如图3所示。
(3)去第一层种子层
采用双氧水-氨水刻蚀液刻蚀暴露的Cu种子层,用铁氰化钾刻蚀液去除暴露的Cr粘结层,用去离子水清洗干净,70℃烘1h。
(4)按比例混合水玻璃和AlN、SiC粉末,使陶瓷粉末均匀分散在水玻璃中
称量钠水玻璃(模数为3.4)10g,AlN(平均粒径为1μm)7g,SiC(平均粒径500nm)8g。将其混合放入球磨罐中通过QM-QX04球磨机充分混合均匀。球磨机转速为50Hz,时间为40min。
(5)将混合物均匀涂覆在上述再分布互连线已经完成的晶圆表面
采用刮涂法将水玻璃-陶瓷混合物涂覆到上述晶圆表面,控制厚度约为15-20μm。
(6)通过程序控温烘干固化上述混合浆料,形成水玻璃-陶瓷复合介质
将涂覆好混合浆料的晶圆由室温以1℃/min升温至500℃,保温2h,然后随炉冷却。
(7)再次用少量水玻璃涂覆前述复合介质表面以填充其中存在的空隙,并烘干固化
在晶圆表面涂覆水玻璃,在真空烘箱中抽真空至0.01大气压,使水玻璃完全渗入复合介质内部,再采用旋涂法去除晶圆表面多余的水玻璃,转速为1500rpm,时间为30s。按步骤(6)方式固化。
(8)对成型的复合介质层进行表面平坦化研磨,直到层间连接金属柱完全暴露,单层再分布层制备完成
用砂纸将绝缘介质薄膜磨平整,并进行机械抛光,露出铜连接柱,清洗干净,烘干,单层再分布层制备完成,如图4所示。
(9)铜凸点制备
如果只有一层再分布层,可以围绕已经暴露的层间连接金属柱上端面制备铜凸点。溅射Cr/Cu种子层,并旋涂5μm正胶,经曝光、显影进行凸点图形化,然后掩膜电镀铜,形成铜凸点,厚度4μm,去胶、去种子层后如图5。
实施例二
湿法制备钠水玻璃-AlN复合介质再分布层
(1)电镀第一层铜
在铜填充好的晶圆(如图1)上溅射Cr/Cu种子层,并旋涂5μm正胶,经曝光、显影、掩膜电镀等步骤,制备再分布互连线,镀铜层厚度4μm。去胶后如图2所示。
(2)电镀第二层铜连接柱
继续旋涂15μm厚正胶,经曝光、显影、掩膜电镀制备层间连接柱,柱高10μm,去胶后如图3所示。
(3)去第一层种子层
采用双氧水-氨水刻蚀液刻蚀暴露的Cu种子层,用铁氰化钾刻蚀液去除暴露的Cr粘结层,用去离子水清洗干净,70℃烘1h。
(4)按比例混合水玻璃和AlN粉末,使AlN粉末均匀分散在水玻璃中
称量钠水玻璃(模数为3.4)10g,AlN(平均粒径为1μm)15g。将其混合放入球磨罐中通过QM-QX04球磨机充分混合均匀。球磨机转速为50Hz,时间为40min。
(5)将混合物均匀涂覆在上述再分布互连线已经完成的晶圆表面
采用刮涂法将水玻璃-陶瓷混合物涂覆到上述晶圆表面,控制厚度约为15-20μm。
(6)通过程序控温烘干固化上述混合浆料,形成水玻璃-陶瓷复合介质
将涂覆好混合浆料的晶圆由室温以1℃/min升温至500℃,保温2h,然后随炉冷却。
(7)再次用少量水玻璃涂覆前述复合介质表面以填充其中存在的空隙,并烘干固化
在晶圆表面涂覆水玻璃,在真空烘箱中抽真空至0.01大气压,使水玻璃完全渗入复合介质内部,再采用旋涂法去除晶圆表面多余的水玻璃,转速为1500rpm,时间为30s。按步骤(6)方式固化。
(8)对成型的复合介质层进行表面平坦化研磨,直到层间连接金属柱完全暴露,单层再分布层制备完成
用砂纸将绝缘介质薄膜磨平整,并进行机械抛光,露出铜连接柱,清洗干净,烘干,单层再分布层制备即告完成,如图4所示。
(9)铜凸点制备
如果只有一层再分布层,可以围绕已经暴露的层间连接金属柱上端面制备铜凸点。溅射Cr/Cu种子层,并旋涂5μm正胶,经曝光、显影进行凸点图形化,然后掩膜电镀铜,形成铜凸点,厚度4μm,去胶、去种子层后如图5。
实施例三
湿法制备锂水玻璃-AlN复合介质再分布层
(1)电镀第一层铜
在铜填充好的晶圆(如图1)上溅射Cr/Cu种子层,并旋涂5μm正胶,经曝光、显影、掩膜电镀等步骤,制备再分布互连线,镀铜层厚度4μm。去胶后如图2所示。
(2)电镀第二层铜连接柱
继续旋涂15μm厚正胶,经曝光、显影、掩膜电镀制备层间连接柱,柱高10μm,去胶后如图3所示。
(3)去第一层种子层
采用双氧水-氨水刻蚀液刻蚀暴露的Cu种子层,用铁氰化钾刻蚀液去除暴露的Cr粘结层,用去离子水清洗干净,70℃烘1h。
(4)按比例混合水玻璃和AlN粉末,使AlN粉末均匀分散在水玻璃中
称量锂水玻璃(模数为4)10g,AlN(平均粒径为1μm)15g。将其混合放入球磨罐中通过QM-QX04球磨机充分混合均匀。球磨机转速为50Hz,时间为40min。
(5)将混合物均匀涂覆在上述再分布互连线已经完成的晶圆表面
采用刮涂法将水玻璃-陶瓷混合物涂覆到上述晶圆表面,控制厚度约为15-20μm。
(6)通过程序控温烘干固化上述混合浆料,形成水玻璃-陶瓷复合介质
将涂覆好混合浆料的晶圆由室温以1℃/min升温至500℃,保温2h,然后随炉冷却。
(7)再次用少量水玻璃涂覆前述复合介质表面以填充其中存在的空隙,并烘干固化
在晶圆表面涂覆水玻璃,在真空烘箱中抽真空至0.01大气压,使水玻璃完全渗入复合介质内部,再采用旋涂法去除晶圆表面多余的水玻璃,转速为1500rpm,时间为30s。按步骤(6)方式固化。
(8)对成型的复合介质层进行表面平坦化研磨,直到层间连接金属柱完全暴露,单层再分布层制备完成
用砂纸将绝缘介质薄膜磨平整,并进行机械抛光,露出铜连接柱,清洗干净,烘干,单层再分布层制备即告完成,如图4所示。
(9)铜凸点制备
如果只有一层再分布层,可以围绕已经暴露的层间连接金属柱上端面制备铜凸点。溅射Cr/Cu种子层,并旋涂5μm正胶,经曝光、显影进行凸点图形化,然后掩膜电镀铜,形成铜凸点,厚度4μm,去胶、去种子层后如图5。
实施例四
湿法制备钠水玻璃介质TSV再分布层,流程如下:
(1)电镀第一层铜
在铜填充好的晶圆(如图1)上溅射Cr/Cu种子层,并旋涂5μm正胶,经曝光、显影进行图形化。掩膜电镀生长铜4μm,去胶后如图2所示。
(2)电镀第二层铜连接柱
旋涂15μm正胶,经曝光、显影进行图形化。掩膜电镀生长铜连接柱10μm,去胶后如图3所示。
(3)去第一层种子层
采用双氧水-氨水刻蚀液刻蚀暴露的Cu种子层,用铁氰化钾刻蚀液去除暴露的Cr粘结层,用去离子水清洗干净,70℃烘1h。
(4)旋涂水玻璃,加热固化形成介质薄膜,重复多次
采用动态滴胶的方式,在再分布互连线已经完成的晶圆上旋涂钠水玻璃(模数:3.4),转速为1000rpm,时间为30s。放入120℃烘箱中,以1℃/min的速率升温至400℃,并保温2h,然后随炉冷却。得到的薄膜厚度为2.5μm,重复此过程6次,得到厚度为15μm介质薄膜。
(5)通过程序控温烘干固化绝缘介质
将涂覆好水玻璃的晶圆由室温以1℃/min升温至500℃,保温2h,然后随炉冷却。
(6)对成型的介质层进行表面平坦化研磨,直到层间连接金属柱完全暴露,单层再分布层制备完成
用砂纸将绝缘介质薄膜磨平整,并进行机械抛光,露出铜连接柱,清洗干净,烘干,单层再分布层制备完成,如图4所示。
(7)铜凸点制备
如果只有一层再分布层,可以围绕已经暴露的层间连接金属柱上端面制备铜凸点。溅射Cr/Cu种子层,并旋涂5μm正胶,经曝光、显影进行凸点图形化,然后掩膜电镀铜,形成铜凸点,厚度4μm,去胶、去种子层后如图5。
上述制备TSV再分布层的三种方法仅是本发明制备方法的特定实施例,通过改变陶瓷粉末、水玻璃的种类、工艺参数等方式可以得到一系列制作方案和改进措施,均属于本发明的权利保护范围,本领域技术人员在此范围内的各种变动不影响本发明的实质内涵。
本发明提出的制备工艺可在成本低廉、操作简单的情况下,将陶瓷粉末和水玻璃混合均匀,经成膜固化生长绝缘介质薄膜,制备得到再分布层,能与硅、金属实现热匹配,材料的稳定性使它与后续微加工工艺的兼容,陶瓷粉末填充在水玻璃中大大提升了薄膜的绝缘性和导热性,这些优势有效避免了目前传统干法和湿法制备的众多缺陷,保证了TSV互连的可靠性,显示了工业化生产的巨大潜力。
以上对本发明的具体实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,本领域技术人员可以在权利要求的范围内做出各种变形或修改,这并不影响本发明的实质内容。

Claims (6)

1.一种基于水玻璃-陶瓷复合介质的TSV封装再分布层制备方法,其特征在于,包括以下步骤:
(1)将水玻璃和陶瓷粉末混合,使陶瓷粉末均匀分散在水玻璃中,得到混合浆料;
所述的陶瓷粉末为AlN,或者所述的陶瓷粉末为AlN与以下物质中一种或多种混合物:BN、SiC、Si3N4、Al2O3
(2)将上述混合浆料均匀涂覆在再分布互连线已经完成的晶圆表面;
(3)通过程序控温烘干固化上述混合浆料,形成水玻璃-陶瓷复合介质;
步骤(3)中,所述的固化方式为加热固化,起始温度为室温,升温速度为0.1~10℃/min,最高温度为500℃;
(4)再次用少量水玻璃涂覆步骤(3)中得到的复合介质表面以填充其中存在的空隙,并烘干固化;
(5)对成型的复合介质层进行研磨平坦化处理,露出金属连接柱,即完成单层再分布层制备。
2.根据权利要求1所述的基于水玻璃-陶瓷复合介质的TSV封装再分布层制备方法,其特征在于,步骤(1)中,所述水玻璃为锂水玻璃、钠水玻璃、钾水玻璃中的一种或多种混合物。
3.根据权利要求2所述的基于水玻璃-陶瓷复合介质的TSV封装再分布层制备方法,其特征在于,步骤(1)中,所述钠水玻璃模数为3.0~4.0。
4.根据权利要求1所述的基于水玻璃-陶瓷复合介质的TSV封装再分布层制备方法,其特征在于,所述的陶瓷粉末的平均粒径小于所需制备薄膜厚度的四分之一。
5.根据权利要求1-4任一项所述的基于水玻璃-陶瓷复合介质的TSV封装再分布层制备方法,其特征在于,步骤(1)中,混合浆料中陶瓷粉末与水玻璃的质量比为(0~2.0):1;若一次涂覆厚度小于所需厚度,可重复多次。
6.根据权利要求1-4任一项所述的基于水玻璃-陶瓷复合介质的TSV封装再分布层制备方法,其特征在于,步骤(5)中:为满足再分布层的平整度要求,并露出金属连接柱,需要对表面进一步磨平和抛光。
CN201310675641.2A 2013-12-11 2013-12-11 基于水玻璃‑陶瓷复合介质的tsv封装再分布层制备方法 Active CN103762182B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310675641.2A CN103762182B (zh) 2013-12-11 2013-12-11 基于水玻璃‑陶瓷复合介质的tsv封装再分布层制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310675641.2A CN103762182B (zh) 2013-12-11 2013-12-11 基于水玻璃‑陶瓷复合介质的tsv封装再分布层制备方法

Publications (2)

Publication Number Publication Date
CN103762182A CN103762182A (zh) 2014-04-30
CN103762182B true CN103762182B (zh) 2017-08-01

Family

ID=50529397

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310675641.2A Active CN103762182B (zh) 2013-12-11 2013-12-11 基于水玻璃‑陶瓷复合介质的tsv封装再分布层制备方法

Country Status (1)

Country Link
CN (1) CN103762182B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681485A (zh) * 2015-01-16 2015-06-03 上海交通大学 基于AlN改性聚合物复合介质的TSV再分布层制备方法
CN108417982B (zh) * 2018-05-09 2024-03-08 盛合晶微半导体(江阴)有限公司 天线的封装结构及封装方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3163380B2 (ja) * 1999-08-05 2001-05-08 科学技術庁航空宇宙技術研究所長 電気絶縁材とその製造方法
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
US8710680B2 (en) * 2010-03-26 2014-04-29 Shu-Ming Chang Electronic device package and fabrication method thereof

Also Published As

Publication number Publication date
CN103762182A (zh) 2014-04-30

Similar Documents

Publication Publication Date Title
CN111312697B (zh) 一种三维堆叠集成结构及其多芯片集成结构和制备方法
CN103700595B (zh) 一种晶圆级高深宽比tsv封装基板制备方法
CN113151898B (zh) 一种嵌入式金刚石基碳化硅复合衬底的制备方法
WO2017024854A1 (zh) 一种基于铝基板的三维封装用垂直互连结构及其制备方法
US9460965B2 (en) Semiconductor substrate, eletronic device and method for manufacturing the same
CN104672785A (zh) 一种环氧塑封料及其制备方法
CN103762182B (zh) 基于水玻璃‑陶瓷复合介质的tsv封装再分布层制备方法
TW200524102A (en) A suspension for filling via holes in silicon and method for making the same
TW201442168A (zh) 中介層用基板及其製造方法
Shie et al. Hybrid bonding of nanotwinned copper/organic dielectrics with low thermal budget
CN106206543A (zh) 基于纳米氮化铝/聚酰亚胺复合材料转接板及其制备方法
CN116130436A (zh) 集成多孔微流道散热结构阵列的封装结构及其制备方法
CN104183546B (zh) 一种硅通孔工艺中籽晶层的形成方法
CN102956540A (zh) 含聚合物材料和金属通孔的互连结构的制造方法
CN107473774B (zh) 铜-陶瓷基板的制备方法
CN111739870A (zh) 高聚物缓冲层铜同轴tgv、转接板及其制备方法
CN108257851A (zh) 晶圆研磨方法
CN104681485A (zh) 基于AlN改性聚合物复合介质的TSV再分布层制备方法
CN104294071B (zh) 一种低温玻璃相增强的SiCp/Cu复合材料及其制备方法
CN104701249B (zh) 一种金属间化合物填充的三维封装垂直通孔及其制备方法
TW201834183A (zh) 隔離金屬化特徵之氣隙
CN104979280A (zh) 用于硅通孔互连的碳纳米管簇转印方法
US20180308822A1 (en) Methods and apparatus for semiconductor package processing
CN102276152B (zh) 一种氧化铝陶瓷表面金属化的组合物
CN108735896A (zh) Mram的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant