CN103730084A

CN103730084A - 驱动电路

Info

Publication number: CN103730084A
Application number: CN201210518575.3A
Authority: CN
Inventors: 黄智全; 陈建铭
Original assignee: Raydium Semiconductor Corp
Current assignee: Raydium Semiconductor Corp
Priority date: 2012-10-12
Filing date: 2012-12-06
Publication date: 2014-04-16
Anticipated expiration: 2032-12-06
Also published as: TWI469120B; US20140104257A1; CN103730084B; TW201415436A; US9449570B2

Abstract

本发明提供一种驱动电路，连接于显示模块。驱动电路包含极性控制模块、输出控制模块以及侦测模块。极性控制模块提供复数个极性控制信号。输出控制模块连接极性控制模块并提供复数个输出控制信号。侦测模块连接于极性控制模块及输出控制模块，侦测模块侦测该等极性控制信号并选择性控制输出控制模块工作于第一控制模式及第二控制模式中的至少其一，以控制该等输出控制信号。

Description

驱动电路

技术领域

本发明是关于一种驱动电路；具体而言，本发明是关于一种具有判断机制并能够减少噪声的源极驱动电路。

背景技术

一般而言，显示器已广泛使用于各种领域，例如：电脑、自动提款机、电视、电子看板、手机等领域。举例而言，显示器的种类包含阴极射线管显示器、电浆显示器、液晶显示器、发光二极管显示器或其他显示器。在实际应用中，液晶显示器具有轻薄、省电、便宜等优点，为现行最受欢迎的显示器。此外，研发人员尝试研究更卓越的显示技术，进而提升显示器的效能及规格。

具体而言，公知显示器具有驱动电路及显示模块，其中驱动电路产生复数个极性控制信号、复数个输出控制信号以及复数个显示驱动信号，且显示模块可以是面板。在实际情况中，驱动电路通过输出端的缓冲器(buffer)输出上述该等信号以控制显示模块，进而显示画面。

需说明的是，公知显示器电连接于外部电路时，会产生或释放模拟电流(AVDD-AGND Current)至外部电路。值得注意的是，公知显示器具有复数个驱动通道(driving channel)，且驱动电路使用输出端的缓冲器传送该等显示驱动信号至对应的该等驱动通道。由于公知显示器的显示规格越来越高，使得驱动通道的数量越来越多，导致驱动电路于输出端产生噪声并影响驱动效能。此外，在转换极性控制信号时，容易使模拟电流产生噪声，进而影响驱动电路的稳定性并产生电磁相容(EMI)的问题。

综合上述诸多因素，如何设计能减少噪声并能够提升驱动稳定性的显示器驱动电路，为现今一大课题。

发明内容

有鉴于上述现有技术的问题，本发明提出一种具判断机制并能够减少噪声的驱动电路。

于一方面，本发明提供一种侦测极性控制信号的驱动电路，以判断驱动机制。

于另一方面，本发明提供一种调整驱动电流的驱动电路，以避免模拟电流产生噪声。

于另一方面，本发明提供一种控制驱动时序的驱动电路，以减少噪声。

本发明提供一种驱动电路，连接于显示模块，包含极性控制模块、输出控制模块以及侦测模块。在一实施例中，极性控制模块提供复数个极性控制信号，且输出控制模块连接极性控制模块并提供复数个输出控制信号。此外，侦测模块连接于极性控制模块及输出控制模块，侦测模块侦测该等极性控制信号并选择性控制输出控制模块工作于第一控制模式及第二控制模式中的至少其一，以控制该等输出控制信号。

值得注意的是，驱动电路进一步包含驱动缓冲模块，其中驱动缓冲模块依照该等极性控制信号及该等输出控制信号产生并储存复数个驱动信号，且各驱动信号具有一上升/下降时间并驱动显示模块。需说明的是，于第一控制模式中，侦测模块产生延时控制信号至驱动缓冲模块以延长上升/下降时间。

此外，于第二控制模式中，侦测模块产生分时控制信号，且分时控制信号控制该等输出控制信号以非同步时序自输出控制模块输出。

相较于现有技术，根据本发明的驱动电路是使用侦测模块侦测极性控制信号，且根据极性控制信号的变化以控制输出控制模块工作于第一控制模式及第二控制模式中的至少其一。在实际情况中，侦测模块产生延时控制信号或分时控制信号以控制驱动电路的驱动状况，进而降低噪声并有效提升系统稳定性。

关于本发明的优点与精神可以通过以下的发明详述及所附图式得到进一步的了解。

附图说明

图1为本发明的显示装置与驱动电路的实施例示意图；

图2为本发明的时序关系的实施例示意图；

图3为本发明的输出控制模块控制驱动缓冲模块的实施例示意图；以及

图4为本发明的分时控制时序控制该等信号的实施例示意图。

主要元件符号说明

1：驱动电路

2：时序控制模块

3：闸极驱动电路

4：显示模块

10：极性控制模块

11：显示装置

20：输出控制模块

30：侦测模块

40：驱动缓冲模块

44A、44B：上升/下降时间

100、100A~100D：驱动信号

101：极性控制信号

210：第一极性准位

220：第二极性准位

200：驱动信号

230A~230D：分时缓冲单元

300：分时控制信号

310：可变电流单元

400、400A~400D：输出控制信号

具体实施方式

根据本发明的一具体实施例为一种驱动电路，能够降低噪声。于此实施例中，驱动电路可以是应用于液晶显示器中的驱动电路，但不以此为限。

请参照图1，图1为本发明的显示装置与驱动电路的实施例示意图。如图1所示，显示装置11包含驱动电路1、时序控制模块2、闸极驱动电路3以及显示模块4，其中时序控制模块2连接驱动电路1及闸极驱动电路3；且显示模块4连接驱动电路1及闸极驱动电路3。此外，驱动电路1包含极性控制模块10、输出控制模块20、侦测模块30以及驱动缓冲模块40，其中输出控制模块20连接极性控制模块10；侦测模块30连接于极性控制模块10及输出控制模块20；且驱动缓冲模块40连接于极性控制模块10及输出控制模块20。

在实际情况，时序控制模块2分别传送复数个控制信号至驱动电路1及闸极驱动电路3，其中驱动电路1为源极驱动电路并与闸极驱动电路3依照该等控制信号驱动显示模块2工作。

一般而言，驱动电路1包含接收模块(receiver，图未示)，数据暂存模块(latch module，图未示)，控制信号模块(Controller，图未示)、移位暂存模块(shift register module，图未示)、电压转换模块(level shifter，图未示)、数字/模拟转换模块(D/A converter，图未示)，上述该等模块处理时序控制模块2输出的该等控制信号并转换为复数个模拟数据。此外，驱动电路1传送该等模拟数据至显示模块4以控制液晶，使得显示模块4显示画面。

如图1所示，驱动电路1具有极性控制模块10及输出控制模块20，其中极性控制模块10提供复数个极性控制信号，且输出控制模块20提供复数个输出控制信号。需说明的是，在其他实施例中，极性控制模块10与输出控制模块20可整合为同一模块，并提供该等极性控制信号及该等输出控制信号，极性控制模块10及输出控制模块20的设置并无特定的限制。

在此实施例中，侦测模块30侦测该等极性控制信号并选择性控制输出控制模块20工作于第一控制模式及第二控制模式中的至少其一，以控制该等输出控制信号。也就是说，侦测模块30可以控制输出控制模块20工作于第一控制模式、第二控制模式或同时工作于第一控制模式及第二控制模式。

请参照图2，图2为本发明的时序关系图的实施例示意图。如图2所示，画格控制信号控制复数个画格的驱动状况，其中该等画格包含第一画格及第二画格，但不以此为限。

此外，极性控制信号具有第一极性准位210及第二极性准位220，且侦测模块30根据极性控制信号于第一极性准位210与第二极性准位220切换时选择性控制输出控制模块20工作于第一控制模式及第二控制模式中的至少其一。需说明的是，当极性控制信号自第一极性准位210切换至第二极性准位220或自第二极性准位220切换至第一极性准位210时，侦测模块30控制输出控制模块20工作于第一控制模式及第二控制模式中的至少其一。

接下来，本发明使用图1的实施例说明第一控制模式的详细工作方式。请参照图1及图2，驱动电路1具有驱动缓冲模块40，其中驱动缓冲模块40依照该等极性控制信号及该等输出控制信号产生并储存复数个驱动信号100/200，且各驱动信号100/200具有上升/下降时间并驱动显示模块。在此实施例中，驱动信号100表示复数个通道中的奇数条通道(第1、3、5…(2N-1)条通道)的驱动数据，且驱动信号200表示该等通道中的偶数条通道(第2、4、6…(2N)条通道)的驱动数据。

如图1所示，驱动缓冲模块40还连接于侦测模块30。需说明的是，于第一控制模式中，侦测模块30产生延时控制信号至驱动缓冲模块40以延长上升/下降时间。进一步而论，侦测模块30侦测极性控制信号并根据极性控制信号的变化以控制驱动电路1工作于第一控制模式，其中侦测模块30产生延时控制信号至驱动缓冲模块40，且驱动缓冲模块40延长上升/下降时间，进而调整驱动信号的驱动能力。如图2所示，当极性控制信号位于第一极性准位210及第二极性准位220，且输出控制信号进行驱动后，驱动信号100/200的振幅以上升/下降时间44B逐渐上升或下降。值得注意的是，当第一极性准位210与第二极性准位220进行切换时，驱动缓冲模块40根据延时控制信号延长上升/下降时间由上升/下降时间44B为上升/下降时间44A，其中上升/下降时间44A的时间长度大于上升/下降时间44B的时间长度。此外，上升/下降时间44A可以是上升/下降时间44B的1.5~3倍，但不以此为限。

在实际情况中，驱动电路1具有模拟电流，且模拟电流为模拟电源准位(AVDD)与模拟零准位(AGND)之间的驱动电流。如图2所示，模拟电流根据该等极性控制信号及该等输出控制信号改变，并于对应上升/下降时间44A及上升/下降时间44B的时序改变。在此实施例中，侦测模块30控制该等驱动信号以调整模拟电流的变化程度。具体而论，侦测模块30是控制该等驱动信号的驱动能力，而影响模拟电源电流的变化程度。换言之，侦测模块30使用延时控制信号拉长该等驱动信号100/200的上升/下降时间以减缓瞬间性的驱动信号振幅，进而避免模拟电流产生噪声。

在本发明中，驱动电路1可通过控制驱动信号的电流大小以调整上升/下降时间，但不以此为限。举例而言，如图1所示，侦测模块30包含可变电流单元310，其中可变电流单元310依照延时控制信号调整驱动缓冲模块40中的该等驱动信号的电流大小以延长上升/下降时间。需说明的是，可变电流单元310可以是偏压元件或可变电阻，用以依照延时控制信号控制该等驱动信号的电流。

此外，驱动电路1可使用侦测模块30侦测该等极性控制信号控制输出控制模块20工作于第二控制模式，以控制该等输出控制信号。

接下来，本发明通过图3及图4说明第二控制模式的详细工作方式。请参照图3，图3为本发明的输出控制模块控制驱动缓冲模块的实施例示意图。如图3所示，于第二控制模式中，侦测模块30产生分时控制信号300并传送分时控制信号300至输出控制模块20，且分时控制信号300控制该等输出控制信号400以非同步时序自输出控制模块20输出。进一步而论，侦测模块30侦测极性控制信号并根据极性控制信号的变化以控制输出控制模块20工作于第二控制模式，其中侦测模块30产生分时控制信号300至输出控制模块20以控制输出控制信号400的输出时序。换言之，于第二控制模式中，输出控制模块20依照分时控制信号300提供以非同步时序工作的该等输出控制信号，并传送该等输出控制信号至驱动缓冲模块40以产生非同步的该等驱动信号，进而避免驱动信号于同一时序驱动。

进一步而论，分时控制信号300具有复数个分时控制时序，且该等分时控制时序为不同。如图3所示，输出控制模块20包含复数个分时缓冲单元230A至230D，且该等分时缓冲单元230A~230D分别接收该等分时控制时序的分时控制信号300并于对应的分时控制时序输出该等输出控制信号400A至400D至该驱动缓冲模块。需说明的是，该等输出控制信号400A至400D是以该些分时控制时序依序输出至驱动缓冲模块40。

举例而论，分时缓冲单元230A具有第一分时控制时序，使得输出控制信号400转换为具有第一分时控制时序的输出控制信号400A；分时缓冲单元230B具有第二分时控制时序，使得输出控制信号400转换为具有第二分时控制时序的输出控制信号400B；分时缓冲单元230C具有第三分时控制时序，使得输出控制信号400转换为具有第三分时控制时序的输出控制信号400C；分时缓冲单元230D具有第四分时控制时序，使得输出控制信号400转换为具有第四分时控制时序的输出控制信号400D。

请参照图4，图4为本发明的分时控制时序控制该等信号的实施例示意图。如图4所示，输出控制模块20通过分别具有第一分时控制时序至第四分时控制时序的输出控制信号400A至400D控制驱动信号100A至100D。在此实施例中，驱动电路1具有1000个输出通道，但不以此为限。值得注意的是，输出控制信号400A及驱动信号100A对应于第1至250个输出通道；输出控制信号400B及驱动信号100B对应于第251至500个输出通道；输出控制信号400C及驱动信号100C对应于第501至750个输出通道；输出控制信号400D及驱动信号100D对应于第751至100个输出通道。然而，在其他实施例中，该等驱动信号可分别对应于第1至200个输出通道、第201至300个输出通道、第301至500个输出通道、第501至750个输出通道以及第751至1000个输出通道。也就是说，该等驱动信号可分别对应相同数量或不同数量的输出通道，并不以此例为限。

在此实施例中，输出控制信号400A至400D将1000个输出通道分成4个输出群组，其中各输出群组具有不同的控制时序(第一分时控制时序~第四分时控制时序)，使得该等输出通道的该等驱动信号并非于同一时序驱动，进而分散驱动信号于同一时序的驱动，以达到减少噪声的功效。换言之，驱动缓冲模块40依照该等分时控制时序的分时控制信号300输出该等驱动信号400A至400D至显示模块4，其中该等分时控制时序为非同步时序。在实际情况中，侦测模块30使用分时控制信号300控制输出控制模块20的该等输出控制信号400A至400D以调整模拟电流的变化程度，进而避免模拟电流产生噪声。需说明的是，本实施例将输出通道分成4个输出群组，但在其他实施例中，驱动电路1可依照实际需求将输出通道分成不同数目的群组，不以此例为限。

在上述实施例中，本发明可使驱动电路1单独工作于第一控制模式或第二控制模式。需说明的是，本发明可使驱动电路1同时工作于第一控制模式及第二控制模式。

在另一实施例中，驱动电路可同时控制驱动缓冲模块40及输出控制模块20同时工作于第一控制模式及第二控制模式。进一步而论，侦测模块30是根据极性控制信号并根据极性控制信号的变化以控制驱动缓冲模块40及输出控制模块20同时工作于第一控制模式及第二控制模式。换句话说，侦测模块30可产生延时控制信号至驱动缓冲模块40并产生分时控制信号至输出控制模块20，使得驱动缓冲模块40依照延时控制信号延长上升/下降时间，且输出控制模块20可依照分时控制信号输出非同步时序的输出控制信号400A~400D至驱动缓冲模块40以分散该等驱动信号的时序。在实际情况中，本实施例的驱动电路同时控制该等驱动信号的升上/下降时间及驱动时序，还避免模拟电流产生噪声，进而改善工作效率。

相较于现有技术，根据本发明的驱动电路使用侦测模块侦测极性控制信号，且根据极性控制信号的变化以控制输出控制模块工作于第一控制模式及第二控制模式中的至少其一。在实际情况中，侦测模块产生延时控制信号或分时控制信号以控制驱动电路的驱动状况，进而降低噪声并有效提升系统稳定性。

通过以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所公开的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。

Claims

1.一种驱动电路，连接于一显示模块，该驱动电路包含：

一极性控制模块，提供复数个极性控制信号；

一输出控制模块，连接该极性控制模块并提供复数个输出控制信号；以及

一侦测模块，连接于该极性控制模块及该输出控制模块，该侦测模块侦测该等极性控制信号并选择性控制该输出控制模块工作于一第一控制模式及一第二控制模式中的至少其一，以控制该等输出控制信号。

2.如权利要求1所述的驱动电路，进一步包含：

一驱动缓冲模块，连接于该极性控制模块及该输出控制模块，其中该驱动缓冲模块依照该极性控制信号及该等输出控制信号产生并储存复数个驱动信号，且各驱动信号具有一上升/下降时间并驱动该显示模块。

3.如权利要求2所述的驱动电路，其中该驱动缓冲模块还连接于该侦测模块；于该第一控制模式中，该侦测模块产生一延时控制信号至该驱动缓冲模块以延长该上升/下降时间。

4.如权利要求3所述的驱动电路，其中该侦测模块包含：

一可变电流单元，依照该延时控制信号调整该等驱动信号的电流大小以延长该上升/下降时间。

5.如权利要求1所述的驱动电路，其中于该第二控制模式中，该侦测模块产生一分时控制信号并传送该分时控制信号至该输出控制模块，且该分时控制信号控制该等输出控制信号以一非同步时序自该输出控制模块输出。

6.如权利要求1或2所述的驱动电路，其中于该第二控制模式中，该侦测模块产生一分时控制信号并传送该分时控制信号至该输出控制模块，其中该分时控制信号具有复数个分时控制时序，且该等分时控制时序不同。

7.如权利要求6所述的驱动电路，其中该输出控制模块包含：

复数个分时缓冲单元，分别接收该等分时控制时序的该分时控制信号并于对应的分时控制时序输出该等输出控制信号至该驱动缓冲模块。

8.如权利要求7所述的驱动电路，其中该驱动缓冲模块依照该等分时控制时序的该分时控制信号输出该等驱动信号至该显示模块。

9.如权利要求2所述的驱动电路，其中该驱动电路具有一模拟电流，该模拟电流根据该等极性控制信号及该等输出控制信号改变，且该侦测模块控制该等输出控制信号或该等驱动信号以调整该模拟电流的变化程度。

10.如权利要求1所述的驱动电路，其中该极性控制信号具有一第一极性准位及一第二极性准位，且该侦测模块根据该极性控制信号于该第一极性准位与该第二极性准位切换时选择性控制该输出控制模块工作于该第一控制模式及该第二控制模式中的至少其一。