CN103713172A - 一种具有改进视频触发功能的示波器 - Google Patents

Abstract

本发明提供了一种具有改进视频触发功能的示波器，包括：触发控制单元，其包括：系数获取子单元，用于依据视频标准获取相对应的脉冲系数和场识别系数；数据累加子单元，用于依据时钟，以比较信号的正脉冲和负脉冲的脉冲宽度为界限，以脉冲系数为步进进行数据累加，获得第一累加结果和第二累加结果；行计数子单元，用于通过将第一累加结果、第二累加结果分别与场识别系数进行比较，识别比较信号中的场起始位置；并响应场起始位置，利用比较信号获取所述行计数值。本发明的整个视频触发功能统一由触发控制单元完成，无需使用视频解码芯片，降低了成本；另外，也无需增加视频解码芯片的外围辅助电路，降低了系统故障的风险，提高了可靠性。

Description

一种具有改进视频触发功能的示波器

技术领域

本发明涉及测试测量技术领域，特别是涉及一种具有改进视频触发功能的示波器。

背景技术

示波器是一种用途十分广泛的电子测量仪器，它能把人眼看不见的电信号转换成人眼可见的波形图像，便于人们研究各种电信号的变化过程。传统的模拟示波器采用示波管，其电子枪向屏幕发射电子，发射的电子经聚焦形成电子束，并打到内表面涂有荧光物质的屏幕上，这样电子束打中的点就会发出光，从而描绘出被测量信号的波形曲线。数字存储示波器（Digital Storageoscilloscopes，DSO），简称数字示波器，是通过模数转换器把被测量信号转换为数字信息并进行存储，再利用存储的数字信息重建波形信号并在示波器的屏幕上进行显示。

触发是示波器的核心功能之一，所谓触发，是指按照需求设置一定的触发条件，当被测信号中的波形满足该触发条件时，示波器即时捕获该波形及其相应的部分，并显示在屏幕上。现有的触发类型有多种，可以是边沿触发、脉宽触发、斜率触发等等。当被测信号为视频信号时，还对应有一种应用于测量视频信号的触发类型，称之为视频触发。

例如，中国专利CN200920109870.7，公开了一种具有视频触发功能的数字示波器。参照图1，数字示波器100的数据采样单元101对被测信号a进行采样，获得采样数据b；模拟触发比较单元102包括一个模拟比较器，用于对被测信号a进行电平比较处理，产生比较信号c；当用户选择的触发类型为非视频触发时，触发控制单元103根据设置的触发类型和触发条件对比较信号c执行触发逻辑处理，产生一个触发信号d，用于对采样数据b的存储控制；当被测信号a为视频信号，用户选择的触发类型为视频触发时，视频信号分离器104对比较信号c进行行场分离操作，产生三路视频解码信号，其包括行同步信号HS、场同步信号VS和奇偶场同步信号OE，之后，触发控制单元103依据三路视频解码信号进行触发逻辑处理，具体的：依据场同步信号VS和奇偶场同步信号OE确定场起始位置，根据不同的视频标准，该场起始位置可能是奇数场起始位置，也可能是偶数场起始位置；进一步，将场起始位置作为行计数的起始，利用所述行同步信号HS从零进行行计数，依次获取视频信号的行计数值；数字示波器100还会包括一个触发设置单元，用于设置触发同步类型和视频标准；触发控制单元103还依据所述触发同步类型和视频标准获取触发行数，当所述行计数值与所述触发行数相等时产生触发信号d。

触发控制单元103由FPGA构成，触发比较单元102产生的比较信号c先输入至FPGA中，当触发类型为视频触发时，再从FPGA的一个管脚引出，输入至视频信号分离器104中，视频信号分离器104产生的三路视频解码信号再从FPGA的另外三个管脚引入到控制单元103中。可以看出，该方案需要额外占用FPGA的4个管脚资源。

此外，还有一种具有视频触发功能的数字示波器，参照图2，数字示波器200包括：数据采样单元201、数字触发比较单元202、触发控制单元203和视频信号分离器204，其中，数据采样单元201、控制单元203和视频信号分离器204与图1所示示波器100的对应单元均相同，所不同的是，数字触发比较单元202包括一个数字比较器，其由FPGA构成，用于对采样数据b进行电平比较处理，产生比较信号c。当用户选择的触发类型为非视频触发时，控制单元203根据设置的触发类型和触发条件对比较信号进行触发逻辑处理，产生一触发信号d；当被测信号a为视频信号，用户选择的触发类型为视频触发时，比较信号c从FPGA的一个管脚引出至视频信号分离器204中，视频信号分离器204产生的三路视频解码信号再从FPGA的另外三个管脚引入到控制单元103中。可以看出，该方案仍然需要额外占用FPGA的4个管脚资源。

参照图1和图2，视频信号分离器104和204均包括一个视频解码芯片以及支持视频解码芯片的外围辅助电路。现有技术由于使用了一个视频解码芯片，成本较大；另外，所述外围辅助电路增加了系统故障的风险。

发明内容

本发明的目的在于不同于现有技术，提供一种具有改进视频触发功能的示波器。

本发明公开了一种具有改进视频触发功能的示波器，包括：

信号获取单元，用于对视频信号进行电平比较处理，产生具有正脉冲和负脉冲的比较信号；

触发设置单元，用于设置触发同步类型和视频标准；

触发控制单元，用于依据所述触发同步类型和所述视频标准获取触发行数；并由所述比较信号获取所述视频信号的行计数值，当所述行计数值与所述触发行数相等时产生触发信号；所述触发控制单元包括：

系数获取子单元，用于依据所述视频标准获取相对应的脉冲系数和场识别系数；

数据累加子单元，用于依据一个时钟，以所述比较信号的正脉冲和负脉冲的脉冲宽度为界限，以所述脉冲系数为步进进行数据累加，获得反映负脉冲宽度的第一累加结果和反映相邻负脉冲和正脉冲的宽度差异的第二累加结果；

行计数子单元，用于通过将所述第一累加结果、所述第二累加结果分别与所述场识别系数进行比较，识别所述比较信号中的场起始位置；并响应所述场起始位置，利用所述比较信号获取所述行计数值。

本发明通过触发控制单元303可直接依据比较信号c识别场起始位置，并响应所述场起始位置获取行计数值，通过行计数值与触发行数的比较结果产生触发信号，从而完成视频触发功能，整个视频触发功能统一由触发控制单元完成，无需使用专门的视频解码芯片，降低了成本；另外，也无需增加视频解码芯片的外围辅助电路，降低了系统故障的风险，提高了可靠性。

作为一个举例说明，本发明所述的触发控制单元也可以由FPGA构成。相对于现有技术，比较信号在FPGA内部直接进行视频触发逻辑处理，无需将比较信号从FPGA的管脚引出到视频信号分离器中；同时，也避免了视频信号分离器产生的三路视频解码信号从FPGA的另外三个管脚引入FPGA中，该方案无需额外占用FPGA的4个管脚，节约了FPGA的管脚资源。

作为一个举例说明，本发明所述的脉冲系数也可以包括：为正数的第一脉冲系数和为负数的第二脉冲系数；所述数据累加子单元可以在所述比较信号为负脉冲时，每隔一个所述时钟的周期以所述第一脉冲系数为步进，由零开始进行数据累加，在所述负脉冲转变为正脉冲时获得所述第一累加结果；在所述比较信号为正脉冲时，每隔一个所述时钟的周期以所述第二脉冲系数为步进，对所述第一累加结果进行数据累加，在所述正脉冲转变为负脉冲时获得所述第二累加结果。

作为一个示例，在本举例说明中，所述的数据累加子单元也可以在所述比较信号为负脉冲时，当判断数据累加的结果等于一个预设高阈值，则保持数据累加的结果不变，使所述第一累加结果等于所述预设高阈值。该方法便于数据累加的计算，简化了算法。

作为一个示例，在本举例说明中，所述数据累加子单元也可以在所述比较信号为正脉冲时，当判断数据累加的结果等于一个预设低阈值，则保持数据累加的结果不变，使所述第二累加结果等于所述预设低阈值。该方法同样便于数据累加的计算，简化了算法。

作为一个举例说明，本发明所述的行计数子单元也可以在所述场起始位置将所述行计数值清零，之后，在所述比较信号的每个正脉冲的上升沿对所述计数值累加1，依次产生与每个正脉冲对应的行计数值。

作为一个示例，在上述举例说明中，所述场识别系数可以包括槽脉冲系数和奇偶场系数；所述行计数子单元包括：

复位计数器模块，用于输出一个复位计数值，其中，在所述正脉冲的上升沿，当判断所述第一累加结果小于所述槽脉冲系数时，对所述复位计数值累加1；当判断所述第一累加结果大于所述槽脉冲系数时，对所述复位计数值清零；

奇偶场识别模块，用于输出一个奇偶场识别信号，其中，在所述正脉冲的下升沿，当所述第二累加结果大于所述预设低阈值且小于所述奇偶场系数时，所述奇偶场识别信号为第一电平状态并保持不变；此后，在所述正脉冲的上升沿，当所述复位计数值等于一个第一预设计数值时，所述奇偶场识别信号转变为第二电平状态并保持不变；

场起始识别模块，用于输出一个场起始信号，其中，在所述正脉冲的上升沿，当所述复位计数值等于一个第二预设计数值时，所述场起始信号为第三电平状态并保持不变；此后，当所述第一累加结果大于槽脉冲系数且所述奇偶场识别信号为第二电平状态时，所述场起始信号转变为第四电平状态并保持不变；所述场起始识别信号从第三电平状态变换为第四电平状态时，识别为场起始位置。

作为一个示例，在上述举例说明中，所述触发信号产生子单元也可以用于当所述行计数值与所述触发行数相等时，在与所述行计数值相对应的正脉冲的上升沿产生所述触发信号。

作为一个举例说明，本发明所述的触发设置单元设置的触发同步类型为指定行触发时，所述触发控制单元也可以依据所述指定行触发和所述视频标准，获取与所述指定行的行号相对应的触发行数。

作为一个举例说明，本发明所述的触发设置单元设置的触发同步类型为奇数场触发时，所述触发控制单元也可以依据所述奇数场触发和所述视频标准，获取与奇数场的起始位置相对应的奇数场起始行号，并依据所述奇数场起始行号获取与其相对应的触发行数。

作为一个举例说明，本发明所述的触发设置单元设置的触发同步类型为所有行触发时，所述触发控制单元还可以用于依据所述所有行触发，在所述比较信号的每一个正脉冲的上升沿产生所述触发信号。

作为一个举例说明，本发明所述的信号获取单元也可以包括：

数据采样单元，用于对视频信号进行数字采样，获得采样数据；

触发比较单元，用于对所述采样数据进行电平比较处理，产生所述比较信号。

附图说明

图1是现有技术一种具有视频触发功能的数字示波器的结构示意图；

图2是现有技术另一种具有视频触发功能的数字示波器的结构示意图；

图3是本发明一种具有改进视频触发功能的示波器实施例的示意图；

图4是本发明示波器实施例的一种举例说明的示意图；

图5是本发明示波器实施例的另一种举例说明的示意图；

图6是本发明示波器实施例中，由一种NTSC格式的视频信号得到的比较信号的示意图；

图7（a）是本发明示波器实施例中，对比较信号进行触发逻辑处理的部分原理示意图；

图7（b）是本发明示波器实施例中，对比较信号进行触发逻辑处理的另一部分原理示意图；

图8是本发明示波器实施例中，行计数子单元3034的结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

参照图3，示出了本发明一种具有改进视频触发功能的示波器实施例的示意图，本实施例提出的示波器300包括：

信号获取单元301，用于对视频信号e进行电平比较处理，产生具有正脉冲和负脉冲的比较信号c；

触发设置单元302，用于设置触发同步类型f和视频标准g；

触发控制单元303，用于依据触发同步类型f、视频标准g和比较信号c产生触发信号d，其包括：

行数获取子单元3031，用于依据触发同步类型f和视频标准g获取触发行数h；

系数获取子单元3032，用于依据视频标准g获取相对应的脉冲系数i和场识别系数j；

数据累加子单元3033，用于依据一个时钟k，以比较信号c的正脉冲和负脉冲的脉冲宽度为界限，以脉冲系数i为步进进行数据累加，获得反映负脉冲宽度的第一累加结果m和反映相邻正脉冲和负脉冲的宽度差异的第二累加结果n；

行计数子单元3034，用于通过将第一累加结果m、第二累加结果n分别与场识别系数j进行比较，识别比较信号c中的场起始位置；并响应所述场起始位置，利用比较信号c获取行计数值p；

触发产生子单元3035，用于将行计数值p与触发行数h进行比较，当行计数值p与触发行数h相等时产生触发信号d。

下面，对信号获取单元301、触发设置单元302和触发控制单元303进行具体说明。

信号获取单元301的电平比较处理可以由模拟器件完成，也可以由数字器件完成。作为一个举例说明，结合图4，信号获取单元301包括模拟触发比较单元401和数据采样单元402，模拟触发比较单元401由模拟比较器构成，对由示波器300的通道引入的视频信号e进行电平比较处理，产生比较信号c。数据采样单元402用于对视频信号e进行数据采样，获得采样数据b。示波器300还包括采样存储单元403，用于依据触发信号d对采样数据b进行存储，产生波形显示数据。作为另一个举例说明，结合图5，信号获取单元301包括数据采样单元502和数字触发比较单元501，数据采样单元502对视频信号e进行数据采样，获得采样数据b；数字触发比较单元501由数字比较器构成，其对采样数据b进行电平比较处理，产生比较信号c。示波器300还包括采样存储单元503，其依据触发信号d对采样数据b进行存储，产生波形显示数据。

对于上述两个举例说明，一般的，信号获取单元301还会包括一个模拟前端电路，用于实现对视频信号e的偏移调整、增益控制和带宽限制等等一系列的功能，使视频信号e调理为合适的幅度范围，以供图4的模拟触发比较单元401和数据采样单元404、以及图5的数据采样单元501进行接收。模拟前端电路的具体实现可以采用多种设计方案，此处不在赘述。

需要说明的是，本发明的示波器300不限于两个通道，其可以具备四个通道或者更多个通道，每一个通道对应一路被测信号，被测信号可以是视频信号e，信号获取单元301可以分别依据多个通道的多路被测信号，产生多路比较信号，信号获取单元301还可以包括一个通道选择器，用于选择触发的数据源，即，从多路比较信号中选择其中一路输入至触发控制单元303中。

结合图4和图5，针对信号获取单元301的电平比较处理，用户可以设置触发电平。作为一个举例说明，对于信号获取单元301中数字触发比较单元502的电平比较处理，用户还可以设置粘滞范围，用以减少信号噪声带来的影响。触发电平和粘滞范围组合后可以得到两个物理比较电平，称为上电平和下电平。如果采样数据b大于上电平，则比较信号c为高电平；如果采样数据b小于下电平，则比较信号c为低电平。作为另一个举例说明，对于模拟触发比较单元401和数字触发比较单元502的电平比较处理，如果视频信号e或者采样数据b大于所述触发电平，则比较信号c为高电平；如果视频信号e或者采样数据b小于所述触发电平，则比较信号c为低电平。高电平构成正脉冲，低电平构成负脉冲。如图6所示，为一种NTSC格式的视频信号e通过采样和电平比较处理得到的比较信号c的示意图，比较信号c反应了视频信号e的脉冲信息，例如，图6的比较信号c中，示意出了由低电平构成的一个负脉冲x，以及由高电平构成的一个正脉冲y，通过电平比较处理滤除了视频信号上的彩色脉冲串、有效的图像信息等，该图像信息一般为颜色信息。

参照图3，在本发明实施例中，触发设置单元302用于设置触发同步类型f和视频标准g。触发同步类型f包括：指定行触发、奇数场触发、偶数场触发和所有行触发。按照被测视频信号e的实际标准类型设置对应的视频标准g，其可以是：NTSC、PAL、ED 480P、ED 576P、HD 720P、HD 1080i、HD 1080P等任意格式的视频标准。作为一个举例说明，在本发明实施例中，设置单元302可以包括显示模块、用户输入接口和参数设置模块，其中，显示模块展现触发同步类型f和视频标准g的候选项；用户输入接口接收用户针对所述候选项的选择信息；参数设置模块根据所述选择信息设置触发同步类型f和视频标准g。可以理解的是，前面所述的触发电平、粘滞范围，也是由设置单元203所设置的。

触发控制单元303依据触发同步类型f、视频标准g和比较信号c进行触发逻辑处理，产生触发信号d。如图7（a）和图7（b）所示，为对比较信号c进行触发逻辑处理的原理示意图。下面，结合图7（a）和图7（b），对触发控制模块303的内部子单元作具体说明。其中：

行数获取子单元3031依据触发同步类型f和视频标准g获取触发行数h。

作为一个举例说明，触发设置单元302设置的触发同步类型f为指定行触发时，行数获取子单元3031依据所述指定行触发和视频标准g，获取与所述指定行的行号相对应的触发行数。由于视频信号e是对一帧图像进行逐行扫描获得的，因此，相应的，比较信号c中也包含了行信息，不同的行信息具有相应的行号。图7（a）和图7（b）中以阿拉伯数字标注了比较信号c中的行号，行号与实际的触发行数不同，行号与触发行数的映射关系信息可以预先存储在触发控制单元303中，不同的视频标准，映射关系信息不同，行数获取子单元3031根据该映射关系信息获取对应的触发行数。触发行数是在场的起始位置开始进行计数的。在本举例说明中，作为一个示例，结合图7（a），对于NTSC格式的视频信号，其偶数场的起始为第4行，与行号4相对应的触发行数为0，与行号5相对应的触发行数为1，与行号6相对应的触发行数为3。

作为另一个举例说明，触发设置单元302设置的触发同步类型f为奇数场触发时，行数获取子单元3031依据所述奇数场触发和视频标准g，获取与奇数场的起始位置相对应的奇数场起始行号，并依据所述奇数场起始行号获取与其相对应的触发行数。奇数场触发实质上是触发在与奇数场的起始位置相对应的行上，不同的视频标准，其奇数场的起始位置对应的行不同。在本举例说明中，作为一个示例，结合图7（b），对于NTSC格式的视频信号，其奇数场的起始为第266行，则行数获取子单元3031获取与奇数场的起始位置相对应的奇数场起始行号为267，之后，再依据行号267获取与其相对应的触发行数，该过程相当于前一举例说明中的指定行触发，此处不再赘述。

作为又一个举例说明，触发设置单元302设置的触发同步类型f为偶数场触发时，行数获取子单元3031依据所述偶数场触发和视频标准g，获取与偶数场的起始位置相对应的偶数场起始行号，并依据所述偶数场起始行号获取与其相对应的触发行数。与奇数场触发类似，偶数场触发实质上是触发在与偶数场的起始位置相对应的行上，不同的视频标准，其偶数场的起始位置对应的行不同。在本举例说明中，作为一个示例，参照图7（a），对于NTSC格式的视频信号，其偶数场的起始为第4行，则行数获取子单元3031获取与偶数场的起始位置相对应的偶数场起始行号为4，之后，再依据行号4获取与其相对应的触发行数，该过程相当于前面举例说明中的指定行触发，此处不再赘述。

作为又一个举例说明，在本发明实施例中，触发设置单元302设置的触发同步类型为所有行触发时，触发控制单元303还用于依据所述所有行触发，在比较信号c的每一个正脉冲的上升沿产生触发信号d。作为另一种举例说明，在本发明实施例中，触发设置单元302设置的触发同步类型为所有行触发时，触发控制单元303还用于依据所述所有行触发，在比较信号c的每一个正脉冲的下降沿产生触发信号d。也就是说，在所有行触发时，不用获取触发行数q，也无需计算行计数值p，直接根据比较信号c的每一边沿位置产生触发信号d。

系数获取子单元3032依据视频标准g获取相对应的脉冲系数i和场识别系数j，示波器300的存储单元中可以预先存储有脉冲系数i、场识别系数j及其与视频标准的映射信息，不同视频标准的脉冲系数i和场识别系数j可以相同，也可以不同。系数获取子单元3031依据视频标准g从存储单元中获取与之具有映射关系的脉冲系数i和场识别系数j，其中，脉冲系数i作为数据累加的步进，用于识别脉冲的类型；场识别系数j用于识别比较信号c中场的开始位置，包括奇数场的开始和偶数场开始。

数据累加子单元3033响应时钟k，以脉冲系数i为步进，以比较信号c的每个负脉冲的脉冲宽度为界限，进行数据累加，获得反映负脉冲宽度的第一累加结果m；同时，数据累加子单元3033，响应时钟k，还以脉冲系数i为步进，以比较信号c的相邻负脉冲与正脉冲的脉冲宽度为界限，获得反映相邻负脉冲和正脉冲的宽度差异的第二累加结果。时钟k可以是用于对视频信号e进行数字采样的采样时钟，也可以是由采样时钟分频产生的时钟，还可以是由示波器300的时钟产生单元直接产生的时钟。时钟k决定了数据累加的频率。需要说明的是，所述相邻负脉冲与正脉冲的脉冲宽度是指：负脉冲和与其相邻的下一个正脉冲的脉冲宽度，结合图7（a），以比较信号c的第525行为例，第525行具有一个脉冲宽度为u的负脉冲x1和一个脉冲宽度为w的正脉冲y1，相邻负脉冲与正脉冲可以是脉冲x1和脉冲y1，而并非是指脉冲x1和与其相邻的上一个脉冲y2。数据累加子单元3033进行数据累加时，首先，以脉冲系数i为步进，以负脉冲x1的脉冲宽度u为界限，每间隔一个时钟k的周期进行一次数据累加，获得反映负脉冲x1的脉冲宽度u的第一累加结果m；然后，以脉冲系数i为步进，以相邻负脉冲x1与正脉冲y1的脉冲宽度u+w为界限，每间隔一个时钟k的周期进行一次数据累加，获得反映相邻负脉冲x1的脉冲宽度u和正脉冲y1的脉冲宽度w之间差异的第二累加结果n。

结合图7（a）和图7（b），比较信号c中的有效行是指一行内具有一个正脉冲和一个负脉冲的行信号，其包括第10~262行，以及第272~525行；有效行中的负脉冲，称之为同步脉冲。可以看到，在比较信号c中的非同步脉冲中，有两类比较特殊的负脉冲，其中一类位于比较信号c的场起始的一段，负脉冲的宽度较大，将此种类型的负脉冲称之为槽脉冲，其包括与偶数场的起始相对应的第4、5、6行，以及与奇数场的起始相对应的第266、267、268、269行。另一类位于比较信号c中奇数场的起始一段，第263行的前半行，其负脉冲的宽度小于槽脉冲的宽度，且与同步脉冲的宽度相等，将此种类型的负脉冲称之为奇偶场脉冲。

行计数子单元3034通过将第一累加结果m和第二累加结果n分别与场识别系数j进行比较，就能够识别出槽脉冲和奇偶场脉冲，进而识别比较信号c中的场起始位置；之后，从所述场起始位置开始，利用比较信号c进行行计数，每在正脉冲的上升沿或者下降沿进行一次计数，依次获取与每一个正脉冲相对应的（或者与该正脉冲相邻的下一负脉冲相对应的）行计数值p。可以理解的是，对于具有奇偶场的视频信号e，所述场起始位置可以是偶数场的起始，对应的，行号从偶数场开始由小到大计数，例如NTSC格式的视频信号；所述场起始位置也可以是奇数场的起始，对应的，行号从奇数场开始由小到大计数，例如PAL格式的视频信号。

触发产生子单元3035每产生一个行计数值p，就将其与行数获取子单元3031产生的触发行数h进行比较，当行计数值p与触发行数h相等时产生触发信号d，用于对采样数据b进行存储。

本发明实施例提出的示波器300，通过触发控制单元303即可直接依据比较信号c识别场起始位置，并响应所述场起始位置获取行计数值p，通过行计数值p与触发行数的h比较结果产生触发信号d，从而完成视频触发功能，整个视频触发功能统一由触发控制单元303完成，无需使用视频解码芯片，降低了成本；另外，也无需增加视频解码芯片的外围辅助电路，降低了系统故障的风险，提高了可靠性。

作为一个举例说明，在本发明实施例中，触发控制单元303可以由FPGA构成。则相对于比现有技术，比较信号c在FPGA内部直接进行视频触发逻辑处理，结合图1和图2，无需将比较信号c从FPGA的管脚引出到视频信号分离器中；同时，也避免了视频信号分离器产生的三路视频解码信号从FPGA的另外三个管脚引入FPGA中，该方案无需额外占用FPGA的4个管脚，节约了资源。作为另一个举例说明，在本发明实施例中，触发控制单元303可以由CPLD构成。作为又一个举例说明，在本发明实施例中，触发控制单元303可以一部分由CPU构成，例如行数获取子单元3031和系数获取子单元3032的功能由CPU完成；另一部分由FPGA构成。

作为一个举例说明，在本发明实施例中，脉冲系数i包括：为正数的第一脉冲系数和为负数的第二脉冲系数；数据累加子单元3033在比较信号c为负脉冲时，每隔一个时钟k的周期以所述第一脉冲系数为步进，由零开始进行数据累加，在所述负脉冲转变为正脉冲时获得第一累加结果m；在比较信号c为正脉冲时，每隔一个时钟k的周期以所述第二脉冲系数为步进，对第一累加结果m进行数据累加，在所述正脉冲转变为负脉冲时获得所述第二累加结果n。结合图7（a），以比较信号c的第525行为例，在比较信号c为负脉冲x1时，每隔一个时钟k的周期以所述第一脉冲系数为步进，由零开始进行数据累加，在负脉冲x1转变为正脉冲y1时获得第一累加结果m；在比较信号c为正脉冲y1时，每隔一个时钟k的周期以所述第二脉冲系数为步进，对第一累加结果m进行数据累加，在正脉冲y1转变为负脉冲x2时获得第二累加结果n。需要说明的是，对于不同的视频标准，第一脉冲系数可以相同，也可以不同，第二脉冲系数可以相同，也可以不同。作为一种示例，对于不同的视频标准，第二脉冲系数均为-1。

在本举例说明中，作为一个示例，数据累加子单元3033在比较信号c为负脉冲时，当判断数据累加的结果等于一个预设高阈值，则保持数据累加的结果不变，使第一累加结果m等于所述预设高阈值。结合图7（a）和图7（b），可以看出，比较信号c中，对于具有槽脉冲的行，第4、5、6、266、267、268、269行，其负脉冲（也即槽脉冲）的宽度较大，因此，在以正数的第一脉冲系数为步进进行数据累加时，第一累加结果m将会远大于其他负脉冲的第一累加结果m，为了便于计算，简化算法，则预先设定一个预设高阈值，该预设高阈值大于除槽脉冲以外的其他负脉冲的第一累加结果m，当数据累加的结果等于该预设高阈值时，累加结果不再持续增加，而保持该预设高阈值不变。

在本举例说明中，作为另一个示例，数据累加子单元3033在比较信号c为正脉冲时，当判断数据累加的结果等于一个预设低阈值，则保持数据累加的结果不变，使所述第二累加结果n等于所述预设低阈值。结合图7（a）和图7（b），可以看出，比较信号c中，对于不具有槽脉冲、奇偶场脉冲的行，其正脉冲的宽度均大于相邻前一个负脉冲的宽度，因此，对于该种类型的正脉冲，在以负数的第二脉冲系数为步进进行数据累加时，第二累加结果将会远小于其他正脉冲的第二累加结果n，为了便于计算，简化算法，则预先设定一个预设低阈值，该预设低阈值小于与槽脉冲、奇偶场脉冲对应的第二累加结果n，当数据累加的结果等于该预设低阈值时，累加结果不再持续减小，而保持该预设低阈值不变。在本示例中，作为一个实例，第二脉冲系数均为-1，结合图7（a）和图7（b），对于第1~3行、第7~262行、第263后半行~266前半行、第269后半行~525行，以-1进行数据累加过程中，数据累加的结果可以均减小到零，则将预设低阈值设为零，当数据累加的结果为零时，则累加结果保持不变，最终获得的第二累加结果n等于零。

作为一个举例说明，在本发明实施例中，行计数子单元3034在所述场起始位置将所述行计数值p清零，之后，在比较信号c的每个正脉冲的上升沿对计数值p累加1，依次产生与每个正脉冲对应的行计数值。参照图7（a），对于NTSC格式的视频信号e，场起始位置具体为偶数场的起始位置，其位于第4行，则在第4行第一个正脉冲的上升沿，将行计数值清零，然后在下一个正脉冲的上升沿对计数值累加1，以此类推。作为另一个举例说明，在本发明实施例中，行计数子单元3034可以在所述场起始位置将所述行计数值p清零，之后，在比较信号c的每个正脉冲的下降沿对计数值p累加1，依次产生与每个正脉冲对应的行计数值p。

作为一个举例说明，在本发明实施例中，触发信号产生子单元3035用于当行计数值p与触发行数q相等时，在与行计数值p相对应的正脉冲的上升沿产生所述触发信号。例如，触发行数q为3，则在行计数值p为3相对应的正脉冲的上升沿产生一个触发信号d。作为又一个示例，在本举例说明中，所述触发信号产生子单元3035用于当行计数值p与触发行数q相等时，在与行计数值p相对应的正脉冲的下降沿产生触发信号d。

作为一个示例，在上述举例说明中，所述场识别系数j包括槽脉冲系数j1和奇偶场系数j2；如图8所示，行计数子单元3034包括：

复位计数器模块801，其输出一个复位计数值r，其中，在比较信号c的正脉冲的上升沿，当判断第一累加结果m小于槽脉冲系数j1时，对复位计数值r累加1；当判断第一累加结果m大于槽脉冲系数j1时，对复位计数值r清零；

奇偶场识别模块802，其输出一个奇偶场识别信号s，其中，在比较信号c的正脉冲的下升沿，当第二累加结果n大于所述预设低阈值且小于奇偶场系数j2时，奇偶场识别信号s为第一电平状态并保持不变；此后，在比较信号c的正脉冲的上升沿，当复位计数值r等于一个第一预设计数值时，奇偶场识别信号s转变为第二电平状态并保持不变；

场起始识别模块803，其输出一个场起始信号t，其中，在比较信号c的正脉冲的上升沿，当复位计数值r等于一个第二预设计数值时，场起始信号t为第三电平状态并保持不变；此后，当所述第一累加结果m大于槽脉冲系数且奇偶场识别信号s为第二电平状态时，场起始信号t转变为第四电平状态并保持不变；场起始识别信t号从第三电平状态变换为第四电平状态时，识别为场起始位置；

行计数获取模块804，其在场起始识别信t号从第三电平状态变换为第四电平状态时，利用比较信号c获取所述行计数值。

作为一种实例，在本示例中，如表1所示，给出了不同的视频标准g及其相对应的脉冲系数i和场识别系数j。

表1

对于不同的视频标准，第一脉冲系数、第二脉冲系数、奇偶场系数j 1和槽脉冲系数j2可以相同，也可以不同。本发明对上述系数的取值不作限定，只要满足如下条件即可，即：在负脉冲时以第一脉冲系数为步进进行数据累加，正脉冲时以第二脉冲系数为步进进行数据累加，对于槽脉冲，第一累加结果m大于所述槽脉冲系数；对于奇偶场脉冲，第二累加结果n大于所述预设低阈值且小于所述奇偶场系数；对于除槽脉冲和奇偶场脉冲以外的脉冲，第二累加结果n为所述预设低阈值。

下面，在本实例中，以第一电平状态、第四电平状态为高电平状态“1”，第二电平状态、第三电平状态为低电平状态“0”，第一预设计数值、第二预设计数值取6，为例，结合图8，对复位计数器模块801、奇偶场识别模块802和场起始识别模块803的工作原理进行说明。

复位计数器模块801输出的复位计数值r用作对奇偶场识别信号s和场起始信号t进行复位，即转换其电平状态。当第一累加结果m大于所述槽脉冲系数时，则识别到槽脉冲，则对于第4~6行、第266行的后半行、第267~268行、第269行的前半行，在其正脉冲的上升沿，复位计数值r均为零；从第7行开始，在每个正脉冲的上升沿，复位计数值r累加1；同样的，从第269行的后半行开始，在每个正脉冲的上升沿，复位计数值r累加1，以此类推。

奇偶场识别模块802输出的奇偶场识别信号s用于识别奇数场或者偶数场。第二累加结果n大于所述预设低阈值且小于所述奇偶场系数时，即识别到了奇偶场脉冲，则在第263行的第一个正脉冲的下降沿，奇偶场识别信号s转换为高电平状态“1”并保持不变；之后，在比较信号c的正脉冲的上升沿，当复位计数值r等于6时，奇偶场识别信号s转变为低电平状态“0”并保持不变，直到再次识别到奇偶场脉冲，再跳转到高电平状态“1”，依此循环。

场起始识别模块803输出的场起始信号t用于识别场的起始。在比较信号c的正脉冲的上升沿，当复位计数值r等于6时，场起始信号t为低电平状态“0”并保持不变；此后，当第一累加结果m大于槽脉冲系数且奇偶场识别信号s为低电平状态“0”时，识别到了场起始位置，场起始信号t转变为高电平状态“1”并保持不变，直到复位计数值r等于6，再跳转到低电平状态“0”，依此循环。从图7（a）中可以看出，场起始识别信号t从低电平状态“0”变换为高电平状态“1”时，识别为场起始位置。

需要说明的是，在本实例中，第一电平状态、第四电平状态还可以是低电平状态“0”，第二电平状态、第三电平状态还可以是高电平状态“1”。所述第一预设计数值、第二预设计数值还可以是其他的数值，只要能够满足如下条件即可，奇偶场识别信号s由第一电平状态转换为第二电平状态的位置位于：第269行后半行~525行、第525行循环至第3行前半行中的任意一个脉冲的边沿时刻，场起始信号t由第四电平状态转换为第三电平状态的位置位于：第7行~525行、第525行循环至第3行的前半行中的任意一个边沿时刻。

可以理解的是，本发明实施例主要对NTSC格式的视频信号e的触发逻辑处理进行具体说明，对于同样具有奇偶场的视频信号，例如PAL等格式的视频信号，可相互参照，不同的是，二者奇数场和偶数场的起始位置相互对调。对于仅具有单一场的视频信号，例如，ED 480P、HD 1080i等格式的视频信号，也可相互参照，不同的是，单一场的视频信号仅需要针对一个场进行信号处理即可。

以上对本发明所提供的一种具有改进视频触发功能的示波器，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (12)

1.一种具有改进视频触发功能的示波器，包括：

信号获取单元，用于对视频信号进行电平比较处理，产生具有正脉冲和负脉冲的比较信号；

触发设置单元，用于设置触发同步类型和视频标准；

触发控制单元，用于依据所述触发同步类型和所述视频标准获取触发行数；并由所述比较信号获取所述视频信号的行计数值，当所述行计数值与所述触发行数相等时产生触发信号；

其特征在于，所述触发控制单元包括：

系数获取子单元，用于依据所述视频标准获取相对应的脉冲系数和场识别系数；

数据累加子单元，用于依据一个时钟，以所述比较信号的正脉冲和负脉冲的脉冲宽度为界限，以所述脉冲系数为步进进行数据累加，获得反映负脉冲宽度的第一累加结果和反映相邻负脉冲和正脉冲的宽度差异的第二累加结果；

行计数子单元，用于通过将所述第一累加结果、所述第二累加结果分别与所述场识别系数进行比较，识别所述比较信号中的场起始位置；并响应所述场起始位置，利用所述比较信号获取所述行计数值。

2.如权利要求1所述的示波器，其特征在于，

所述触发控制单元由FPGA构成。

3.如权利要求2所述的示波器，其特征在于，

所述脉冲系数包括：为正数的第一脉冲系数和为负数的第二脉冲系数；

所述数据累加子单元在所述比较信号为负脉冲时，每隔一个所述时钟的周期以所述第一脉冲系数为步进，由零开始进行数据累加，在所述负脉冲转变为正脉冲时获得所述第一累加结果；在所述比较信号为正脉冲时，每隔一个所述时钟的周期以所述第二脉冲系数为步进，对所述第一累加结果进行数据累加，在所述正脉冲转变为负脉冲时获得所述第二累加结果。

4.如权利要求3所述的示波器，其特征在于，

所述数据累加子单元在所述比较信号为负脉冲时，当判断数据累加的结果等于一个预设高阈值，则保持数据累加的结果不变，使所述第一累加结果等于所述预设高阈值。

5.如权利要求3所述的示波器，其特征在于，

所述数据累加子单元在所述比较信号为正脉冲时，当判断数据累加的结果等于一个预设低阈值，则保持数据累加的结果不变，使所述第二累加结果等于所述预设低阈值。

6.如权利要求2所述的示波器，其特征在于，

所述行计数子单元在所述场起始位置将所述行计数值清零，之后，在所述比较信号的每个正脉冲的上升沿对所述计数值累加1，依次产生与每个正脉冲对应的行计数值。

7.如权利要求6所述的示波器，其特征在于，

所述场识别系数包括槽脉冲系数和奇偶场系数；

所述行计数子单元包括：

复位计数器模块，用于输出一个复位计数值，其中，在所述正脉冲的上升沿，当判断所述第一累加结果小于所述槽脉冲系数时，对所述复位计数值累加1；当判断所述第一累加结果大于所述槽脉冲系数时，对所述复位计数值清零；

奇偶场识别模块，用于输出一个奇偶场识别信号，其中，在所述正脉冲的下升沿，当所述第二累加结果大于所述预设低阈值且小于所述奇偶场系数时，所述奇偶场识别信号为第一电平状态并保持不变；此后，在所述正脉冲的上升沿，当所述复位计数值等于一个第一预设计数值时，所述奇偶场识别信号转变为第二电平状态并保持不变；

场起始识别模块，用于输出一个场起始信号，其中，在所述正脉冲的上升沿，当所述复位计数值等于一个第二预设计数值时，所述场起始信号为第三电平状态并保持不变；此后，当所述第一累加结果大于槽脉冲系数且所述奇偶场识别信号为第二电平状态时，所述场起始信号转变为第四电平状态并保持不变；所述场起始识别信号从第三电平状态变换为第四电平状态时，识别为场起始位置。

8.如权利要求6所述的示波器，其特征在于，

所述触发信号产生子单元用于当所述行计数值与所述触发行数相等时，在与所述行计数值相对应的正脉冲的上升沿产生所述触发信号。

9.如权利要求2所述的示波器，其特征在于，

所述触发设置单元设置的触发同步类型为指定行触发时，

所述触发控制单元依据所述指定行触发和所述视频标准，获取与所述指定行的行号相对应的触发行数。

10.如权利要求2所述的示波器，其特征在于，

所述触发设置单元设置的触发同步类型为奇数场触发时，

所述触发控制单元依据所述奇数场触发和所述视频标准，获取与奇数场的起始位置相对应的奇数场起始行号，并依据所述奇数场起始行号获取与其相对应的触发行数。

11.如权利要求2所述的示波器，其特征在于，

所述触发设置单元设置的触发同步类型为所有行触发时，

所述触发控制单元还用于依据所述所有行触发，在所述比较信号的每一个正脉冲的上升沿产生所述触发信号。

12.如权利要求1至11任一项权利要求所述的示波器，其特征在于，所述信号获取单元包括：

数据采样单元，用于对视频信号进行数字采样，获得采样数据；

触发比较单元，用于对所述采样数据进行电平比较处理，产生所述比较信号。

Images