CN103700582A - 一种锗纳米线叠层结构的制作方法 - Google Patents

一种锗纳米线叠层结构的制作方法 Download PDF

Info

Publication number
CN103700582A
CN103700582A CN201310741585.8A CN201310741585A CN103700582A CN 103700582 A CN103700582 A CN 103700582A CN 201310741585 A CN201310741585 A CN 201310741585A CN 103700582 A CN103700582 A CN 103700582A
Authority
CN
China
Prior art keywords
germanium
silicon
layer
nanoline
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310741585.8A
Other languages
English (en)
Other versions
CN103700582B (zh
Inventor
王盛凯
刘洪刚
孙兵
常虎东
赵威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201310741585.8A priority Critical patent/CN103700582B/zh
Publication of CN103700582A publication Critical patent/CN103700582A/zh
Application granted granted Critical
Publication of CN103700582B publication Critical patent/CN103700582B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种锗纳米线叠层结构的制作方法，该方法包括：在单晶衬底表面交替外延单晶锗硅层与锗层；对锗硅层与锗层进行光刻和刻蚀，获得锗硅线条／锗线条的周期结构；在纯氧气氛下对锗硅线条／锗线条的周期结构进行氧化，将锗硅层中的硅组分被选择性氧化为二氧化硅，同时使锗硅层中的锗组分析出到锗层中；利用氢氟酸进行选择性刻蚀，将二氧化硅溶解，获得锗纳米线叠层结构。本发明提供的锗纳米线结构的制作方法，具有可大面积生长、工艺简便、纳米线直径可控以及制备成本低等优点。

Description

一种锗纳米线叠层结构的制作方法
技术领域
本发明涉及半导体集成技术领域，特别涉及一种锗纳米线叠层结构的制作方法。
背景技术
半导体技术作为信息产业的核心和基础，是衡量一个国家科学技术进步和综合国力的重要标志。在过去的40多年中，硅基集成技术遵循摩尔定律通过缩小器件的特征尺寸来提高器件的工作速度、增加集成度以及降低成本，硅基CMOS器件的特征尺寸已经由微米尺度缩小到纳米尺度。然而当MOS器件的栅长缩小到90纳米以下，栅介质(二氧化硅)的厚度已经逐渐减小到接近1纳米，关态漏电增加、功耗密度增大、迁移率退化等物理极限使器件性能恶化，传统硅基微电子集成技术开始面临来自物理与技术方面的双重挑战。
从材料方面来说，采用高迁移率材料替代传统硅材料作为衬底材料将是半导体集成技术的重要发展方向。因为锗(Ge)的空穴迁移率1900cm2／V·s和电子迁移率3900cm2／V·s都显著高于硅材料，所以锗(Ge)被认为有望取代硅材料以适应22纳米以下逻辑器件的需求。另一方面，从器件微结构上来说，为了进一步提高栅对沟道载流子浓度的控制能力，以鳍状栅、纳米线为代表的三维结构将取代传统的平面结构，成为22纳米节点以下的主流结构。
基于以上两点，锗纳米线结构将在未来发挥更加重要的作用。开发简便有效的制备锗纳米线的方法具有重大意义。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的主要目的在于提供一种锗纳米线叠层结构的制作方法，以解决锗纳米线叠层结构的选择性腐蚀和制备问题，达到大规模、低成本制备锗纳米线叠层结构的目的。
(二)技术方案
为达到上述目的，本发明提供了一种锗纳米线叠层结构的制作方法，该方法包括：在单晶衬底表面交替外延单晶锗硅层与锗层；对锗硅层与锗层进行光刻和刻蚀，获得锗硅线条／锗线条的周期结构；在纯氧气氛下对锗硅线条／锗线条的周期结构进行氧化，将锗硅层中的硅组分被选择性氧化为二氧化硅，同时使锗硅层中的锗组分析出到锗层中；以及利用氢氟酸进行选择性刻蚀，将二氧化硅溶解，获得锗纳米线叠层结构。
上述方案中，所述在单晶衬底交替外延单晶锗硅层与锗层，是利用分子束外延或者超高真空化学气相沉积法在单晶衬底表面交替外延沉积单晶锗硅层与锗层。
上述方案中，所述单晶衬底为锗衬底、硅衬底、绝缘体上硅衬底或绝缘体上锗衬底，所述单晶衬底的晶向是(100)、(110)或(111)中的一种，所述单晶衬底的类型是本征的、p型掺杂或n型掺杂的。
上述方案中，所述单晶衬底为硅、砷化镓、蓝宝石、碳化硅、磷化铟、覆盖有结晶氧化物的硅衬底或砷化镓衬底，以及上述衬底的复合结构。
上述方案中，所述在单晶衬底交替外延单晶锗硅层与锗层，锗层的厚度为5～5000纳米，锗硅层的厚度为5～5000纳米，锗硅层中锗的组分比例在1％～80％之间。
上述方案中，所述对锗硅层与锗层进行光刻和刻蚀，是利用紫外或者光刻的方法对锗硅层与锗层进行光刻和刻蚀。
上述方案中，所述获得的锗硅线条／锗线条的周期结构中，线条宽度为5～5000纳米，线条间距为5～500000纳米，长度为5纳米～50厘米。
上述方案中，所述在纯氧气氛下对锗硅线条／锗线条的周期结构进行氧化，纯氧的压强介于1个大气压至100个大气压之间，氧化温度区间为800至1300摄氏度。
上述方案中，所述利用氢氟酸进行选择性刻蚀，氢氟酸中氟化氢的摩尔比介于0.1％～35％之间。
(三)有益效果
本发明提供的这种锗纳米线叠层结构的制造技术，通过控制氧化温度对锗／锗硅纳米线进行选择性氧化的方法，具有较大的温度工艺窗口，方法简便，成本低廉，因而具有非常重要的应用价值和经济价值。可以实现锗纳米微结构尺寸在亚22纳米及以上节点上的精确控制，具有重要意义。另外，由于采用了锗／锗硅的叠层结构，通过热力学控制，实现了选择性氧化，使锗硅层中的硅组分被优先氧化成二氧化硅，而锗硅层中的锗则偏析进入锗层，进而通过氢氟酸进行选择性腐蚀，从而获得了锗纳米线叠层结构，所以解决了锗纳米线叠层结构的选择性腐蚀和制备问题，达到了大规模、低成本制备锗纳米线叠层结构的目的。
附图说明
图1是依照本发明实施例的制作锗纳米线叠层结构的方法流程图；
图2至图5示出了依照本发明实施例的制作锗纳米线叠层结构的工艺流程图；其中：
图2是硅基锗／锗硅交替叠层衬底结构的示意图；
图3是经刻蚀得到的硅基锗／锗硅线条示意图；
图4是利用氧化方法获得的硅基锗／二氧化硅纳米线条叠层结构的示意图；
图5是利用选择性湿法刻蚀技术除掉锗线条间二氧化硅的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
本发明提供的这种锗纳米线叠层结构的制作方法，通过控制氧气反应温度，使氧气对锗／锗硅复合结构进行选择性氧化，根据热力学稳定性方面的计算，在略低于锗硅熔点的温度下，优先氧化锗硅中的硅组分从而形成二氧化硅，同时使剩余的锗析出到锗中，进一步利用选择性腐蚀的方法去除掉二氧化硅，从而得到锗纳米线叠层结构。
如图1所示，图1是依照本发明实施例的制作锗纳米线叠层结构的方法流程图，该方法包括以下步骤：
步骤1：在单晶衬底表面交替外延单晶锗硅层与锗层；
步骤2：对锗硅层与锗层进行光刻和刻蚀，获得锗硅线条／锗线条的周期结构；
步骤3：在纯氧气氛下对锗硅线条／锗线条的周期结构进行氧化，将锗硅层中的硅组分被选择性氧化为二氧化硅，同时使锗硅层中的锗组分析出到锗层中；
步骤4：利用氢氟酸进行选择性刻蚀，将二氧化硅溶解，获得锗纳米线叠层结构。
其中，步骤1中所述在单晶衬底交替外延单晶锗硅层与锗层，是利用分子束外延或者超高真空化学气相沉积法在单晶衬底表面交替外延沉积单晶锗硅层与锗层。所述单晶衬底为锗衬底、硅衬底、绝缘体上硅衬底或绝缘体上锗衬底，所述单晶衬底的晶向是(100)、(110)或(111)中的一种，所述单晶衬底的类型是本征的、p型掺杂或n型掺杂的。或者，所述单晶衬底为硅、砷化镓、蓝宝石、碳化硅、磷化铟、覆盖有结晶氧化物的硅衬底或砷化镓衬底，以及上述衬底的复合结构。所述在单晶衬底交替外延单晶锗硅层与锗层，锗层的厚度为5～5000纳米，锗硅层的厚度为5～5000纳米，锗硅层中锗的组分比例在1％～80％之间。
步骤2中所述对锗硅层与锗层进行光刻和刻蚀，是利用紫外或者电子束光刻的方法对锗硅层与锗层进行光刻和刻蚀。所述获得的锗硅线条／锗线条的周期结构中，线条宽度为5～5000纳米，线条间距为5～500000纳米，长度为5纳米～50厘米。
步骤3中所述在纯氧气氛下对锗硅线条／锗线条的周期结构进行氧化，纯氧的压强介于1个大气压至100个大气压之间，氧化温度区间为800至1300摄氏度。
步骤4中所述利用氢氟酸进行选择性刻蚀，氢氟酸中氟化氢的摩尔比介于0.1％～35％之间。
基于图1所示的制作锗纳米线叠层结构的方法流程图，图2至图5示出了依照本发明实施例的制作锗纳米线叠层结构的工艺流程图，具体包括：
如图2所示，选用在绝缘体上硅衬底上交替外延锗硅层101与锗层102各4层。其中锗硅层中锗的组分为50％。绝缘体上硅衬底结构包括硅衬底片105、二氧化硅层104，以及绝缘体上硅层103。其中二氧化硅层104厚度200纳米，绝缘体上硅层103厚度为100纳米。交替外延锗层厚度为30纳米，锗硅层厚度30纳米。
如图3所示，利用电子束光刻技术以及利用感应耦合等离子刻蚀(ICP)刻蚀技术利用SF6在图2的结构上刻蚀获得宽度20纳米的锗硅线条202／锗线条201的周期结构，线条间距为100纳米。
如图4所示，对图3结构进行一个大气压纯氧气条件下的氧化处理，氧化温度设定为950摄氏度，处理5分钟，使锗硅层中的硅被选择性氧化成为二氧化硅，而多余的锗则析出进入到锗层中。
如图5所示，利用选择性湿法刻蚀方法，将图4所获得的结构置于浓度为20％的氢氟酸中，将二氧化硅溶解掉，从而得到硅基绝缘体上锗纳米线条叠层结构，即锗纳米线叠层结构。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种锗纳米线叠层结构的制作方法，其特征在于，该方法包括：
在单晶衬底表面交替外延单晶锗硅层与锗层；
对锗硅层与锗层进行光刻和刻蚀，获得锗硅线条／锗线条的周期结构；
在纯氧气氛下对锗硅线条／锗线条的周期结构进行氧化，将锗硅层中的硅组分被选择性氧化为二氧化硅，同时使锗硅层中的锗组分析出到锗层中；以及
利用氢氟酸进行选择性刻蚀，将二氧化硅溶解，获得锗纳米线叠层结构。
2.权利要求1所述的锗纳米线叠层结构的制作方法，其特征在于，所述在单晶衬底交替外延单晶锗硅层与锗层，是利用分子束外延或者超高真空化学气相沉积法在单晶衬底表面交替外延沉积单晶锗硅层与锗层。
3.权利要求2所述的锗纳米线叠层结构的制作方法，其特征在于，所述单晶衬底为锗衬底、硅衬底、绝缘体上硅衬底或绝缘体上锗衬底，所述单晶衬底的晶向是(100)、(110)或(111)中的一种，所述单晶衬底的类型是本征的、p型掺杂或n型掺杂的。
4.权利要求2所述的锗纳米线叠层结构的制作方法，其特征在于，所述单晶衬底为硅、砷化镓、蓝宝石、碳化硅、磷化铟、覆盖有结晶氧化物的硅衬底或砷化镓衬底，以及上述衬底的复合结构。
5.权利要求1所述的锗纳米线叠层结构的制作方法，其特征在于，所述在单晶衬底交替外延单晶锗硅层与锗层，锗层的厚度为5～5000纳米，锗硅层的厚度为5～5000纳米，锗硅层中锗的组分比例在1％～80％之间。
6.权利要求1所述的锗纳米线叠层结构的制作方法，其特征在于，所述对锗硅层与锗层进行光刻和刻蚀，是利用紫外或者电子束光刻的方法对锗硅层与锗层进行光刻和刻蚀。
7.权利要求1所述的锗纳米线叠层结构的制作方法，其特征在于，所述获得的锗硅线条／锗线条的周期结构中，线条宽度为5～5000纳米，线条间距为5～500000纳米，长度为5纳米～50厘米。
8.权利要求1所述的锗纳米线叠层结构的制作方法，其特征在于，所述在纯氧气氛下对锗硅线条／锗线条的周期结构进行氧化，纯氧的压强介于1个大气压至100个大气压之间，氧化温度区间为800至1300摄氏度。
9.权利要求1所述的锗纳米线叠层结构的制作方法，其特征在于，所述利用氢氟酸进行选择性刻蚀，氢氟酸中氟化氢的摩尔比介于0.1％～35％之间。
CN201310741585.8A 2013-12-27 2013-12-27 一种锗纳米线叠层结构的制作方法 Active CN103700582B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310741585.8A CN103700582B (zh) 2013-12-27 2013-12-27 一种锗纳米线叠层结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310741585.8A CN103700582B (zh) 2013-12-27 2013-12-27 一种锗纳米线叠层结构的制作方法

Publications (2)

Publication Number Publication Date
CN103700582A true CN103700582A (zh) 2014-04-02
CN103700582B CN103700582B (zh) 2016-08-17

Family

ID=50362074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310741585.8A Active CN103700582B (zh) 2013-12-27 2013-12-27 一种锗纳米线叠层结构的制作方法

Country Status (1)

Country Link
CN (1) CN103700582B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104037159A (zh) * 2014-06-19 2014-09-10 北京大学 一种半导体结构及其形成方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107146834B (zh) * 2017-05-03 2019-01-25 中国科学院上海微系统与信息技术研究所 一种面内Ge纳米线发光材料的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090081854A1 (en) * 2007-09-21 2009-03-26 Samsung Electronics Co., Ltd. Method of forming nanowire and method of manufacturing semiconductor device comprising the nanowire
US20110070734A1 (en) * 2009-09-18 2011-03-24 Commissariat A L'energie Atomique Et Aux Ene. Alt. Manufacturing a microelectronic device comprising silicon and germanium nanowires integrated on a same substrate
CN102646598A (zh) * 2012-03-31 2012-08-22 上海华力微电子有限公司 基于SOI的纵向堆叠式后栅型Si-NWFET制造方法
CN102751232A (zh) * 2012-07-02 2012-10-24 中国科学院上海微系统与信息技术研究所 利用锗浓缩技术制备SiGe或Ge纳米线的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090081854A1 (en) * 2007-09-21 2009-03-26 Samsung Electronics Co., Ltd. Method of forming nanowire and method of manufacturing semiconductor device comprising the nanowire
US20110070734A1 (en) * 2009-09-18 2011-03-24 Commissariat A L'energie Atomique Et Aux Ene. Alt. Manufacturing a microelectronic device comprising silicon and germanium nanowires integrated on a same substrate
CN102646598A (zh) * 2012-03-31 2012-08-22 上海华力微电子有限公司 基于SOI的纵向堆叠式后栅型Si-NWFET制造方法
CN102751232A (zh) * 2012-07-02 2012-10-24 中国科学院上海微系统与信息技术研究所 利用锗浓缩技术制备SiGe或Ge纳米线的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104037159A (zh) * 2014-06-19 2014-09-10 北京大学 一种半导体结构及其形成方法

Also Published As

Publication number Publication date
CN103700582B (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
Yi Semiconductor nanostructures for optoelectronic devices: processing, characterization and applications
US8334216B2 (en) Method for producing silicon nanostructures
US7696105B2 (en) Method for producing catalyst-free single crystal silicon nanowires, nanowires produced by the method and nanodevice comprising the nanowires
CN103280398B (zh) 一种制备横向石墨烯pn结的方法
SE527205C2 (sv) Förfarande för tillverkning av halvledaranordning med kanal i halvledarsubstrat av kiselkarbid
CN102751232B (zh) 利用锗浓缩技术制备SiGe或Ge纳米线的方法
GB2495949A (en) Epitaxially deposited silicon carbide
CN103311305B (zh) 硅基横向纳米线多面栅晶体管及其制备方法
CN106480498B (zh) 一种纳米图形衬底侧向外延硅基量子点激光器材料及其制备方法
CN104600070B (zh) 衬底结构、cmos器件和制造cmos器件的方法
CN104016294A (zh) 一种硅基iii-v族纳米管与微米管及其制备方法
CN107086180A (zh) 一种单根纳米线多通道复用薄膜晶体管器件的制备方法
JP2005303259A (ja) シリコン発光素子及びその製造方法
CN106158582A (zh) 近邻阴影效应辅助阵列法制备层转移薄晶硅工艺
CN103700578B (zh) 一种锗硅纳米线叠层结构的制作方法
CN101728249B (zh) 硅片上外延化合物半导体材料的单晶过渡层制备方法
CN103700582B (zh) 一种锗纳米线叠层结构的制作方法
CN102556937A (zh) 具有悬臂梁结构的应变锗器件及其制备方法
Orlowski et al. Si, SiGe, Ge, and III-V semiconductor nanomembranes and nanowires enabled by SiGe epitaxy
Kim et al. Postgrowth in situ chlorine passivation for suppressing surface-dominant transport in silicon nanowire devices
CN106856164A (zh) 外延用图形化衬底及其制作方法
Liu et al. A method for fabricating silicon quantum wires based on SiGe/Si heterostructure
CN105088342A (zh) 一种Ge量子点的制备方法及其应用
CN103779182A (zh) 纳米线的制造方法
CN106531683B (zh) 一种绝缘体上半导体材料衬底结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20140402

Assignee: Beijing Eaststar Application Physics Institute

Assignor: Institute of Microelectronics of the Chinese Academy of Sciences

Contract record no.: X2023990000789

Denomination of invention: A Manufacturing Method for Layered Structure of Germanium Nanowires

Granted publication date: 20160817

License type: Common License

Record date: 20230901

EE01 Entry into force of recordation of patent licensing contract