CN103684751A - 基于规范类正交矩阵的信息隐藏与提取方法及其fpga器件 - Google Patents

Abstract

本发明公开了一种基于规范类正交矩阵的信息隐藏与提取方法及其FPGA器件。在硬件FPGA电路上的实现信息隐藏功能，其中包括：利用基于构造矩阵的查找算法和克罗内克积扩展，实现规范类正交矩阵快速构造；隐秘数据经过规范类正交矩阵编码后，具备线性性质，修正相关检测后的判决输入数据，实现隐秘数据的提取；鉴于多媒体数据处理的速度和嵌入隐秘信息的效率要求，采用了使用FPGA实现基于规范类正交矩阵的信息隐藏及提取电路的设计方案。结果表明：本发明装置电路结构简单，能够满足多媒体数据实时处理的要求；在发送端，隐秘信息被快速嵌入到载体数据流中；在接收端，通过生成相同的规范类正交矩阵，分别将载体信息和隐藏信息准确地提取出来。

Description

基于规范类正交矩阵的信息隐藏与提取方法及其FPGA器件

技术领域

本发明涉及一种基于规范类正交矩阵构成的信息隐藏与提取方法和装置，具体地说是在硬件FPGA平台上实现了一种新型的全数字信息隐藏与提取硬件电路。

背景技术

信息隐藏技术是利用人类感官的不敏感性和信息本身存在的的冗余，采用软件或硬件的方法将某种信息嵌入到宿主信号（如图像、声音、视频或文本文档）中，并在必要时可检测或提取隐藏信号的技术。对于隐藏算法，一方面需要增加分析复杂度，就能极大地提高算法安全性。另一方面，对隐体的提取应该是不需要原始载体或原始隐体。而将扩频技术应用到信息隐藏领域中，可以显著增强系统的鲁棒性和安全性。扩频隐藏算法多采用CDMA中的正交扩频码，如Hadamard码、Walsh码、Gold码或m序列等。

扩频隐藏算法是通过一个序列或者多个序列，将原始隐秘数据进行扩频编码，即用扩频序列加密原始隐秘数据。基于这个思想，定义了一种规范类正交（NS：Normal Similar-orthogonal）矩阵，该矩阵中任意两行的互相关系数为定值。秘密信息经NS矩阵编码后，得到加密的数据，再嵌入到载体中，提高了隐秘数据的安全性。在接收端，不需要原始载体图像，仅使用相同NS矩阵，即可恢复出原始秘密信息。

一般来说,软件实现的信息隐藏系统速度较慢，不能满足多媒体数据实时处理的要求，为了达到高速处理的性能要求，采用硬件实现信息隐藏算法具有很重要的意义。FPGA作为一种最具代表性的PLD器件，继承了ASIC的大规模、高集成度、高可靠性的优点，又克服了普通ASIC设计周期长、投资大、灵活性差的缺点。随着工艺技术的发展和市场需要，超大规模、高速、低功耗的新型FPGA器件不断推陈出新。新一代的FPGA甚至集成了CPU或DSP内核，在一片FPGA上进行软硬件协同设计，为实现SOPC提供了强大的支持。无论是在速度、体积方面,还是在设计的灵活性上，FPGA都能适应图像和信号处理的要求。

发明内容

本发明的目的在于克服现有技术中存在的缺陷，提出了一种基于规范类正交矩阵的信息隐藏与提取方法与FPGA器件的实现，能够满足多媒体数据实时处理的要求。

本发明采用的技术方案为：

基于规范类正交矩阵的信息隐藏与提取方法，步骤如下：

步骤11，基于构造矩阵的查找算法和克罗内克积扩展，快速构造规范类正交矩阵K_L×N，其中L≤N且矩阵中各个元素取值为+1或-1，K中任意两行之间的互相关系数为定值p∈{-1+2/N,-1+4/N,…,1-2/N}；

步骤12，设二进制隐秘信息B=(b₁,b₂,…,b_L)中各个元素取值为+1或-1，乘以规范类正交矩阵后得到加密信息W=BK；设实际隐藏点的载体数据为X=(x₁,x₂,…,x_N)，嵌入强度G=(g₁,g₂,…,g_N)，则在载体数据中嵌入加密信息，得含密载体数据Y=X+G·W，其中符号“·”表示Hadamard积也称Schur积；

步骤13，设信道噪声E=(e₁,e₂,…,e_N)、接收数据Z=Y+E和相关检测矩阵K^T，使用相关检测法，得到判决输入数据r=ΖK^T=XK^T+G·S+EK^T，其中，r=(r₁,r₂,…,r_L)；

步骤14，修正各个判决输入数据，得判决数据

当R_i>R₀，输出为“1”，否则输出为“0”；R₀为判决门限。

其中，步骤11中构造规范类正交矩阵K_L×N的方法如下：

步骤21，当码长为N时，二进制完备码组数为L=2^N，对所有码组按从小到大编号，任意一码组x_i=(x_i1,x_i2,…,x_iN)，其中 $i=\underset{j=1}{\overset{N}{\mathrm{\Σ}}}(x_{\mathrm{ij}}+1)2^{j-N-1},x_{\mathrm{ij}}\∈\{+1,-1\};$

步骤22，定义构造矩阵P中任意元素ρ_ij=,x_i,x_j>，构造矩阵P包含了所有码组的互相关信息，N值一定时，构造矩阵唯一；

步骤23，输入参数包括构造矩阵P，码组长度N，入口行号I和互相关系数p，输出参数包括规范类正交矩阵K，规范类正交矩阵行数M；定义节点集合Path={a₁,a₂,…,a_M}，查找规则从左向右、从上到下，表示编号a_t对应的码组。

利用构造矩阵实现规范类正交矩阵构造的算法如下：

a)初始化。Path={I}，M=1，行号i=I，列号j=I。

b)如果j=L，转至步骤e)。

c)如果ρ_ij≠p，j=j+1，返回步骤b)。

d)如果对每个t∈Path都满足ρ_jt=p，则Path=Path∪{i}，M=M+1，i=j，转至步骤b)；否则直接返回步骤b)。

e)输出

为了保证数据隐藏过程的可靠性和保密性，本发明将步骤12所得加密信息W嵌入到图像的DCT域，这就涉及到图像的二维DCT变换，该变换的具体实现方法如下。

假定图像的像素块大小为N×N，若令图像单位素点的数据为x(i,j),则其二维DCT变换为：

$Z(u,v)=\frac{2}{N}C\left(u\right)C\left(v\right)\underset{i=0}{\overset{N-1}{\mathrm{\Σ}}}\underset{j=0}{\overset{N-1}{\mathrm{\Σ}}}x(i,j)\cos \left(\frac{(2i+1)\mathrm{u\π}}{2N}\right)\cos \left(\frac{(2j+1)\mathrm{v\π}}{2N}\right);$

其中u,v=0,1,…,N-1；C(u),

上式可以修改为：

$Z(u,v)=\sqrt{\frac{2}{N}}C\left(u\right)\underset{i=0}{\overset{N-1}{\mathrm{\Σ}}}\[\sqrt{\frac{2}{N}}C\left(v\right)\underset{j=0}{\overset{N-1}{\mathrm{\Σ}}}x(i,j)\cos \left(\frac{(2j+1)\mathrm{v\π}}{2N}\right)\]\cos \left(\frac{(2i+1)\mathrm{u\π}}{2N}\right).$

令 $Y(a,b)=\sqrt{\frac{2}{N}}C\left(v\right)\underset{j=0}{\overset{N-1}{\mathrm{\Σ}}}x(i,j)\cos \left(\frac{(2j+1)\mathrm{v\π}}{2N}\right);$

则 $Z(u,v)=\sqrt{\frac{2}{N}}C\left(u\right)\underset{i=0}{\overset{N-1}{\mathrm{\Σ}}}Y(a,b)\cos \left(\frac{(2i+1)\mathrm{u\π}}{2N}\right).$

从上面两式不难看出，二维DCT可以由2个一维DCT组合构成。我们简记Z=CXC^T，其中C为余弦变换系数矩阵，于是Y=XC^T，Z=CY。对于N×N的系数变换矩阵 $C_{\mathrm{ij}}=\sqrt{\frac{2}{N}}\cos \left(\frac{(2j+1)\mathrm{i\π}}{2N}\right),$ 如果采用的是2×2的DCT块，则其变换矩阵 $C=\left[\begin{array}{cc}\frac{1}{\sqrt{2}}& \frac{1}{\sqrt{2}}\\ \cos \frac{\mathrm{\π}}{4}& \cos \frac{3\mathrm{\π}}{4}\end{array}\right].$

本发明将算法过程用硬件电路中FPGA电路来实现，完成了DCT域基于规范类正交矩阵的多媒体信息隐藏及提取电路的设计方案。本发明装置电路结构简单，能够满足多媒体数据实时处理的要求；在发送端，隐秘信息被快速嵌入到载体数据流中；在接收端，通过生成相同的规范类正交矩阵，分别将载体信息和隐藏信息准确地提取出来。其有益的效果是：1、方法和电路是创新、独特的，在应用中能创造好的经济效益；2、能够提高嵌入隐秘信息的保密性能。

附图说明

图1规范类正交矩阵快速构造法示例；

图2二维DCT处理流程；

图32×2分块DCT变换和反变换模块，（a）为dct2模块，（b）为idct2模块；

图42×2DCT的Matlab计算与Quartus硬件仿真结果对比，（a）为Matlab计算结果（b）为硬件仿真结果；

图5系统总框图；

图6秘密数据和矩阵输入模块（MatrixAndSecret_ctrl）；

图7秘密数据编码模块（MMatrixAndSecNum）；

图8载体数据发送模块（dct_ctrl）；

图9信息隐藏实现模块（DCT）；

图10隐藏变换模块（calan）；

图11信息隐藏提取模块（iDCT）；

图12判决数据修正模块；

图13判决门限计算模块；

图14最终判决模块Verify4。

具体实施方式

下面结合附图和实施例，做进一步详细说明。

如图1所示，一个规范类正交矩阵快速构造示例。初始入口节点x₁，参数_p=0，N=4，查找规则为从左到右，从上到下。构造矩阵前7行如图1所示，构造过程描述如下：从P阵第1行进入，初始化节点集合Path={1}，向右分别查看各列数值，直到找到第一个0，列号加入节点集合Path={1,4}；向下至第4行，向右分别查看各列数值，找到第6列值为0，且ρ₁₆=0，列号加入节点集合Path={1,4,6}；向下至第6行，向右分别查看各列数值，找到第7列值为0，且ρ₁₇=0、ρ₄₇=0，列号加入节点集合Path={1,4,6,7}；向下至第7行，向右分别查看各列数值，没有找到符合条件的新节点，结束查找；输出查找结果，许用码组x₁、x₄、x₆、x₇组成规范类正交矩阵。

实际上，对于上述快速算法，随着码长N的取值越来越大，所需的存储空间将成指数上升。所以直接由此算法构成大码长K矩阵是不现实的，此时可以采用对小码长K矩阵进行扩展的方法。将由上述方法得到的K矩阵对进行克罗内克积运算，从而得到码长更大的K矩阵。如已得两个K矩阵为K₁、K₂，设其中

$K_2=\left[\begin{array}{cccc}+1& +1& +1& -1\\ +1& +1& -1& -1\\ +1& -1& +1& +1\\ -1& +1& +1& +1\end{array}\right];$

将K₁、K₂进行克罗内克积运算，则可得新的K矩阵

$K=K_1\⊗K_2=K_1\⊗\left[\begin{array}{cccc}+1& +1& +1& -1\\ +1& +1& -1& -1\\ +1& -1& +1& +1\\ -1& +1& +1& +1\end{array}\right]=\left[\begin{array}{cccc}+K_1& +K_1& +K_1& -K_1\\ +K_1& +K_1& -K_1& -K_1\\ +K_1& -K_1& +K_1& +K_1\\ -K_1& +K_1& +K_1& +K_1\end{array}\right];$

这种方法计算速度较快，灵活性高且具有很好的保密性，由此可生成大量的K矩阵。

当N=8，ρ=0时的部分类正交矩阵如下表所示。

表1部分类正交矩阵

本实施例在Altera公司集成设计环境Quartus下，选用CycloneⅢ的EP3C80G780C6器件实现了综合和仿真。实现FPGA电路的硬件平台和所用的Very HDL语言,以及用Very HDL语句编写FPGA硬件电路的程序,在本发明中没有详细说明,主要展示的FPGA电路的功能模块为主。

下面分别对信息隐藏与提取装置的主要模块作具体说明。

1、查表法实现二维离散余弦变换和反变换的快速算法，可以节省大量的片上资源，处理流程如图2所示。首先串并电路将串行数据变为并行数据，然后一维DCT变换电路按序完成每行数据的DCT变换，再通过并串电路将数据串行存入RAM中。当所有行数据完成一维DCT变换并存储完毕后，将其从RAM中转置后取出，再经过串并电路送入第二个一维DCT变换电路，最后到并串电路输出。一维DCT模块用硬件实现会占用大量资源且多位的乘法器处理速度也非常低，这里采用将固定系数预先放在查找表中和将乘法运算转换为移位求和来提高运算速度。模块设计框图见图3，仿真结果见图4。

2、如图5,信息的隐藏及提取功能主要由5个模块组成，这5个模块是由更多的子模块构成，下面分别对其作具体说明。

（1）秘密数据和矩阵输入模块（MatrixAndSecret_ctrl）如图6，按照这个模块的时序进行秘密数据和矩阵单元值的输入，其引脚说明如下：时钟信号clk，秘密数据写信号secwr（此信号定义为上升沿有效），秘密数据输入端is1-is8，矩阵数据写入信号matrixwr（此信号定义为上升沿有效），矩阵复位信号rst（低电平有效），矩阵数据iM1-iM8。隐秘数据和矩阵这里是预先设置在这个模块里面输出给后续电路，实用时是由外围设备输入。

（2）秘密数据编码模块（MMatrixAndSecNum）如图7，与MatrixAndSecret_ctrl连接的引脚：SecWr，is1-is8，MatrixWr，rst，iM1-iM8。a11-a18是备用拓展端口，当is1-is8或iM1-iM8的端口损坏时，可以使用备用端口。输出引脚为：s1-s8，设定为27位，为后续发送模块提供经规范类正交矩阵编码后的隐秘数据；R1-R8与Ms1-Ms8为后续接收模块提供判决输入数据。

（3）载体数据发送模块（dct_ctrl）如图8，此模块的作用是用来发送各组载体数据，本实施例每组中包含了4个2×2的原始载体数据（图片）块。输入引脚：时钟信号clk。输出引脚：复位信号rst，写时钟信号wr，串行数据总线di_1,di_2，使能信号en。每两个时钟周期输出一个数据，wr给一个脉冲。模块内部设定了减计数器控制di_1和di_2输出，当值减到1时，复位信号rst=0，数据输出结束。

（4）信息隐藏实现模块（DCT），如图9，与dct_ctrl连接引脚：clk，wr，rst，inen，di_1，di_2。与MMatrixAndSecNum连接引脚s1-s8。输出引脚：rdclk是时钟信号,outen为输出使能，d15和d16为加密数据。信息隐藏实现模块主要包含3个重要的子模块：4个二维DCT变换模块（dct2），利用快速二维DCT变换方法进行2×2分块DCT变换；隐藏变换模块（calan）,如图10，该模块的作用是用来计算实际隐藏点加密后的数据；4个二维DCT反变换模块（idct2），实现2×2分块DCT反变换。

（5）信息隐藏提取模块（iDCT），如图11。该模块实现对加密数据的解码。引脚说明如下：rdclk是时钟信号,rst是复位信号,en是使能信号，接收到的加密数据从di_1和di_2输入，与MMatrixAndSecNum连接的判决输入数据R1-R8与Ms1-Ms8，a11-a18是备用拓展端口，v1-v8输出提取的隐秘数据。这里要说明的是，实际过程中di_1和di_2应该为加密数据经信道后的接收数据，这里将隐藏端输出的数据直接接至提取端，忽略了噪声的影响，此时可以实现无差错解密。信息隐藏提取模块主要包含：4个二维DCT变换模块（dct2）和4个二维DCT变换模块（idct2）实现DCT变换和DCT反变换；判决数据修正模块包括add8num26，div9和CalBi三个部分（如图12），判决门限计算模块包括Ac_qureAi1，AiMulkil，add8num26，div9和CalBi五个部分（如图13），分别产生判决数据B1-B8和判决门限C1-C8至判决器Verif_y4；判决模块Verify4输出提取的隐藏信息（如图14）。

Claims (3)

1.基于规范类正交矩阵的信息隐藏与提取方法，其特征在于，步骤如下：

步骤11，基于构造矩阵的查找算法和克罗内克积扩展，快速构造规范类正交矩阵K_L×N，其中L≤N且矩阵中各个元素取值为+1或-1，K中任意两行之间的互相关系数为定值p∈{-1+2/N,-1+4/N,…,1-2/N}；

步骤12，设二进制隐秘信息B=(b₁,b₂,…,b_L)中各个元素取值为+1或-1，乘以规范类正交矩阵后得到加密信息W=BK；设实际隐藏点的载体数据为X=(x₁,x₂,…,x_N)，嵌入强度G=(g₁,g₂,…,g_N)，则在载体数据中嵌入加密信息，得含密载体数据Y=X+G·W，其中符号“·”表示Hadamard积也称Schur积；

步骤13，设信道噪声E=(e₁,e₂,…,e_N)、接收数据Z=Y+E和相关检测矩阵K^T，使用相关检测法，得到判决输入数据r=ΖK^T=XK^T+G·S+EK^T，其中，r=(r₁,r₂,…,r_L)；

步骤14，修正各个判决输入数据，得判决数据当R_i>R₀，输出为“1”，否则输出为“0”；R₀为判决门限。

2.根据权利要求1所述的基于规范类正交矩阵的信息隐藏与提取方法，其特征在于，所述步骤11中构造规范类正交矩阵K_L×N的方法如下：

步骤21，当码长为N时，二进制完备码组数为L=2^N，对所有码组按从小到大编号，任意一码组x_i=(x_i1,x_i2,…,x_iN)，其中 $i=\underset{j=1}{\overset{N}{\mathrm{\Σ}}}(x_{\mathrm{ij}}+1)2^{j-N-1},x_{\mathrm{ij}}\∈\{+1,-1\};$

步骤22，定义构造矩阵P中任意元素ρ_ij=<x_i,x_j>，构造矩阵P包含了所有码组的互相关信息，N值一定时，构造矩阵唯一；

步骤23，输入参数包括构造矩阵P，码组长度N，入口行号I和互相关系数p，输出参数包括规范类正交矩阵K，规范类正交矩阵行数M；定义节点集合Path={a₁,a₂,…,a_M}，查找规则从左向右、从上到下，

表示编号a_t对应的码组。

3.基于权利要求1或2所述一种规范类正交矩阵的信息隐藏与提取方法的FPGA器件，主要包括以下几个部分：

秘密数据和矩阵输入模块，按照这个模块的时序进行秘密数据和矩阵单元值的输入和保存；

秘密数据编码模块，提供经规范类正交矩阵编码后的隐秘数据；

载体数据发送模块，用来发送载体数据，输出给后续模块进行DCT变换等一系列处理；

信息隐藏实现模块，实现载体数据的加密发送，包括隐藏变换模块，其是用来计算实际隐藏点加密后的数据；

信息隐藏提取模块，实现对加密数据的解码，包括判决数据修正模块、判决门限计算模块和判决器。

Images