CN103684154B - 电机驱动芯片中的串联电阻法相电流检测电路 - Google Patents

Abstract

本发明提供的串联电阻法相电流检测电路，将采样电压信号放大，通过比较器电路将放大的信号与参考电压比较，实现相电流检测，进而实现斩波横流控制；通过数字信号控制放大的信号与采样电压信号的比值，实现不同的相电流值的检测，进而实现微步细分控制；采用由MOS管开关的电阻阵列，实现非线性可变增益放大器；由于比较器比较的是放大的信号，所以比较器随机失调误差对相电流控制精度的影响大大减小；同时由于是将采样电压信号放大，得到按正余弦变化的相电流值，因而放大倍数变化范围不大，电阻更容易选择，检测电路面积更小，并且检测精度提高。

Description

电机驱动芯片中的串联电阻法相电流检测电路

技术领域

本发明涉及应用于电机驱动芯片中的串联电阻法相电流检测电路。

背景技术

现有步进电机驱动芯片中普遍采用斩波横流技术和细分步进驱动技术。斩波横流技术可以使电机的输出转矩增大，整个系统功耗减小，电源效率提高；细分步进技术可以极大的改善电机运行的平稳性，提高匀速性，减轻甚至消除震荡。

要实现上述技术，需要检测电机绕组相电流大小，在非移动设备应用中常采用串联电阻法检测，即将电机绕组和一个电阻串联，将相电流值转换成采样电阻的电压值，并将该电压值与参考电压相比较，使输出绕组相电流稳定在设定值上，实现相电流的闭环控制；而按照正余弦波的形式改变参考电压的值，就得到了按正余弦波变化的阶梯波形式的两相相电流，从而实现电机的细分步进驱动。串联电阻法稳定、精确度高且可以降低芯片整体成本。

传统的串联电阻法相电流检测电路如图1所示，数-模转换模块输入参考电压V_REF和控制数字信号CTL，参考电压V_REF在CTL信号控制下，降压得到数-模转换模块的输出值V_DAC，V_DAC作为输入信号接到比较器的一个输入端；比较器的另一个输入端接到SEN引脚上，同时SEN引脚串联检测电阻R_SEN接地，电机绕组L0上的电流通过H桥电路中的功率管、R_SEN流向地，因此SEN引脚上的电压值V_SEN与电机绕组L0电流成正比，比例系数为R_SEN的电阻值。

如图2所示，在t0时刻之前，V_SEN与绕组L0相电流I_L0按比例上升，在t0时刻，V_SEN达到V_DAC，此时比较器输出信号V_OUT变为高电平，使PWM控制电路产生一个固定时间的脉冲信号，该信号经逻辑及预驱动电路控制H桥电路，使绕组L0相电流进入固定时间的衰减模式（包括快衰减和慢衰减），电流值降低；同样地，在t1、t2时刻，绕组L0相电流经历固定时间的衰减，相电流I_L0波形如图2所示，围绕固定值I0上下波动，因为波动幅度很小，可以认为相电流稳定在I0。

如图3所示，当改变CTL信号使V_DAC值按照正余弦曲线变化时，相电流同样的按照正余弦曲线变化，这样即实现了细分驱动控制。

因为比较器存在随机失调误差，当V_DAC值很小的时，该失调误差将显著降低相电流控制精度；同时要得到按正余弦变化的V_DAC值，相邻两个V_DAC之间的台阶差值或很大或很小，数-模转换器内部电阻难以选择，且往往面积很大。

本领域技术人员致力于实现斩波横流控制和细分步进驱动控制的同时，降低比较器随机失调误差对相电流检测的精度影响，提高步进电机的相电流检测精度，从而提高步进电机的细分驱动控制精度。

发明内容

本发明的目的是提高电机，特别是步进电机的相电流检测精度，降低比较器随机失调误差对相电流检测的影响，同时优化相电流检测电路的结构。

本发明提供一种新型的串联电阻法相电流检测电路，通过非线性可变增益放大器对采样电压信号放大，并与固定参考电压相比较实现斩波横流控制；通过数字编码控制非线性可变增益放大器的增益，实现细分步进驱动。该结构电路结构简单，精确度高，同时可以降低后级比较器随机失调误差对电路精度的影响。

本发明提供的串联电阻法相电流检测电路，非线性可变增益放大器，采用由MOS管开关的电阻阵列，以改变电路放大倍数，实现可变增益。

本发明提供一种串联电阻法相电流检测电路，包括输入端V_BI、V_SEN、V_REF和输出端V_OUT，所述串联电阻法相电流检测电路包括多个P型MOS管MP0、MP2、MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9，电阻R₀、R₁、R₂，晶体管Q1、Q2和比较器，其中

P型MOS管MP0、MP2、MP2、MP3、MP4、MP5组成共源共栅电流镜；

P型MOS管MP0、MP2、MP4的栅极连接在一起，P型MOS管MP0、MP2、MP4的源极与电源VDD连接，P型MOS管MP0的栅极与P型MOS管MP1的漏极连接；

P型MOS管MP0的漏极与P型MOS管MP1的源极连接，P型MOS管MP2的漏极与P型MOS管MP3的源极连接，P型MOS管MP4的漏极与P型MOS管MP5的源极连接；

P型MOS管MP1、MP3、MP5的栅极连接在一起，P型MOS管MP1的漏极经由电阻R₀连接到输入端V_BI，P型MOS管MP1的栅极与输入端V_BI连接；

P型MOS管MP3的漏极与晶体管Q1的集电极连接，晶体管Q1的发射极经由电阻R₁与输入端V_SEN连接；

P型MOS管MP5的漏极与晶体管Q2的集电极连接，晶体管Q2的发射极经由电阻R₂与地连接；

晶体管Q1、Q2的基极连接；

N型MOS管MN0的漏极与电源VDD连接，N型MOS管MN0的栅极与P型MOS管MP3的漏极连接，N型MOS管MN0的源极与晶体管Q1的基极连接；

P型MOS管MP6与P型MOS管MP7组成反馈回路；

P型MOS管MP6的源极与电源VDD连接，P型MOS管MP6的漏极与P型MOS管MP7的源极连接，P型MOS管MP7的漏极与晶体管Q2的发射极连接，P型MOS管MP7的栅极晶体管Q2的集电极连接；

P型MOS管MP6和P型MOS管MP7，与P型MOS管MP8和P型MOS管MP9组成共源共栅电流镜；

P型MOS管MP8的源极与电源VDD连接，P型MOS管MP8与P型MOS管MP6的栅极连接，P型MOS管MP8的漏极与P型MOS管MP9的源极连接；

P型MOS管MP9的栅极与P型MOS管MP7的栅极连接；P型MOS管MP9的漏极连接与所述比较器的正相输入端连接；

所述输入端V_REF与所述比较器的反相输入端连接；

所述输出端V_OUT与所述比较器的输出连接；

串联电阻法相电流检测电路还包括由MOS管开关的电阻阵列，由MOS管开关的电阻阵列串联到P型MOS管MP9的漏极，所述由MOS管开关的电阻阵列中的MOS管为N型MOS管，以改变电路放大倍数，实现可变增益。

进一步地，由MOS管开关的电阻阵列包括电阻阵列和开关阵列。

进一步地，电阻阵列包括串联的电阻R₃、R₄、…、R_N+2。

进一步地，开关阵列包括N型MOS管MN₁、MN₂、…、MN_N,其中

N型MOS管MN₁的漏极连接到电阻R₃与电阻R₄连接点；

N型MOS管MN₂的漏极连接到电阻R₄与电阻R₅连接点；

N型MOS管MN_N的漏极连接到电阻R_N+2；

N型MOS管MN₁、MN₂、…、MN_N的源极均连接到地；

N型MOS管MN₁、MN₂、…、MN_N的栅极分别与数字信号Y₀、Y₁、...、Y_N-1连接，以控制N型MOS管的导通与关闭。

与现有技术相比，本发明提供的串联电阻法相电流检测电路具有以下有益效果：

（1）将采样电压信号放大，通过比较器电路将放大的信号与参考电压比较，实现相电流检测，进而实现斩波横流控制；

（2）通过数字信号控制放大的信号与采样电压信号的比值，实现不同的相电流值的检测，进而实现微步细分控制；

（3）采用由MOS管开关的电阻阵列，实现非线性可变增益放大器；

（4）由于比较器比较的是放大的信号，所以比较器随机失调误差对相电流控制精度的影响大大减小；同时由于是将采样电压信号放大，得到按正余弦变化的相电流值，因而放大倍数变化范围不大，电阻更容易选择，检测电路面积更小，并且检测精度提高。

附图说明

图1是现有技术中串联电阻法相电流检测电路的具体电路；

图2是图1所示的串联电阻法相电流检测电路的波形图；

图3是图1所示的串联电阻法相电流检测电路随相电流I_L0随V_DAC变化的曲线；

图4是本发明的一个实施例的串联电阻法相电流检测电路的具体电路；

图5是图4所示的串联电阻法相电流检测电路在电机驱动芯片中应用的具体实现；

图6是图4所示的串联电阻法相电流检测电路的波形图。

具体实施方式

如图4所示，本发明的一个实施例的串联电阻法相电流检测电路，将采样电压V_SEN信号放大得到V_VGA信号，再通过比较器电路将V_VGA与参考电压V_REF相比较，输出V_OUT信号，实现相电流检测，进而实现斩波横流控制；并且通过数字信号Y₀、Y₁、…、Y_N-1控制V_VGA与V_SEN的比值，实现不同的相电流值的检测，进而实现微步细分控制。

MP0、MP2与MP2、MP3和MP4、MP5构成共源共栅电流镜，并且I_DMP3＝I_DMP5。共源共栅结构可以抑制沟道长度调制效应的影响，增加电流源的阻抗，此后分析中将其当做理想电流源处理。

MP4、MP5、Q2、R2、MP6、MP7构成一个反馈系统，MP4、MP5、Q2构成前置放大器，MP6、MP7构成反馈网络；MP2、MP3、Q1、R₁构成升压电路；R₃、R₄、...R_N+1、R_N+2构成电阻阵列，MN₁、MN₂、...、MN_N构成开关阵列；参考电压V_REF与V_VGA连接到比较器的输入端，比较器输出端V_OUT是相电流检测信号。

当输入电压V_SEN升高ΔV_IN，此时A点电压同样升高ΔV_IN；由于通过Q2的电流恒定，C点电压在很小误差范围内也同样升高ΔV_IN，则通过R₂电阻的电流增量由于存在反馈结构，B点电压降低，MP7电流增加，增加量通过MP6、MP7和MP8、MP9构成的共源共栅电流镜，该电流增量镜像到MP8、MP9支路上，此时V_VGA增量：

${\mathrm{\ΔV}}_{\mathrm{VGA}}=(R_3+R_4+...+R_{N+2})*{\mathrm{\ΔL}}_{\mathrm{DMP}9}=\frac{(R_3+R_4+...+R_{N+2})}{R_2}*{\mathrm{\ΔV}}_{\mathrm{IN}}.$

因此当V_VGA达到V_REF时，输出V_OUT开始翻转，输出V_OUT变为高电平，即相电流达到预定值，实现相电流检测。此时则检测到的相电流 $I_{L0}=\frac{R_2*R_{\mathrm{SEN}}}{(R_3+R_4+...+R_{N+2})}*V_{\mathrm{REF}}.$

通过选取R₂、R₃、...、R_N+2合适的阻值，可以得到所需要的增益值；通过数字信号Y₀、Y₁、...、Y_N-1控制MN₁、MN₂、...、MN_N管的导通和关闭，可以增加或者减小串联到MP8、MP9支路上电阻数量，改变串联到MP8，MP9支路上的电阻的大小，进而改变该电路的放大倍数，改变V_VGA和V_SEN之间比值，实现不同相电流值的检测。

在此结构中，比较器比较的是V_SEN的放大信号V_VGA，所以比较器随机失调误差对相电流控制精度的影响大大减小；同时由于此结构是将V_SEN信号放大，要得到按正余弦变化的相电流值，放大倍数变化范围不大，电阻更容易选择，检测电路面积更小，并且检测精度提高。

本实施例的串联电阻法相电流检测电路，包括输入端V_BI、V_SEN、V_REF和输出端V_OUT，所述串联电阻法相电流检测电路包括多个P型MOS管MP0、MP2、MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9，电阻R₀、R₁、R₂，晶体管Q1、Q2和比较器，其中

P型MOS管MP0、MP2、MP2、MP3、MP4、MP5组成共源共栅电流镜；

P型MOS管MP0、MP2、MP4的栅极连接在一起，P型MOS管MP0、MP2、MP4的源极与电源VDD连接，P型MOS管MP0的栅极与P型MOS管MP1的漏极连接；

P型MOS管MP0的漏极与P型MOS管MP1的源极连接，P型MOS管MP2的漏极与P型MOS管MP3的源极连接，P型MOS管MP4的漏极与P型MOS管MP5的源极连接；

P型MOS管MP1、MP3、MP5的栅极连接在一起，P型MOS管MP1的漏极经由电阻R₀连接到输入端V_BI，P型MOS管MP1的栅极与输入端V_BI连接；

P型MOS管MP3的漏极与晶体管Q1的集电极连接，晶体管Q1的发射极经由电阻R₁与输入端V_SEN连接；

P型MOS管MP5的漏极与晶体管Q2的集电极连接，晶体管Q2的发射极经由电阻R₂与地连接；

晶体管Q1、Q2的基极连接；

N型MOS管MN0的漏极与电源VDD连接，N型MOS管MN0的栅极与P型MOS管MP3的漏极连接，N型MOS管MN0的源极与晶体管Q1的基极连接；

P型MOS管MP6与P型MOS管MP7组成反馈回路；

P型MOS管MP6的源极与电源VDD连接，P型MOS管MP6的漏极与P型MOS管MP7的源极连接，P型MOS管MP7的漏极与晶体管Q2的发射极连接，P型MOS管MP7的栅极晶体管Q2的集电极连接；

P型MOS管MP6和P型MOS管MP7，与P型MOS管MP8和P型MOS管MP9组成共源共栅电流镜；

P型MOS管MP8的源极与电源VDD连接，P型MOS管MP8与P型MOS管MP6的栅极连接，P型MOS管MP8的漏极与P型MOS管MP9的源极连接；

P型MOS管MP9的栅极与P型MOS管MP7的栅极连接；P型MOS管MP9的漏极连接与所述比较器的正相输入端连接；

所述输入端V_REF与所述比较器的反相输入端连接；

所述输出端V_OUT与所述比较器的输出连接；

串联电阻法相电流检测电路还包括由MOS管开关的电阻阵列，由MOS管开关的电阻阵列串联到P型MOS管MP9的漏极，所述由MOS管开关的电阻阵列中的MOS管为N型MOS管，以改变电路放大倍数，实现可变增益。

由MOS管开关的电阻阵列包括电阻阵列和开关阵列。

电阻阵列由串联的电阻R₃、R₄、…、R_N+2组成。

开关阵列由N型MOS管MN₁、MN₂、…、MN_N组成，其中

N型MOS管MN₁的漏极连接到电阻R₃与电阻R₄连接点；

N型MOS管MN₂的漏极连接到电阻R₄与电阻R₅连接点；

N型MOS管MN_N的漏极连接到电阻R_N+2；

N型MOS管MN₁、MN₂、…、MN_N的源极均连接到地；

N型MOS管MN₁、MN₂、…、MN_N的栅极分别与数字信号Y₀、Y₁、...、Y_N-1连接，以控制N型MOS管的导通与关闭。

本发明在电机驱动芯片中的具体应用如图5所示，其中可变增益放大器和比较器即应用的是本发明的电路结构，CTL信号即是Y₀、Y₁、...、Y_N-2、Y_N-1信号；同样的，比较器输出信号控制PWM控制模块，PWM控制模块输出通过逻辑及预驱动电路控制H桥电路，从而实现相电流的检测和衰减模式控制。

本发明具体工作方式如图6所示，在t0时刻前，V_VGA、V_SEN随相电流I_L0同时增大，且V_VGA与V_SEN保持一定比例；在t0时刻，V_VGA达到V_REF的值，比较器输出高电平，使PWM控制模块产生一个固定时间的脉冲信号，该脉冲信号经过逻辑及预驱动电路控制H桥电路，使相电流电流衰减；在t1、t2时刻，相电流同样进入衰减，从而使相电流稳定在I0附近,从而实现斩波横流控制。

当控制信号CTL减小检测电路的增益，如图5所示，在t4时刻V_VGA达到V_REF的值时，相电流I_L0增大，并且此后稳定在I1附近，因此通过CTL信号改变检测电路的增益，可以实现微步细分技术。

本发明提供的串联电阻法相电流检测电路，将采样电压信号放大，通过比较器电路将放大的信号与参考电压比较，实现相电流检测，进而实现斩波横流控制；通过数字信号控制放大的信号与采样电压信号的比值，实现不同的相电流值的检测，进而实现微步细分控制；采用由MOS管开关的电阻阵列，实现非线性可变增益放大器；由于比较器比较的是放大的信号，所以比较器随机失调误差对相电流控制精度的影响大大减小；同时由于是将采样电压信号放大，得到按正余弦变化的相电流值，因而放大倍数变化范围不大，电阻更容易选择，检测电路面积更小，并且检测精度提高。

以上详细描述了本发明的具体实施例。应当理解，本领域的普通技术无需创造性劳动就可以根据本发明的构思做出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (4)

1.一种串联电阻法相电流检测电路，其特征在于，包括输入端V_BI、V_SEN、V_REF和输出端V_OUT，所述串联电阻法相电流检测电路包括10个P型MOS管MP0、MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9、电阻R₀、R₁、R₂、晶体管Q1、Q2和比较器，其中

所述P型MOS管MP0、MP1、MP2、MP3、MP4、MP5组成共源共栅电流镜；

所述P型MOS管MP0、MP2、MP4的栅极连接在一起，所述P型MOS管MP0、MP2、MP4的源极与电源VDD连接，所述P型MOS管MP0的栅极与所述P型MOS管MP1的漏极连接；

所述P型MOS管MP0的漏极与所述P型MOS管MP1的源极连接，所述P型MOS管MP2的漏极与所述P型MOS管MP3的源极连接，所述P型MOS管MP4的漏极与所述P型MOS管MP5的源极连接；

所述P型MOS管MP1、MP3、MP5的栅极连接在一起，所述P型MOS管MP1的漏极经由所述电阻R₀连接到所述输入端V_BI，所述P型MOS管MP1的栅极与所述输入端V_BI连接；

所述P型MOS管MP3的漏极与所述晶体管Q1的集电极连接，所述晶体管Q1的发射极经由电阻R₁与所述输入端V_SEN连接；

所述P型MOS管MP5的漏极与所述晶体管Q2的集电极连接，所述晶体管Q2的发射极经由电阻R₂与地连接；

所述晶体管Q1、Q2的基极连接；

N型MOS管MN0的漏极与所述电源VDD连接，所述N型MOS管MN0的栅极与所述P型MOS管MP3的漏极连接，所述N型MOS管MN0的源极与所述晶体管Q1的基极连接；

所述P型MOS管MP6与所述P型MOS管MP7组成反馈回路；

所述P型MOS管MP6的源极与所述电源VDD连接，所述P型MOS管MP6的漏极与所述P型MOS管MP7的源极连接，所述P型MOS管MP7的漏极与所述晶体管Q2的发射极连接，所述P型MOS管MP7的栅极所述晶体管Q2的集电极连接；

所述P型MOS管MP6和所述P型MOS管MP7，与所述P型MOS管MP8和所述P型MOS管MP9组成共源共栅电流镜；

所述P型MOS管MP8的源极与所述电源VDD连接，所述P型MOS管MP8与所述P型MOS管MP6的栅极连接，所述P型MOS管MP8的漏极与所述P型MOS管MP9的源极连接；

所述P型MOS管MP9的栅极与所述P型MOS管MP7的栅极连接；所述P型MOS管MP9的漏极连接与所述比较器的正相输入端连接；

所述输入端V_REF与所述比较器的反相输入端连接；

所述输出端V_OUT与所述比较器的输出连接；

所述串联电阻法相电流检测电路还包括由MOS管开关的电阻阵列，所述由MOS管开关的电阻阵列串联到所述P型MOS管MP9的漏极，所述由MOS管开关的电阻阵列中的MOS管为N型MOS管。

2.如权利要求1所述的串联电阻法相电流检测电路，其特征在于，所述由MOS管开关的电阻阵列包括电阻的阵列和开关阵列。

3.如权利要求2所述的串联电阻法相电流检测电路，其特征在于，所述电阻的阵列包括N个串联的电阻R₃、R₄、…、R_N+2。

4.如权利要求3所述的串联电阻法相电流检测电路，其特征在于，所述开关阵列包括N个N型MOS管MN₁、MN₂、…、MN_N,其中

所述N型MOS管MN₁的漏极连接到所述电阻R₃与所述电阻R₄连接点；

所述N型MOS管MN₂的漏极连接到所述电阻R₄与所述电阻R₅连接点；

所述N型MOS管MN_N的漏极连接到所述电阻R_N+2；

所述N型MOS管MN₁、MN₂、…、MN_N的源极均连接到地；

所述N型MOS管MN₁、MN₂、…、MN_N的栅极分别与N个数字信号Y₀、Y₁、...、Y_N-1连接，以控制所述N型MOS管的导通与关闭。