CN103683253B - 限制电路和用于限制半导体晶体管上的电压的方法 - Google Patents

Abstract

本发明涉及限制电路和用于限制半导体晶体管上的电压的方法。本发明涉及用于至少一个半导体晶体管的限制电路，具有限制路径和电压源，所述限制路径耦合在所述半导体晶体管的第一功率端子和第二功率端子之间并且具有限制晶体管，其中所述限制路径在所述限制晶体管和所述半导体晶体管的所述第二功率端子之间的节点与所述半导体晶体管的控制端子耦合，所述电压源与所述限制晶体管的控制端子耦合，并且所述电压源被设计用于，给所述限制晶体管的所述控制端子加载控制电压，所述控制电压相应于用于所述半导体晶体管的所述第一功率端子和所述第二功率端子之间的电压的极限电压，在所述限制晶体管的功率端子处对所述极限电压的超出对限制晶体管加偏压。

Description

限制电路和用于限制半导体晶体管上的电压的方法

技术领域

本发明涉及一种用于半导体晶体管的限制电路和一种用于限制尤其用于诸如IGBT、JFET或MOSFET的功率半导体开关的半导体晶体管上的电压的方法。

背景技术

在逆变器系统中，例如在机动车的电传动系统的高压电网中，使用功率晶体管作为开关元件。这些功率晶体管必须相对于偶尔出现的电压峰值具有一定的耐压强度，所述电压峰值例如可能通过传动系统中的漏电感引起。

为了缓冲这些电压峰值并且保护功率晶体管免受损坏，可以使用限制电路（“Active Clamp：有源箝位”），所述限制电路在出现过电压时暂时对功率晶体管加偏压（aufsteuern）并且因此将功率晶体管的部分短接的功率路径上的大多能量低的电压峰值转变为热量。

出版物EP 1 110 035 A1公开一种用于功率半导体开关的限制电路，其中利用多个齐纳二极管（Z-Diode）构造限制路径，其中通过对齐纳二极管的选择性桥接可以使参考电压分层次。出版物EP 0 730 331 B1最后公开一种用于功率晶体管的限制电路，其中分压器在出现其中心抽头的过电压的情况下向功率晶体管的栅极发出控制信号，所述控制信号暂时对功率晶体管加偏压。

存在对以下可能性的需求：有效地、可靠地并且尽可能精确地限制半导体晶体管上的电压，以便保护半导体晶体管免受出现的电压峰值。

发明内容

根据一个方面，本发明实现用于至少一个半导体晶体管的限制电路，其具有限制路径和电压源，所述限制路径耦合在半导体晶体管的第一功率端子和第二功率端子之间，并且所述限制路径具有限制晶体管，其中限制晶体管和半导体晶体管的第二功率端子之间的限制路径的节点与半导体晶体管的控制端子耦合，所述电压源与限制晶体管的控制端子耦合，并且所述电压源被设计用于，给限制晶体管的控制端子加载控制电压，所述控制电压相应于用于半导体晶体管的第一功率端子和第二功率端子之间的电压的极限电压，在限制晶体管的功率端子处对所述极限电压的超出对限制晶体管加偏压。

根据另一个方面，本发明实现一种用于限制半导体晶体管上的电压的方法，具有以下步骤：给限制晶体管的控制端子施加控制电压，所述控制电压相应于用于半导体晶体管的第一功率端子和第二功率端子之间的电压的极限电压，所述极限电压的超出对限制晶体管加偏压；和通过加偏压的限制晶体管使半导体晶体管的控制端子与半导体晶体管的第一功率端子耦合。

根据另一个方面，本发明实现一种具有多个半导体晶体管和根据本发明的限制电路的电路装置，所述限制路径的限制电路节点与多个半导体晶体管的控制端子中的每一个耦合。

本发明的思想是，说明一种用于半导体晶体管的限制电路（“Active Clamp：有源钳位”），其中可非常精确地调整极限电压，半导体晶体管上的电压不允许超过所述极限电压。为此，替代其击穿电压仅仅可相对不精确地被调整的齐纳二极管，在限制路径中使用限制晶体管，所述限制晶体管可通过控制端子处的可调整的控制电压被操控，以便在出现超过极限电压的过电压的情况下使半导体晶体管的控制端子与集电极端子暂时短接，以便降低半导体晶体管的功率路径上的过电压。

控制电压在此相应于极限电压，从而当在限制晶体管的功率端子处的电压超出控制电压或极限电压时，限制晶体管加偏压（aufsteuert）。由此，限制晶体管加偏压并且将半导体晶体管的控制端子暂时与集电极端子短接。因此，限制晶体管如具有可调整的短接阈值的保险元件那样起作用。相对于齐纳二极管，可以通过控制电压精确得多地调整所述阈值。

这有以下优点：可以通过限制晶体管非常精确地调整极限电压，从而用于半导体晶体管的耐压强度的安全裕度可以相应地被选择得更小。由此，可以节省晶体管芯片上的半导体面积，这尤其是在具有大量半导体晶体管的装置——例如机动车的电传动系统中的逆变器或电池直接变流器系统中显著减少制造成本。

此外，存在以下优点：用于限制电路的部件本身非常成本低并且由此可以进一步减少制造成本。

替代地，存在以下优点：在半导体晶体管的相同的耐压强度的情况下，可以允许功率端子之间的更高的额定电压，而不存在半导体晶体管损坏的危险。

按照根据本发明的限制电路的一种实施方式，半导体晶体管可以是IGBT，第一功率端子可以是IGBT的集电极端子并且第二功率端子可以是IGBT的发射极端子。

按照根据本发明的限制电路的一种替代的实施方式，半导体晶体管可以是MOSFET，第一功率端子可以是MOSFET的漏极端子并且第二功率端子可以是MOSFET的源极端子。

按照根据本发明的限制电路的另一种实施方式，电压源可以包括升压转换器，所述升压转换器被设计用于，将升压转换器的输入端子处的供应电压增加到用于限制晶体管的控制电压。

按照根据本发明的限制电路的另一种实施方式，限制电路此外可以具有回流路径，所述回流路径耦合在限制晶体管的控制端子和半导体晶体管的第二功率端子之间，并且所述回流路径被设计用于，以可预给定的梯度降低控制电压。

按照根据本发明的限制电路的另一种实施方式，限制晶体管可以是MOSFET、IGBT、JFET或BJT。

按照根据本发明的方法的一种实施方式，半导体晶体管可以是IGBT，第一功率端子可以是IGBT的集电极端子并且第二功率端子可以是IGBT的发射极端子。

按照根据本发明的方法的另一种实施方式，限制晶体管可以是MOSFET、IGBT、JFET或BJT。

附图说明

本发明的实施方式的其他特征和优点从随后的描述中参考附图得出。

图1示出根据本发明的一种实施方式的用于半导体晶体管的限制电路的示意图；

图2示出根据本发明的另一种实施方式的用于半导体晶体管的限制电路的示意图；以及

图3示出根据本发明的另一种实施方式的用于限制半导体晶体管上的电压的方法的示意图。

具体实施方式

图1示出用于半导体晶体管15的限制电路1的示意图。电路装置10包括半导体晶体管15，所述半导体晶体管以其功率端子耦合在两个电势端子11和12之间。电势端子11例如可以引导高电势，而电势端子12例如可以引导例如相端子的参考电势。在电势端子11和12之间存在可变的电势差，所述可变的电势差引起半导体晶体管15上的电压降。例如电势端子11和12可以与（未明确示出的）电压供应装置、例如与电池或蓄电池或电机耦合。

与半导体晶体管15的功率路径并联地在电势端子11和12之间耦合节点13和14之间的限制路径2。限制路径2包括由截止二极管4、限制晶体管5和接在截止二极管4的截止方向上的齐纳二极管3组成的串联电路。限制路径2在限制晶体管5和齐纳二极管3之间的节点6在此与半导体晶体管15的控制端子27耦合，例如当半导体晶体管15是IGBT，第一功率端子25是IGBT的集电极端子并且第二功率端子26是IGBT的发射极端子时，与IGBT的栅极端子耦合。然而还能够有可能的是，对于半导体晶体管15，使用场效应晶体管，例如MOSFET。在这种情况下，第一功率端子25可以是MOSFET的漏极端子并且第二功率端子26可以是MOSFET的源极端子。

限制晶体管5的控制端子与电压源7耦合并且由该电压源被馈送控制电压。由电压源7产生的控制电压在此相应于用于半导体晶体管15的功率端子25和26上的电压的极限电压，所述极限电压的超出应快速地、可靠地并且精确地暂时对半导体晶体管加偏压。为此，使用限制晶体管5，所述限制晶体管在其功率端子之一处接收第一功率端子25的电压。在IGBT作为限制晶体管5的情况下，这例如可以是集电极端子。如果现在在集电极端子上施加电压，所述电压超出限制晶体管的控制端子处的控制电压，则对限制晶体管加偏压。由此将半导体晶体管15的控制端子27与第一功率端子25连接，从而半导体晶体管15暂时短接并且可以降低半导体晶体管15的功率路径上的过电压。

限制晶体管5以有利的方式取代齐纳二极管，所述齐纳二极管的击穿电压具有比限制晶体管5的加偏压电压（Aufsteuerspannung）的公差范围显著更大的公差范围。在此，可以在使用成本低的部件的情况下，将电压源7相对精确地调整到确定的极限电压上。

图2更详细地示出图1中用于半导体晶体管15的限制电路1的示意图。除了耦合在限制晶体管5和半导体晶体管15的控制端子27之间的两个电流限制电阻8和18以外，此外图2还示出作为升压转换器的电压源7的示例性扩展方案。升压转换器7具有输入端子19，所述输入端子通过存储电抗器（Speicherdrossel）71和空载二极管72与限制晶体管5的控制端子9处的节点76耦合。在存储电抗器71和空载二极管72之间，开关晶体管73与第二电势端子12处的节点17耦合，以便将输入端子19和第二电势端子12之间的电压增加到用于限制晶体管5的控制端子9的控制电压。然而，替代升压转换器，还可以实现另一电压源7，优选地是简单构建的、利用成本低的器件要实现的电压源7。输入端子19在此可以与系统的电势源或供应电压连接，在所述系统中使用限制电路1。例如，输入端子19可以与车辆的低压车载电网连接。

此外，限制电路1包括节点74和76之间的回流路径，所述回流路径具有回流元件75。通过回流元件75以可预给定的梯度降低控制电压，所述回流元件可以是例如欧姆电阻或由欧姆电阻和电容器组成的并联电路。

此外，以参考标记16示出用于半导体晶体管27的控制端子27的（未明确示出的）驱动电路的端子，所述驱动电路被设计用于，控制半导体晶体管27的实际的功能运行。

在图1和2中所示的实施变型方案中，半导体晶体管15分别作为功率半导体开关，例如以IGBT（Insulated Gate Bipolar Transistor：绝缘栅双极晶体管）的形式示出。然而，同样可能的是，使用JFET（Junction Field-Effect Transistor：结型场效应管），MOSFET（Metal Oxide Semiconductor Field-Effect Transistor：金属氧化物半导体场效应晶体管）或BJT（Bipolar Junction Transistor：双极结型晶体管）作为半导体晶体管15。

同样地，限制晶体管5可以被实现为IGBT、JFET、MOSFET或BJT。图1和2中的限制晶体管5示例性地被作为双极晶体管示出。

在图1和2中，分别示出仅仅一个单个的半导体晶体管15，其中限制电路1原则上也适用于多于一个的半导体晶体管。限制电路1尤其可以与多个半导体晶体管15的控制端子耦合。在此，有利的是，原则上需要仅仅一个唯一的电压源7，以便进行多个半导体晶体管15的控制端子的操控。由此，利用用于各个半导体晶体管15的半导体面积的节省来抵偿用于电压源7的提高的实现耗费。

图1和2中的限制电路1例如可以被使用在用于电运行的陆上交通工具或船舶、例如用于混合动力车辆的逆变器中。在具有大量的半导体晶体管作为开关装置的系统中，具有其对极限电压的改善的操纵（Kontrolle）的限制电路1可以有助于，在半导体面积同时减少的情况下，鉴于（auf）半导体晶体管的耐压强度使需要的安全加价（Sicherheitsaufschlag）最小化。

图3示出用于限制半导体晶体管——例如图1或2中的半导体晶体管15上的电压的方法20的示意图。为了实施所述方法，例如可以使用与图1和2关联地描述的限制电路。方法20尤其适用于在用于电运行的陆上交通工具或船舶的逆变器中使用，所述陆上交通工具或船舶具有电动机作为电机。在这类车辆中使用的逆变器经常具有大量半导体晶体管作为开关装置，所述半导体晶体管由于车辆的高压电网中的高电压而必须具有高的耐压强度。通过方法20，可以鉴于耐压强度以更小的安全加价通过更精确地操纵极限电压来构成半导体晶体管，这随之有利地带来芯片面积的减小和因此芯片成本的减小。

所述方法20可以可选地作为第一步骤21具有：将供应电压增加到用于限制晶体管5的控制电压。在第二步骤22中，将控制电压施加给限制晶体管5的控制端子9。持久地施加在限制晶体管5的控制端子9处的该控制电压相应于最大允许施加在半导体晶体管15的第一功率端子25和第二功率端子26之间的极限电压。当施加在限制晶体管5的功率端子（例如发射极端子）处的电势超出极限电压时，其中所述电势相应于施加在半导体晶体管15的第一功率端子25处的电势，限制晶体管5加偏压。由此，在第三步骤23中，在半导体晶体管15的控制端子27通过加偏压的限制晶体管5与半导体晶体管15的第一功率端子25耦合的情况下，可以暂时将半导体晶体管15置于导电状态，以便逐渐降低电压峰值或过电压。

Claims (11)

1.一种用于至少一个半导体晶体管（15）的限制电路（1），具有：

限制路径（2），所述限制路径耦合在所述半导体晶体管（15）的第一功率端子（25）和第二功率端子（26）之间，并且具有限制晶体管（5），其中所述限制路径（2）在所述限制晶体管（5）和所述半导体晶体管（15）的所述第二功率端子（26）之间的节点（6）与所述半导体晶体管（15）的控制端子（27）耦合，和

电压源（7），所述电压源与所述限制晶体管（5）的控制端子（9）耦合，并且所述电压源被设计用于，给所述限制晶体管（5）的所述控制端子（9）加载控制电压，所述控制电压相应于用于所述半导体晶体管（15）的所述第一功率端子（25）和所述第二功率端子（26）之间的电压的极限电压，在所述限制晶体管（5）的功率端子处对所述极限电压的超出对所述限制晶体管（5）加偏压。

2.根据权利要求1所述的限制电路（1），其中所述半导体晶体管（15）是IGBT，所述第一功率端子（25）是IGBT的集电极端子并且所述第二功率端子（26）是所述IGBT的发射极端子。

3.根据权利要求1所述的限制电路（1），其中所述半导体晶体管（15）是MOSFET，所述第一功率端子（25）是所述MOSFET的漏极端子并且所述第二功率端子（26）是所述MOSFET的源极端子。

4.根据权利要求1至3中任一项所述的限制电路（1），其中所述电压源（7）包括升压转换器，所述升压转换器被设计用于，将所述升压转换器的输入端子（19）处的供应电压增加到用于所述限制晶体管（5）的控制电压上。

5.根据权利要求4所述的限制电路（1），此外具有：回流路径（75），所述回流路径耦合在所述限制晶体管（5）的所述控制端子（9）和所述半导体晶体管（15）的所述第二功率端子（26）之间，并且所述回流路径被设计用于，以可预给定的梯度降低所述控制电压。

6.根据权利要求1至3中任一项所述的限制电路（1），其中所述限制晶体管（5）是MOSFET、IGBT、JFET或BJT。

7.一种用于限制半导体晶体管（15）上的电压的方法（20），具有以下步骤：

给限制晶体管（5）的控制端子（9）施加（22）控制电压，所述控制电压相应于用于所述半导体晶体管（15）的第一功率端子（25）和第二功率端子（26）之间的电压的极限电压，在所述限制晶体管（5）的功率端子处对所述极限电压的超出对所述限制晶体管（5）加偏压；以及

通过加偏压的限制晶体管（5）使所述半导体晶体管（15）的控制端子（27）与所述半导体晶体管（15）的所述第一功率端子（25）耦合（23）。

8.根据权利要求7所述的方法（20），其中所述半导体晶体管（15）是IGBT，所述第一功率端子（25）是所述IGBT的集电极端子并且所述第二功率端子（26）是所述IGBT的发射极端子。

9.根据权利要求7所述的方法（20），其中所述半导体晶体管（15）是MOSFET，所述第一功率端子（25）是所述MOSFET的漏极端子并且所述第二功率端子（26）是所述MOSFET的源极端子。

10.根据权利要求7至9中任一项所述的方法（20），其中所述限制晶体管（5）是MOSFET、IGBT、JFET或BJT。

11.一种电路装置（10），具有：

多个半导体晶体管（15）；和

根据权利要求1至6中任一项所述的限制电路（1），所述限制电路的限制路径（2）的节点（6）与所述多个半导体晶体管（15）的控制端子（27）中的每一个耦合。