CN103681479B - 提高多层布线通孔光刻工艺容宽的方法 - Google Patents

提高多层布线通孔光刻工艺容宽的方法 Download PDF

Info

Publication number
CN103681479B
CN103681479B CN201310700465.3A CN201310700465A CN103681479B CN 103681479 B CN103681479 B CN 103681479B CN 201310700465 A CN201310700465 A CN 201310700465A CN 103681479 B CN103681479 B CN 103681479B
Authority
CN
China
Prior art keywords
hole
photoetching
stepped portions
version
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310700465.3A
Other languages
English (en)
Other versions
CN103681479A (zh
Inventor
张世权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WUXI ZHONGWEI MICROCHIPS CO Ltd
Original Assignee
WUXI ZHONGWEI MICROCHIPS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WUXI ZHONGWEI MICROCHIPS CO Ltd filed Critical WUXI ZHONGWEI MICROCHIPS CO Ltd
Priority to CN201310700465.3A priority Critical patent/CN103681479B/zh
Publication of CN103681479A publication Critical patent/CN103681479A/zh
Application granted granted Critical
Publication of CN103681479B publication Critical patent/CN103681479B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种提高多层布线通孔光刻工艺容宽的方法，其特征是，包括以下工艺步骤：（1）根据圆片上高、低台阶的图形制作第一通孔版和第二通孔版；（2）在需要进行通孔光刻的圆片表面涂上光刻胶；（3）采用第一通孔版对高台阶部位进行曝光，高台阶部位的光刻孔均处于同一高度、与焦距位置f1一致，曝光后尺寸一致性较好；（4）采用第二通孔版对低台部位进行曝光，低台阶部位的光刻孔均处于同一高度、与焦距位置f2一致，曝光后一致性较好；（5）显影后分别在圆片的高台阶部位和低台阶部位形成光刻孔图形，经过腐蚀形成所需的光刻孔。本发明提高了光刻孔光刻工艺容宽，保证光刻孔光刻工艺的稳定性和可重复性。

Description

提高多层布线通孔光刻工艺容宽的方法
技术领域
本发明涉及一种硅集成电路制造后端多层布线光刻工艺，尤其是一种提高多层布线通孔光刻工艺容宽的方法。
背景技术
多层布线工艺技术已经十分流行，尤其是0.5μum及以下条宽工艺，后端至少3层金属以上，随着布线层次增多，后端平坦化问题也十分突出，在很多先进工艺中采用了CMP（减薄抛光）工艺对后端进行物理平坦化，而常规的0.5μm工艺则采用SOG（spin on glass）平坦化的方式。
0.5μm工艺常规采用的SOG平坦化属于局部平坦化，对小间距的填充效果较好，但对整体平坦化效果较差，尤其是对2层金属以后的通孔层次。如图1所示，为通孔光刻前衬底的剖面图，衬底A上有多晶硅C、金属间介质D、第一金属层E1、第二金属层E2、场氧化层B，第一金属层E1和第二金属层E2位于不同高度，高度差异1μm甚至以上。对于光刻来说，0.5-0.6μm孔光刻焦深也只有1μm，因此这两个高度的通孔的公共可用焦深非常小甚至没有。如图2所示，为传统通孔光刻示意图，圆片表面涂光刻胶F，图2中R0为通孔光刻所用光旋版，f0为通孔光刻光刻机最佳焦距位置，这就导致通孔光刻工艺容宽非常小，工艺难以控制，生产过程中经常出现异常。
传统的通孔光刻做法是通过工艺窗口的确认，让处于台阶高和台阶下的孔的尺寸均在范围内即可。传统金属光刻的工艺步骤明细如下：（1）涂胶：在圆片上涂上通孔光刻用的光刻胶F；（2）曝光：选择合适的焦距及曝光时间对所有通孔图形曝光（如图2所示）；（3）显影：对曝光完成的圆片进行显影，得到通孔图形。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种提高多层布线通孔光刻工艺容宽的方法，提高通孔光刻工艺的焦距容宽，从而整体提高通孔光刻层次的工艺容宽，达到有效的工艺控制，保证通孔光刻工艺的稳定性和可重复性。
按照本发明提供的技术方案，所述提高多层布线通孔光刻工艺容宽的方法，其特征是，包括以下工艺步骤：
（1）根据圆片上高、低台阶的图形制作第一通孔版和第二通孔版，第一通孔版用于对高台阶部位进行光刻通孔，第二通孔版用于对低台阶部位进行光刻通孔；
（2）在需要进行通孔光刻的圆片表面涂上光刻胶；
（3）采用第一通孔版对高台阶部位进行曝光，高台阶部位的光刻孔均处于同一高度、与焦距位置f1一致，曝光后尺寸一致性较好；
（4）采用第二通孔版对低台部位进行曝光，低台阶部位的光刻孔均处于同一高度、与焦距位置f2一致，曝光后一致性较好；
（5）显影后分别在圆片的高台阶部位和低台阶部位形成光刻孔图形，经过腐蚀形成所需的光刻孔。
本发明所述提高多层布线通孔光刻工艺容宽的方法采用多个光刻版多次光刻的方式，将不同高度的光刻孔图形汇总于各个光刻版上，对处于同一高度的光刻孔采用一块光刻版进行光刻，从而提高光刻孔光刻工艺容宽，保证光刻孔光刻工艺的稳定性和可重复性。
附图说明
图1为通孔光刻前衬底的剖面图。
图2为传统工艺通孔光刻的示意图。
图3为本发明所述方法通孔光刻第一次光刻示意图。
图4为本发明所述方法通孔光刻第二次光刻示意图。
图5为本发明所述方法通孔光刻显影后的示意图。
具体实施方式
下面结合具体附图对本发明作进一步说明。
本发明所述提高多层布线通孔光刻工艺容宽的方法，包括以下工艺步骤：
（1）光刻前衬底A上有多晶硅C、金属间介质D、第一金属层E1、第二金属层E2、场氧化层B，第一金属层E1和第二金属层E2位于不同高度形成高台阶部位和低台阶部位；根据圆片上高、低台阶的图形制作第一通孔版R1和第二通孔版R2，第一通孔版R1用于对高台阶部位进行光刻通孔，第二通孔版R2用于对低台阶部位进行光刻通孔；
（2）在需要进行通孔光刻的圆片表面涂上光刻胶F，如图1所示；
（3）如图3所示，采用第一通孔版R1对高台阶部位进行曝光，高台阶部位的光刻孔均处于同一高度、与焦距位置f1一致，曝光后尺寸一致性较好；
（4）如图4所示，采用第二通孔版R2对低台部位进行曝光，低台阶部位的光刻孔均处于同一高度、与焦距位置f2一致，曝光后一致性较好；
（5）显影后分别在圆片的高台阶部位和低台阶部位形成光刻孔图形，经过腐蚀形成所需的光刻孔。
采用本发明所述的方法可以有效提高光刻孔光刻层次的焦深容宽，焦深容宽可从原来的0.5μm提高至1μm。

Claims (1)

1.一种提高多层布线通孔光刻工艺容宽的方法，其特征是，包括以下工艺步骤：
（1）根据圆片上高、低台阶的图形制作第一通孔版（R1）和第二通孔版（R2），第一通孔版（R1）用于对高台阶部位进行光刻通孔，第二通孔版（R2）用于对低台阶部位进行光刻通孔；
（2）在需要进行通孔光刻的圆片表面涂上光刻胶（F）；
（3）采用第一通孔版（R1）对高台阶部位进行曝光，高台阶部位的光刻孔均处于同一高度、与焦距位置f1一致，曝光后尺寸一致性较好；
（4）采用第二通孔版（R2）对低台阶部位进行曝光，低台阶部位的光刻孔均处于同一高度、与焦距位置f2一致，曝光后一致性较好；
（5）显影后分别在圆片的高台阶部位和低台阶部位形成光刻孔图形，经过腐蚀形成所需的光刻孔。
CN201310700465.3A 2013-12-18 2013-12-18 提高多层布线通孔光刻工艺容宽的方法 Active CN103681479B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310700465.3A CN103681479B (zh) 2013-12-18 2013-12-18 提高多层布线通孔光刻工艺容宽的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310700465.3A CN103681479B (zh) 2013-12-18 2013-12-18 提高多层布线通孔光刻工艺容宽的方法

Publications (2)

Publication Number Publication Date
CN103681479A CN103681479A (zh) 2014-03-26
CN103681479B true CN103681479B (zh) 2017-02-08

Family

ID=50318618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310700465.3A Active CN103681479B (zh) 2013-12-18 2013-12-18 提高多层布线通孔光刻工艺容宽的方法

Country Status (1)

Country Link
CN (1) CN103681479B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114326336B (zh) * 2021-11-19 2024-03-22 无锡中微晶园电子有限公司 一种大尺寸芯片曝光方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1089370A (zh) * 1992-12-10 1994-07-13 三星电子株式会社 形成图形的方法
CN1795535A (zh) * 2003-05-28 2006-06-28 株式会社尼康 曝光方法、曝光装置以及器件制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8999838B2 (en) * 2011-08-31 2015-04-07 Macronix International Co., Ltd. Semiconductor devices and methods of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1089370A (zh) * 1992-12-10 1994-07-13 三星电子株式会社 形成图形的方法
CN1795535A (zh) * 2003-05-28 2006-06-28 株式会社尼康 曝光方法、曝光装置以及器件制造方法

Also Published As

Publication number Publication date
CN103681479A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
CN103002660B (zh) 一种线路板及其加工方法
CN105159031A (zh) 一种制作光刻胶厚度和关键尺寸关系曲线的方法
CN102709175B (zh) 深沟槽工艺中光刻胶层的形成方法
TW201812930A (zh) 用於使用光可成像層之半導體封裝體的系統與方法
CN102707568B (zh) 多台阶器件结构底层表面的光刻方法
CN104460243B (zh) 双重图形光刻对准方法
CN103681479B (zh) 提高多层布线通孔光刻工艺容宽的方法
CN107168010A (zh) 光刻掩膜版的制造方法
CN102289015A (zh) 一种制作大高宽比x射线衍射光栅的方法
CN102820260B (zh) 提高通孔图形性能表现的方法
CN102023486B (zh) 测量光刻工艺的关键尺寸摇摆曲线的方法
CN103066093B (zh) 一种用深槽隔离制造影像传感器的方法及影像传感器结构
TW200403740A (en) Method of planarizing a surface of a semiconductor wafer
CN102371534B (zh) 晶圆表面的化学机械研磨方法
CN105448695A (zh) 一种快速无模板的图形化电极制作方法
CN102915950B (zh) 在半导体器件上同时制作通孔和沟槽的方法
CN104345548B (zh) 亚微米级掩模版的制造方法
CN107527802A (zh) 沟槽型双层栅mos成膜方法
CN104425216A (zh) 具有沟槽的半导体衬底的光刻方法
KR100676606B1 (ko) Ｃｍｐ 공정을 위한 더미 패턴을 형성하는 방법
CN104838480A (zh) 晶圆抛光方法
CN106610563A (zh) 掩膜版及双重图形化法的方法
CN105244291B (zh) 一种用于三维集成的大厚度光敏bcb的涂覆方法
CN108875098B (zh) 一种高k金属栅的化学机械研磨工艺建模方法和装置
CN113808934B (zh) 一种cmp优化方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant