CN103677665B - 嵌入式多媒体卡、控制其的主机及操作其系统的方法 - Google Patents

嵌入式多媒体卡、控制其的主机及操作其系统的方法 Download PDF

Info

Publication number
CN103677665B
CN103677665B CN201310421543.6A CN201310421543A CN103677665B CN 103677665 B CN103677665 B CN 103677665B CN 201310421543 A CN201310421543 A CN 201310421543A CN 103677665 B CN103677665 B CN 103677665B
Authority
CN
China
Prior art keywords
data
host
order
media card
size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310421543.6A
Other languages
English (en)
Other versions
CN103677665A (zh
Inventor
俞景弼
徐晟皓
申明燮
郑云在
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103677665A publication Critical patent/CN103677665A/zh
Application granted granted Critical
Publication of CN103677665B publication Critical patent/CN103677665B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System (AREA)
  • Information Transfer Systems (AREA)
  • Read Only Memory (AREA)

Abstract

嵌入式多媒体卡（eMMC）包括快闪存储器和控制快闪存储器操作的eMMC控制器。所述eMMC控制器包括：命令寄存器，与当前操作指定的第一数据的转移同时，从主机接收定义指定第二数据的下一个操作的命令组；第一存储器，存储所述第一数据；以及第二存储器，存储所述第二数据。

Description

嵌入式多媒体卡、控制其的主机及操作其系统的方法
相关申请的交叉引用
本申请主张于2012年9月14日提交的韩国专利申请第10-2012-0102483号的优先权，其主题通过引用被合并于此。
技术领域
本发明构思通常涉及嵌入式多媒体卡（eMMC）、控制eMMC的主机以及操作包含主机和eMMC的eMMC系统的方法。更具体地说，本发明构思涉及提供被改进的读/写性能的eMMC、eMMC系统以及操作方法。
背景技术
所谓的多媒体卡（MMC）是按照应用标准被定义的特定类型的快闪存储卡。所述eMMC是由联合电子器件工程委员会（JEDEC）管理的一组标准定义的嵌入式MMC标准。在通常的配置和应用中，eMMC被设计被插入（或“被嵌入”）到诸如智能手机的移动通信设备内部与主机相结合。传统上，eMMC经由标准化的10线总线与被连接主机传输数据信号、控制信号、命令、时钟和/或电源信号。
发明内容
根据本发明构思的某些实施例，提供包括快闪存储器和控制快闪存储器操作的eMMC控制器的嵌入式多媒体卡（eMMC）。所述eMMC控制器包括：命令寄存器，从主机接收定义与当前操作指定的第一数据的转移同时指定第二数据的下一个操作的命令组；第一存储器，存储所述第一数据；以及第二存储器，存储所述第二数据。
根据本发明构思的某些实施例，提供操作包含快闪存储器的嵌入式多媒体卡（eMMC）的方法，所述eMMC经由命令线和数据总线被连接到主机，所述方法包括，响应于当前命令，将被存储在eMMC的第一存储器中的第一数据经由数据总线转移到主机，与第一数据的转移同时，经由命令线从主机到eMMC传输定义指定第二数据的下一个操作的命令组，并且将命令寄存器中的命令组存储在eMMC中。
根据本发明构思的某些实施例，提供操作包含快闪存储器的嵌入式多媒体卡（eMMC）的方法，所述eMMC经由命令线和数据总线被连接到主机，所述方法包括，使用两个正常的读/写操作以顺序地运行第一读/写操作，然后串行地运行第二读/写操作，其中，每个正常读/写操作引发如被存储在快闪存储器中的数据的转移；否则使用单个多队列读/写操作以同时运行第一读/写操作和第二读/写操作，其中，所述多队列读/写操作引发如被存储在快闪存储器中的数据的转移。
附图说明
通过结合附图考虑此后被描述的某些示例实施例，本领域技术人员可以很容易理解伴随其制作和使用的本发明构思的特点和优点，其中：
图1是根据本发明构思某些实施例的嵌入式多媒体卡（eMMC）系统的方框图；
图2是进一步示出图1的eMMC的方框图；
图3是示出可以与图2的eMMC结合使用的命令寄存器的一种可能实例的概念示意图；
图4，包含图4A、4B和4C，概念性地示出某些示例多队列命令以及与其相关联的信息；
图5是进一步示出根据本发明构思某些实施例的图2的存储器340中的构成缓冲器341和345的方框图；
图6是示出根据本发明构思某些实施例的，可由图1的eMMC系统执行的多队列读操作的一个可能方法的概念示意图；
图7是进一步按照时间顺序方式示出根据本发明构思某些实施例的多队列读操作的操作图示；
图8，包含图8A和8B，是比较可以被eMMC执行的正常读操作与根据本发明构思实施例的可以被eMMC执行的多队列读操作的一组操作图示；
图9是示出可以被本发明构思某些实施例执行的多队列写操作的一个可能方法的操作图示；以及
图10，包含图10A和10B，是比较可以被eMMC执行的正常读操作与根据本发明构思实施例的可以被eMMC执行的多队列读操作的一组操作图示。
具体实施方式
现在将参照附图在一些附加细节上描述本发明构思的某些实施例。然而，本发明构思可以以许多不同形式被实例化，并且不应当被理解为仅仅限于所示出的实施例。更确切地说，这些实施例被提供以便本公开将是彻底和完全的，并且将本发明构思的范围完全地传达给本领域技术人员。在整个所写的描述和附图中，相似的参考编号和标签将被用于指代相同或相似的元件。
将理解到，当元件被称为“被连接到”或者“被偶接到”另一元件时，它能够被直接连接到或者偶接到另一元件，或者可以存在中间元件。相反，当元件被称为“被直接连接”或者“被直接偶接”到另一元件时，没有中间元件存在。正如这里所使用的，术语“和/或”包括一个或更多的相关列出项的任意和所有组合，并且可以被简写为“/”。
将理解到，虽然这里术语第一、第二等可以被用于描述各种元件，这些元件不应当被这些术语限制。这些术语仅仅用于区分一个元件与另一个元件。例如，在不脱离本公开的示教的情况下，第一信号能够被称为第二信号，并且类似地，第二信号能够被称为第一信号。
这里所使用的术语仅仅是为了描述具体实施例的目的，不是意图限制本发明。正如这里所使用的，单数形式“一个”和“该”被意图也包括复数形式，除非上下文清晰地指示相反。将进一步理解到，术语“包含”和/或“包含着”或者“包括”和/或“包括着”，当被用在本说明中时，指定所述特点、区域、整体、步骤、操作、元件和/或组件的存在，但是不排除一个或更多特点、区域、整体、步骤、操作、元件、组件和/或其群组的存在或增加。
除非被相反定义，这里所使用的所有术语（包括技术和科学术语）具有与本发明所属领域一个普通技术人员所一般理解相同的含义。将进一步理解到，诸如在一般所使用词典中被定义的那些术语，应当被解释为具有与在相关领域和/或本申请的上下文中的它们的含义相一致的含义，并且将不会以理想化或者过度正式的意义被解释，除非这里在表达上被如此定义。
本领域技术人员将理解到，存在表征和/或定义eMMC的结构、构成和/或操作条件的各种JEDEC标准。通过http://www.jedec.org的资源可以很容易获得和咨询这些标准。例如，于2012年6月出版的嵌入式多媒体卡（eMMC）电子标准，版本4.51（即，JESD84-B451）包含对于本发明构思的理解有用的许多术语和技术定义。
本发明构思的各种实施例可以包括附加于由JEDEC eMMC标准定义的标准10线总线的、与相应的传输通道一起的、一个或更多信号线或者信号总线。
图1是根据本发明构思某些实施例的eMMC系统100的框图。eMMC系统100包括被连接到“设备”（例如，eMMC）300的主机200。主机200可用于控制被eMMC300执行的数据处理操作（例如，读/写操作）。可以使用单数据率（SDR）或者双数据率（DDR）来执行这种数据处理操作。
主机200可以是能够处理数据的诸如中央处理单元（CPU）、处理器、微处理器或者应用处理器的许多不同数据处理设备之一。在电子设备中可以嵌入或实现主机200和/或eMMC300。所述电子设备可以被实现为个人计算机（PC）、膝上计算机、移动电话、智能电话、平板PC、个人数字助理（PDA）、企业数字助理（EDA）、数码照相机、数码摄像机、音频设备、便携式多媒体播放器（PMP）、个人导航设备或便携式导航设备（PND）、MP3播放器、手持游戏终端或者电子书。
正如将被本领域技术人员所理解的，eMMC300可以经由通过包含（例如，）焊盘、引脚、线和总线的一个或更多传统组件实现的许多连接、通道或信号路径而以各种方式与所述电子设备连接。
图1中所示的主机200通常包括处理器215、存储器（RAM）220和主机控制器230。此外，处理器215可以使用主机驻留的操作系统（OS）或固件210以驱动eMMC300的数据/地址/命令/控制信号。主机200，以及在某些实施例中主机200的主机控制器230，可以包括时钟产生器（未示出）和/或状态控制单元（未示出）。所述时钟产生器可以被用于产生用作主机200和/或eMMC300中的参考信号的“时钟”信号CLK。例如，本领域技术人员将理解，使用锁相环（PLL）电路可以实现合格的时钟产生器。
在本发明构思的某些实施例中，处理器215可以是控制被传输到eMMC300的命令CMD的产生的硬件组件。处理器215也可以被用于分析响应于命令而从eMMC300接收的响应RES。处理器215也可以用于处理在eMMC300的扩展卡专用数据（CSD）寄存器（或者EXT_CSD寄存器）371中存储的数据。处理器215也可用于处理从eMMC300接收的数据和/或其它数据。在这些通用功能的每一个中，处理器215可以使用OS/主机固件210。
主机控制器230与eMMC300接口连接，并且于是，主机控制器230可以被用于向eMMC300传输命令CMD，从eMMC300接收响应RES，发送将被写入eMMC300的“写数据”，以及接收从eMMC300检索的“读数据”。
图1中所示的标准10（10）eMMC信号线101、102和数据总线103与可应用工业标准（例如，JEDEC定义的eMMC4.51）相一致。然而，正如之前所注意到的，本发明构思的范围并不仅限于主机和eMMC之间的标准信号线/总线配置。
在图1的标准信号线/总线配置中，双向时钟线101可以被用于传输从主机200到eMMC300的时钟信号CLK，双向命令线102可以被用于传输从主机200到eMMC300的命令CMD并且传输从eMMC300到主机200的针对命令CMD的响应RES。并且，包含8条数据信号线[0:7]的双向数据总线103在写操作期间可以被用于传输从主机200到eMMC300的写数据，或者在读操作期间可以被用于传输从eMMC300到主机200的读数据。
在本发明构思的某些实施例中，主机200可以经由复位线（未示出）向eMMC300传输硬件复位信号。在主机200中的一个或更多电压产生电路（未示出）可以被用于向eMMC300提供一个或更多操作电压。这些被主机产生的操作电压可以经由一个或更多电压线（未示出）被传输给eMMC300。
图2是在一个实例中进一步示出根据本发明构思某些实施例的图1的eMMC300的方框图。这里，eMMC300通常包括设备（eMMC）控制器310和快闪存储器370。
eMMC控制器310控制在主机200和快闪存储器370之间的读数据和写数据的交换。图1中所示的eMMC控制器310包括eMMC主机接口320、CPU330、存储器340、纠错码（ECC）模块360以及快闪接口365。
一旦从主机200接收到时钟信号CLK和命令CMD，eMMC主机接口320就分析命令CMD、产生适当的响应RES，并且如有必要，随着读数据一起，向主机200传输响应RES。图2的eMMC主机接口320包括可用于实现多队列读操作和/或多队列写操作的命令寄存器325。将在下面描述这些操作。
图3是示出可与图2的eMMC结合使用的命令寄存器的一种可能实例的概念示意图。图3的命令寄存器325包括数量为N的寄存器组（或者命令寄存器组），其中，N是大于1的整数。因此，这个数N可以被用于定义针对多队列寄存器325的“深度”（或者队列尺寸）。
现在参照图2和3，eMMC主机接口320可以从主机200接收指示用于命令寄存器325的最大多队列深度的多队列命令。然后，所述eMMC主机接口可以将接收的多队列命令存储在命令寄存器325的寄存器组中。图3的命令寄存器325包括：“数据尺寸寄存器”326-1至326-N，分别存储数据尺寸DS1至DSN；以及相应的“地址寄存器”327-1至327-N，分别存储起始地址SA1至SAN。数据尺寸DS1至DSN和相应的起始地址SA1至SAN是可以被包含在主机接口320从主机200接收的多队列命令中的信息类型的实例。
在某些方式中，多队列命令可以被理解为在主机200和eMMC300之间预定义的命令。就是说，从主机200到eMMC300的多队列命令的传输是，一旦已经完成了eMMC300执行的“当前命令”，就“期待”eMMC300将要执行的“下一个命令”的方式。因此，在当前命令正在被运行的时间段的至少一部分期间，可以将下一个命令（多队列命令）存储在eMMC300的命令运行队列中。
多队列命令可以定义从eMMC300检索读数据的“读命令”，或者引发将写数据写到eMMC300的“写命令”。多队列命令可以定义引发从eMMC300传输检索的读数据到主机200的“数据读出命令”，以及将写数据存储在与快闪存储器370相关联的缓冲存储器中的“数据写入命令”。然而，这些只是可由本发明构思实施例使用的某些多队列命令的准备好的实例。
图4，包括图4A、4B和4C，概念性地示出某些示例多队列命令以及与其相关联的信息。
参照图4A，多队列命令可以实现为包括至少一个命令寄存器条目的“命令组”CS，每一个命令寄存器条目具有一个或更多部分（例如，CMD_ds和CMD_sa）。这里，命令寄存器条目的第一部分（CMD_ds430）是“尺寸命令”，被用于指定要从快闪存储器370检索的读数据的尺寸，或者要被写入快闪存储器370的写数据的尺寸。命令寄存器条目的第二部分（命令CMD_sa440）是“地址命令”，被用于指定读数据或写数据的起始地址。在图4A所示的实施例中，首先可以发布尺寸命令CMD_ds，然后发布地址命令CMD_sa。然而，这个发布顺序可以被颠倒。
参照图4B，在至少一个实施例中的尺寸命令430可以包括命令类型431和数据尺寸值（例如，块计数）432。在此上下文中，块是预设尺寸的给定数据单位，并且可以例如对应于快闪存储器370中的数据页的尺寸。与图3的实施例一致，图4的数据尺寸432可以被存储在寄存器组325中的数据尺寸寄存器326-1至326-N之一中。
参照图4C，在至少一个实施例中的地址命令440可以包含命令类型441和起始地址值442。地址命令440的起始地址值442可以存储在寄存器组325中的相应地址寄存器327-1至327-N之一中。然而，在本发明构思的其它实施例中，数据尺寸值432和起始地址值442可以包含在被传输到eMMC300的单个命令中。
返回参照图3，“数据尺寸”DS和“起始地址”SA可以包含在从主机200被发布并且被传输到eMMC300的多队列命令中。起始地址SA指示针对被多队列命令标识的数据的起始位置，以及数据尺寸DS指示所述数据的尺寸。例如，当多队列命令是读命令时，起始地址SA可以被指示为“100”，并且数据尺寸DS可以被指示为“10”。因此，构成的读命令将引发eMMC300从快闪存储器370中的起始地址100开始检索10个数据块的读数据。
返回参照图2，CPU330可用于控制主机接口320和快闪接口365的操作，以及用于控制eMMC300的整个操作。存储器340可用于暂时存储正在主机接口320和快闪接口365之间传输的写数据和/或读数据。存储器340可以由非易失存储器实现。在图2所示的实施例中，存储器340包含被命名为正常缓冲器341、队列数据缓冲器345以及设备固件350的存储部分。设备固件350部分可用于存储CPU330运行的编程代码。
图2的ECC方框360可以被用于检测和/或纠正快闪存储器370提供的读数据中的错误。
响应于各种命令，图3的快闪存储器370可用于接收和存储、擦除和/或检索和提供数据。当快闪存储器370由NAND快闪存储器实现时，例如，快闪接口365可以由NAND快闪接口实现。在某些实施例中，快闪存储器370可以包含所谓的，并且被通常理解的，EXT_CSD寄存器371，EXT_CSD寄存器371可用于存储设备属性以及针对快闪存储器370的可选择操作模式。
除EXT_CSD寄存器371之外，eMMC300可以附加地或可替换地包含主机控制寄存器372（图1），其中，所述主机控制寄存器是布置在eMMC300中的、不同于EXT_CSD寄存器371的寄存器，其可以被控制或者具有由主机200设置的它的数据内容。
在图2所示的实施例中，快闪存储器370包含多个存储元件CE0至CE3。尽管图2中示出四个（4）存储元件CE0至CE3，但本发明构思不局限于此数量。快闪存储器370可以被配置使用两个或更多通道操作。
主机200可以发布SEND_EXT_CSD命令（=CMD8）以读取EXT_CSD寄存器371。作为响应，eMMC300将以块（例如，512字节长度）传输EXT_CSD寄存器371存储的数据。指示命令寄存器325的深度“N”（或者多队列深度）的信息可以包含在EXT_CSD寄存器371的保留字段中。可选择地，定义多队列深度的信息可以由eMMC300中的主机控制寄存器371提供。
图5是进一步示出根据本发明构思某些实施例的，图2的存储器340中的构成缓冲器341和345的方框图。正常缓冲器341和队列数据缓冲器345可以被分别用于暂时存储已经从主机200接收的并且要写入快闪存储器370的写数据，或者已经从快闪存储器370检索的并且要返回到主机200的读数据。
正常缓冲器341将在正常读/写操作期间使用，其中，“正常”读/写操作是被主机200指定的任意读/写操作，而不是多队列读/写操作。相比之下，队列数据缓冲器345将在多队列读/写操作期间使用。然而，根据操作方法和/或eMMC系统必要性和可利用资源，正常缓冲器341可用作队列数据缓冲器345的一部分，和/或队列数据缓冲器345可用作正常缓冲器341的一部分。
设备控制器310中的单个存储器340的被指明区段可用于正常缓冲器341和队列数据345。可替换地，分离的存储器、或者一般缓冲存储器的一部分，或者暂存寄存器器可用于正常缓冲器341和队列数据345。这些存储元件可提供到设备控制器310的内部或外部。
正常缓冲器341通常将被用于存储响应于指示正常读/写命令的“正常命令”的数据，而队列数据缓冲器345通常将被用于存储响应于指示根据本发明构思实施例的多队列操作的“多队列命令”的数据。在本发明构思的某些实施例中，队列数据缓冲器345的尺寸将等于多队列深度N。
如上所述，当队列数据缓冲器345被与正常缓冲器341分开提供时，与数据正在正常缓冲器341中存储同时（即，在以至少部分重叠的方式运行相应命令的运行时间段期间），与多队列命令相对应的数据可以被存储在队列数据缓冲器345中。
图6是示出根据本发明构思某些实施例的，可以被图1的eMMC系统执行的多队列读操作的一种可能方法的概念示意图。集体地参照图1、2、3、4、5和6，假设主机200与经由数据总线103转移“当前命令”（即，当前正运行的命令）指定的读数据401同时，经由命令线102向eMMC300转移包含命令组寄存器条目411、412、413和414的命令组。在此方式中，在与当前命令相关联的数据401正经由数据总线103被传输时，针对eMMC300的命令队列可以利用一个或更多的“下一个命令”（即，跟在当前命令运行完成之后顺序被运行的一个或更多命令）被有效装载（或者预装载）。
多队列深度N定义主机200可以向eMMC300发送的，多队列命令组CS的命令寄存器条目的最大数量。假设与图4相关描述的命令寄存器条目的结构，则多队列命令组的每一个（例如，411、412、413和414）可以包括尺寸命令和地址命令。因此在某些实施例中，假设命令组与相应的命令寄存器条目相同，但是并不需要总是如此。
进一步假设图3的命令寄存器325的配置，则在第一多队列命令组411中的尺寸命令的数据尺寸DS1被存储在数据尺寸寄存器326-1中，并且在第一多队列命令组411中的地址命令的起始地址SA1被存储在地址寄存器327-1中。类似地，在第二多队列命令组412中的尺寸命令的数据尺寸DS2和地址命令的起始地址SA2分别被存储在寄存器326-1和327-2中，等等，如图6中所示。
尽管为了清晰起见图6中没有示出，但每次从主机200接收到尺寸命令和相应的地址命令时，eMMC300都可以向主机200传输响应R1。
eMMC300现在可以根据存储在寄存器326-1和327-1中的第一多队列命令411的数据尺寸DS1以及起始地址SA1从快闪存储器370的存储元件CE0读第一数据DAT-a，并且在队列数据缓冲器345中存储第一数据DAT-a。eMMC300然后可以根据存储在寄存器326-2和327-2中的第二多队列命令412的数据尺寸DS2以及起始地址SA2从存储元件CE1读第二数据DAT-b，并且在队列数据缓冲器345中存储第二数据DAT-b，以及以串联方式针对每一个多队列命令等等。
可替换地，在本发明构思的某些实施例中，可以从快闪存储器370中并行读第一数据DAT-a、第二数据DAT-b、第三数据DAT-c以及第四数据DAT-d。
当完成当前操作数据401的转移时，主机200可以从队列数据缓冲器345接收第一数据DAT-a、第二数据DAT-b、第三数据DAT-c以及第四数据DAT-d的转移。例如，主机200可以向eMMC300发送多队列数据读出命令以便获得存储在队列数据缓冲器345中的数据。作为响应，eMMC300可以响应于单个数据读出命令向主机200顺序地发送存储在队列数据缓冲器345中的第一数据DAT-a、第二数据DAT-b、第三数据DAT-c以及第四数据DAT-d。换句话说，代替应用分别与所述数据相关联的多个正常数据读出命令（DAT-a、DAT-b、DAT-c以及DAT-d），响应于仅单个多队列数据读出命令，主机200可以获得存储在指明的队列数据缓冲器345中的全部数据（DAT-a、DAT-b、DAT-c以及DAT-d）。
图7是进一步以时间方式示出根据本发明构思某些实施例的多队列读操作的操作图示。为了运行多队列读操作，主机200发送指定要被eMMC控制器310读的数据尺寸的尺寸命令CMD_ds（S510），并且eMMC控制器310向主机200回送相应的响应R1（S515）。然后，eMMC控制器310在寄存器组中存储被尺寸命令CMD_ds指示的数据尺寸值。
接收到响应R1后，主机200向eMMC控制器发送地址命令CMD_sa（S520）。eMMC控制器向主机200发送相应的响应R1（S525），并且在寄存器组中存储地址命令CMD_sa指示的起始地址值。
操作S510、S515、S520和S525的组合（或者集体地“迭代”）可以重复与命令寄存器325的多队列深度N允许的一样的次数。可以与经由数据总线103传输与当前命令相关联的数据同时地执行多次迭代。
eMMC控制器现在可以向快闪存储器370发送多队列读命令，多队列读命令指示在命令寄存器325中存储的至少一个数据尺寸和至少一个相应的起始地址（S530）。作为响应，快闪存储器370将检索被指定的读数据（S540），并且从快闪存储器370装载所述读数据到队列数据缓冲器345（S545）。
一旦完成所述当前命令（例如，正常读出命令）（S550=是），主机200可以向eMMC控制器310发送多队列读出命令CMD_ro（S555），并且响应于该单个（多队列）数据读出命令CMD_ro，eMMC控制器310可以向主机返回响应R1（S560），然后按照所述多队列读操作传输存储在队列数据缓冲器中的所有数据（S565）。
图8，包括图8A和8B，是比较可以被eMMC执行的正常读操作和根据本发明构思实施例的可以被eMMC执行的多队列读操作的一组操作图示。图8A示出正常的或在传统上执行的读操作，并且图8B示出根据本发明构思实施例的多队列读操作。
在图8A中示出的正常读操作中，当当前状态是数据转移状态时，即，在数据正在通过数据总线被转移时（610），主机不能向快闪存储器发送用于读或写数据的命令，除非特定的命令，例如，用于停止以前命令的停止命令或中止命令。仅仅在完成数据转移610之后，所述主机能够向eMMC发送正常读命令620。响应于正常数据读命令621和623，eMMC从快闪存储器读数据（tR或625），并且向主机发送数据（627）。在eMMC正在从快闪存储器读数据（625）并且向主机发送数据（627）时，主机不能发送后续的读命令。因此，在发送读命令之前，主机必须等待数据被完全地接收。
然而，参照图8B，即使在数据710转移期间，主机200也向eMMC300发送多队列读命令组720。具体地说，主机200向eMMC300发送尺寸命令CMD57或721，并且eMMC300向主机200发送对尺寸命令CMD57或721的响应R1或722。接下来，主机200向eMMC300发送地址命令CMD58或723，并且eMMC300向主机200发送指定命令CMD58或723的地址的响应R1或724。这里，尺寸命令CMD57或721对应于图4B中所示的尺寸命令430，并且地址命令CMD58或723对应于图4C中所示的地址命令440。
主机200可以向eMMC300发送N次包括命令CMD57和CMD58的多队列读命令组。响应于多队列读命令组720，eMMC300从快闪存储器370读数据，并且将数据存储在队列数据缓冲器345中。同时，将正在被转移的数据710存储在正常缓冲器341中。
当之前数据710的转移被完成时，主机200向eMMC300发送数据读出命令CMD59或726，以便从队列数据缓冲器345中读出数据731至733。响应于数据读出命令CMD59或726，eMMC300向主机200发送响应R1或726，并且经由数据总线103向主机200发送被存储在队列数据缓冲器345中的数据731至733。
图9是示出根据本发明构思某些实施例的多队列写操作的操作图示。参照图2、3和9，主机200使用eMMC控制器310发送指定要被写入eMMC300的数据的尺寸的尺寸命令CMD_ds（S610）。eMMC控制器向主机200发送相应的响应R1（S615），并且将与尺寸命令CMD_ds相对应的数据尺寸值存储在命令寄存器325中。
一旦接收到尺寸命令CMD_ds的响应R1，主机200向eMMC控制器310发送地址命令CMD_sa（S620），并且eMMC控制器310向主机200发送相应的响应R1（S625）并且将与地址命令CMD_sa相对应的起始地址值存储在命令寄存器325中。
正如之前，操作S610、S615、S620和S625可以被重复最大多队列深度N允许一样的次数，并且即使在当前操作所指示的数据经由数据总线103正在被传输时，也可以被执行。此外，即使在eMMC控制器310正在向快闪存储器370发送指定当前操作的命令时（S630），和/或在快闪存储器370正在编程与当前写命令相关联的数据时（S640），也可以执行操作S610、S615、S620和S625。因此，使用正常缓冲器341可以将与当前地址相关联的所述写数据转移和/或编程在快闪存储器370中。
一旦当前写数据的转移完成（S650=是），主机200可以向eMMC控制器310发送多队列数据写入命令CMD_wr（S655）。响应于多队列数据写入命令CMD_wr，eMMC控制器310发送相应的响应R1（S660），然后，主机200可以向eMMC控制器310传输与多队列写操作相关联的所有写数据（S665）。
eMMC控制器310将在队列数据缓冲器345中存储所有的写数据（670）。然后，eMMC控制器310可以向将要编程在队列数据缓冲器345中存储的写数据的快闪存储器370传输编程命令（S675），然后将所述写数据编程到快闪存储器（S680）。
图10，包括图10A和10B，是比较可以被eMMC执行的正常读操作与根据本发明构思实施例的可以被eMMC执行的多队列读操作的一组操作图示。图10A示出正常或传统的写操作，图10B示出多队列写操作。
在图10A中所示的正常写操作中，在以前数据811的转移完成之后，主机向eMMC发送写命令CMD或821以及与写命令CMD或821相对应的数据DAT-a或812。eMMC将数据DAT-a或812编程到快闪存储器（tPRG1）。仅当数据DAT-a或821被完全地编程到快闪存储器时，数据DAT-a或812的转移才完成。因此，主机待机（stand by）直到数据DAT-a的编程被完成为止，并且然后仅仅向eMMC发送另一写命令CMD或822以及与写命令822相对应的数据DAT-b或813。
然而，参照图10B，即使在以前数据831的转移期间，主机200仍向eMMC300发送多队列写命令组841至844。多队列写命令组841至844可以包括指定命令的尺寸和指定命令的地址，如图4A至4C中所示。
eMMC300将多队列写命令组841至844存储在命令寄存器325中。当以前数据831的转移和编程（tPROG）完成时，主机200向eMMC300发送数据写入命令CMD或845，以及与数据写入命令845相对应的数据DAT-a、DAT-b、DAT-c和DAT-d。eMMC300将数据DAT-a、DAT-b、DAT-c和DAT-d存储在队列数据缓冲器345中，并且将被存储在队列数据缓冲器345中的数据DAT-a、DAT-b、DAT-c和DAT-d编程到快闪存储器370中。
如上所描述，根据本发明构思的实施例，即使在与当前命令相关联的数据正在被转移时，主机也被允许发送下一个读/写命令，从而使eMMC能够为下一个读/写命令的运行做准备。结果，改进了eMMC的读/写性能。
尽管已经参照其附图示出和描述了本发明构思，本领域普通技术人员将理解到，在不脱离由以下权利要求书所定义的本发明构思的范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (16)

1.一种嵌入式多媒体卡eMMC，包括：
快闪存储器；以及
嵌入式多媒体卡控制器，控制快闪存储器的操作，并且包括：
命令寄存器，与当前操作指定的第一数据的转移同时，从主机接收定义指定第二数据的下一个操作的命令组；
第一存储器，存储所述第一数据；
第二存储器，存储所述第二数据；
其中，命令寄存器具有最大尺寸为N的多队列深度，并且被配置接收包含直到最大尺寸N的多个命令组条目的命令组，其中，N为大于1的整数。
2.如权利要求1所述的嵌入式多媒体卡，其中，与经由数据总线转移第一数据同时，经由命令线接收所述命令组。
3.如权利要求1所述的嵌入式多媒体卡，其中，多个命令寄存器条目中的每一个命令寄存器条目包括：
尺寸命令，指定数据的尺寸；以及
地址命令，指定针对所述数据的起始地址。
4.如权利要求3所述的嵌入式多媒体卡，其中，所述下一个操作是多队列读操作，所述尺寸命令指定要被从快闪存储器检索的读数据的尺寸，并且所述地址命令指定快闪存储器中的针对读数据的起始地址。
5.如权利要求3所述的嵌入式多媒体卡，其中，所述下一个操作是多队列写操作，所述尺寸命令指定要被写到快闪存储器的写数据的尺寸，并且所述地址命令指定在快闪存储器中的针对写数据的起始地址。
6.如权利要求1所述的嵌入式多媒体卡，其中，所述快闪存储器包含存储向主机指示多队列深度的信息的扩展卡专用数据CSD寄存器。
7.如权利要求1所述的嵌入式多媒体卡，其中，所述快闪存储器包含扩展卡专用数据CSD寄存器以及eMMC控制器附加地包含与存储向主机指示多队列深度的信息的卡专用数据寄存器分离的主机控制寄存器。
8.如权利要求1所述的嵌入式多媒体卡，其中，第一存储器和第二存储器被单独的存储设备分开提供。
9.一种操作包含快闪存储器的嵌入式多媒体卡eMMC的方法，所述嵌入式多媒体卡经由命令线和数据总线被连接到主机，所述方法包括：
响应于当前命令，将存储在嵌入式多媒体卡的第一存储器中的第一数据经由数据总线转移到所述主机；以及
与第一数据的转移同时，经由所述命令线从所述主机到嵌入式多媒体卡传输定义指定第二数据的下一个操作的命令组，并且将所述命令组存储在嵌入式多媒体卡中的命令寄存器中，
其中，所述命令寄存器具有最大尺寸为N的多队列深度，并且被配置接收包含直到最大尺寸N的多个命令组条目的所述命令组，其中，N为大于1的整数。
10.如权利要求9所述的方法，其中，所述下一个操作是多队列读操作，并且所述第二数据是暂时存储在与第一存储器被分开指明的、嵌入式多媒体卡的第二存储器中的读数据。
11.如权利要求10所述的方法，进一步包括：
经由所述命令线从主机向嵌入式多媒体卡传输数据读出命令；以及
响应于所述数据读出命令，并且紧跟着第一数据的转移，将存储在第二存储器中的全部第二数据转移到所述主机。
12.如权利要求9所述的方法，其中，多个命令寄存器条目中的每一个命令寄存器条目包括：
尺寸命令，指定数据的尺寸；以及
地址命令，指定针对所述数据的起始地址。
13.如权利要求12所述的方法，其中，所述下一个操作是多队列读操作，所述尺寸命令指定要从所述快闪存储器检索的读数据的尺寸，并且所述地址命令指定快闪存储器中的针对所述读数据的起始地址。
14.如权利要求9所述的方法，其中，所述快闪存储器包含存储向主机指示多队列深度的信息的扩展卡专用数据CSD寄存器，并且所述方法进一步包括：
在嵌入式多媒体卡中从主机接收SEND_EXT_CSD命令；以及
响应于SEND_EXT_CSD命令，将扩展卡专用数据CSD寄存器中的数据转移到所述主机。
15.一种操作包含快闪存储器的嵌入式多媒体卡eMMC的方法，所述嵌入式多媒体卡经由命令线和数据总线被连接到主机，所述方法包括：
使用两个正常读/写操作以顺序地运行第一读/写操作，然后串行地运行第二读/写操作，其中，每一个正常读/写操作引发如被存储在快闪存储器中的数据的转移；否则
使用单个多队列读/写操作以同时运行第一读/写操作和第二读/写操作，其中，所述多队列读/写操作引发如被存储在快闪存储器中的数据的转移；
其中，所述方法还包括：
响应于第一命令，经由数据总线将被存储在嵌入式多媒体卡的第一存储器中的第一数据转移到所述主机；以及
与第一数据的转移同时，经由所述命令线从主机到嵌入式多媒体卡传输定义指定第二数据的第二操作的命令组，并且将所述命令组存储在嵌入式多媒体卡中的命令寄存器中；
其中，所述命令寄存器具有最大尺寸为N的多队列深度，并且被配置接收包含直到最大尺寸N的多个命令组条目的所述命令组，其中，N为大于1的整数。
16.如权利要求15所述的方法，其中，多个命令寄存器条目中的每一个命令寄存器条目包括：
尺寸命令，指定数据的尺寸；以及
地址命令，指定针对所述数据的起始地址。
CN201310421543.6A 2012-09-14 2013-09-16 嵌入式多媒体卡、控制其的主机及操作其系统的方法 Active CN103677665B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0102483 2012-09-14
KR1020120102483A KR101919903B1 (ko) 2012-09-14 2012-09-14 임베디드 멀티미디어 카드, 이를 제어하는 호스트, 및 이들의 동작 방법

Publications (2)

Publication Number Publication Date
CN103677665A CN103677665A (zh) 2014-03-26
CN103677665B true CN103677665B (zh) 2018-05-18

Family

ID=50181886

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310421543.6A Active CN103677665B (zh) 2012-09-14 2013-09-16 嵌入式多媒体卡、控制其的主机及操作其系统的方法

Country Status (5)

Country Link
US (1) US9792072B2 (zh)
JP (1) JP6622446B2 (zh)
KR (1) KR101919903B1 (zh)
CN (1) CN103677665B (zh)
DE (2) DE102013110086A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102111741B1 (ko) * 2014-01-10 2020-05-15 삼성전자주식회사 임베디드 멀티미디어 카드 및 이의 동작 방법
CN104461754B (zh) * 2014-12-10 2018-06-19 福州瑞芯微电子股份有限公司 一种监控eMMC的方法和装置
CN104409099B (zh) * 2014-12-15 2017-12-29 成都傅立叶电子科技有限公司 基于FPGA的高速eMMC阵列控制器
US10067688B2 (en) * 2015-01-23 2018-09-04 Qualcomm Incorporated Storage resource management in virtualized environments
CN106155580B (zh) * 2015-04-27 2019-04-12 华为技术有限公司 一种基于嵌入式多媒体卡eMMC的存储方法及系统
US10318193B2 (en) * 2015-09-14 2019-06-11 Sandisk Technologies Llc Systems and methods of command authorization
US9880772B2 (en) * 2015-09-21 2018-01-30 Micron Technology, Inc. Systems and methods for providing file information in a memory system protocol
KR102641107B1 (ko) * 2016-07-29 2024-02-27 삼성전자주식회사 스토리지 장치, 이를 포함하는 시스템 및 그 동작 방법
TWI661352B (zh) * 2016-09-22 2019-06-01 慧榮科技股份有限公司 資料儲存裝置及其資料寫入方法
US10585624B2 (en) * 2016-12-01 2020-03-10 Micron Technology, Inc. Memory protocol
CN108228405A (zh) * 2016-12-15 2018-06-29 北京兆易创新科技股份有限公司 一种数据传输方法及装置
CN107729140B (zh) * 2017-09-22 2020-07-28 华南理工大学 一种并行实现多个eMMC主机接口命令排队功能的装置及方法
US10318179B1 (en) * 2017-12-27 2019-06-11 Nxp B.V. Host device to embedded multi-media card device communication
US10817363B2 (en) 2018-03-19 2020-10-27 Micron Technology, Inc. Health characteristics of a memory device
CN108958950A (zh) 2018-05-29 2018-12-07 联发科技（新加坡）私人有限公司 电子存储设备的任务管理方法、主机和存储装置
CN111176566B (zh) * 2019-12-25 2023-09-19 山东方寸微电子科技有限公司 一种支持queue命令的eMMC读写控制方法及存储介质
US11029958B1 (en) * 2019-12-28 2021-06-08 Intel Corporation Apparatuses, methods, and systems for configurable operand size operations in an operation configurable spatial accelerator
JP2022010951A (ja) * 2020-06-29 2022-01-17 キオクシア株式会社 半導体記憶装置
CN116705136A (zh) * 2023-04-23 2023-09-05 珠海妙存科技有限公司 eMMC内部信息分析方法和系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6496192B1 (en) * 1999-08-05 2002-12-17 Matsushita Electric Industrial Co., Ltd. Modular architecture for image transposition memory using synchronous DRAM
CN101241752A (zh) * 2007-02-06 2008-08-13 三星电子株式会社 存储卡和包含所述存储卡的存储系统
CN102027455A (zh) * 2008-05-13 2011-04-20 拉姆伯斯公司 用于存储器器件的分式编程命令
CN102082798A (zh) * 2011-01-21 2011-06-01 华南理工大学 基于sdio接口的多媒体信息协处理设备及其通信方法
CN102663471A (zh) * 2012-04-17 2012-09-12 惠州Tcl移动通信有限公司 基于emmc芯片的移动终端安全信息存储方法及系统

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0797319B2 (ja) * 1986-03-11 1995-10-18 日本電気株式会社 マイクロコンピュータシステム
US6081860A (en) * 1997-11-20 2000-06-27 International Business Machines Corporation Address pipelining for data transfers
US6323867B1 (en) * 1999-04-26 2001-11-27 Mediaq Inc. Parsing graphics data structure into command and data queues
US8296467B2 (en) 2000-01-06 2012-10-23 Super Talent Electronics Inc. Single-chip flash device with boot code transfer capability
JP2002082830A (ja) * 2000-02-14 2002-03-22 Mitsubishi Electric Corp インターフェイス回路
US6785793B2 (en) 2001-09-27 2004-08-31 Intel Corporation Method and apparatus for memory access scheduling to reduce memory access latency
JP2003122702A (ja) 2001-10-10 2003-04-25 Hitachi Communication Technologies Ltd 記憶装置
WO2003034243A1 (en) * 2001-10-16 2003-04-24 Koninklijke Philips Electronics N.V. A computer system with a communication bus
KR100450080B1 (ko) * 2001-11-13 2004-10-06 (주)지에스텔레텍 유에스비기반의 이동형 저장장치 및 그 제어방법
JP4082913B2 (ja) * 2002-02-07 2008-04-30 株式会社ルネサステクノロジ メモリシステム
JP4460867B2 (ja) * 2003-09-26 2010-05-12 東芝ストレージデバイス株式会社 インターフェース装置及びパケット転送方法
KR100626371B1 (ko) * 2004-03-30 2006-09-20 삼성전자주식회사 캐쉬 읽기 동작을 수행하는 비휘발성 메모리 장치, 그것을포함한 메모리 시스템, 그리고 캐쉬 읽기 방법
US7366865B2 (en) * 2004-09-08 2008-04-29 Intel Corporation Enqueueing entries in a packet queue referencing packets
KR100626391B1 (ko) * 2005-04-01 2006-09-20 삼성전자주식회사 원낸드 플래시 메모리 및 그것을 포함한 데이터 처리시스템
JP2007026041A (ja) 2005-07-15 2007-02-01 Renesas Technology Corp 情報処理装置
US20090094678A1 (en) 2007-10-05 2009-04-09 Nokia Corporation Mulimode device
KR101505005B1 (ko) 2008-12-05 2015-03-24 삼성전자주식회사 메모리 장치 및 메모리 장치의 관리 방법
KR101541344B1 (ko) 2008-12-05 2015-08-03 삼성전자주식회사 메모리 장치 및 메모리 장치의 제어 방법
CN102246240A (zh) * 2008-12-09 2011-11-16 拉姆伯斯公司 用于并发和流水线存储器操作的非易失性存储器器件
US8341338B2 (en) 2009-05-06 2012-12-25 Samsung Electronics Co., Ltd. Data storage device and related method of operation
TWI454906B (zh) 2009-09-24 2014-10-01 Phison Electronics Corp 資料讀取方法、快閃記憶體控制器與儲存系統
TW201111986A (en) 2009-09-29 2011-04-01 Silicon Motion Inc Memory apparatus and data access method for memories
US20110296131A1 (en) 2010-05-31 2011-12-01 Samsung Electronics Co., Ltd Nonvolatile memory system and the operation method thereof
WO2012039143A1 (ja) * 2010-09-21 2012-03-29 三菱電機株式会社 Ｄｍａコントローラ及びデータ読出装置
JP4966404B2 (ja) 2010-10-21 2012-07-04 株式会社東芝 メモリ制御装置、記憶装置、及びメモリ制御方法
US20120124272A1 (en) * 2010-11-12 2012-05-17 Ememory Technology Inc. Flash memory apparatus
JP2012128644A (ja) 2010-12-15 2012-07-05 Toshiba Corp メモリシステム
KR101887688B1 (ko) 2011-02-25 2018-08-10 가부시끼 가이샤 구보다 짚 배출 세단 장치, 및 탈곡 장치
US20130019053A1 (en) 2011-07-14 2013-01-17 Vinay Ashok Somanache Flash controller hardware architecture for flash devices
CN102883471B (zh) 2012-08-30 2016-06-29 锐迪科科技有限公司 单芯片多卡多待手机及其冲突解决方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6496192B1 (en) * 1999-08-05 2002-12-17 Matsushita Electric Industrial Co., Ltd. Modular architecture for image transposition memory using synchronous DRAM
CN101241752A (zh) * 2007-02-06 2008-08-13 三星电子株式会社 存储卡和包含所述存储卡的存储系统
CN102027455A (zh) * 2008-05-13 2011-04-20 拉姆伯斯公司 用于存储器器件的分式编程命令
CN102082798A (zh) * 2011-01-21 2011-06-01 华南理工大学 基于sdio接口的多媒体信息协处理设备及其通信方法
CN102663471A (zh) * 2012-04-17 2012-09-12 惠州Tcl移动通信有限公司 基于emmc芯片的移动终端安全信息存储方法及系统

Also Published As

Publication number Publication date
KR101919903B1 (ko) 2018-11-19
DE102013016993A1 (de) 2014-04-17
DE102013110086A8 (de) 2014-05-15
DE102013016993B4 (de) 2021-10-28
CN103677665A (zh) 2014-03-26
US9792072B2 (en) 2017-10-17
JP2014059872A (ja) 2014-04-03
JP6622446B2 (ja) 2019-12-18
DE102013110086A1 (de) 2014-03-20
US20140082267A1 (en) 2014-03-20
KR20140035774A (ko) 2014-03-24

Similar Documents

Publication Publication Date Title
CN103677665B (zh) 嵌入式多媒体卡、控制其的主机及操作其系统的方法
US11151027B2 (en) Methods and apparatuses for requesting ready status information from a memory
JP6341642B2 (ja) ホスト、不揮発性メモリ装置、及び不揮発性メモリカードシステム
US10146477B2 (en) Command queuing
US9619175B2 (en) Embedded multimedia card (eMMC), host for controlling the eMMC, and methods of operating the eMMC and the host
US9563368B2 (en) Embedded multimedia card and method of operating the same
US20190018618A1 (en) Methods and apparatuses for executing a plurality of queued tasks in a memory
KR101105489B1 (ko) Ｎａｎｄ 플래시 메모리의 커맨드 기반 제어
US10079048B2 (en) Adjusting access of non-volatile semiconductor memory based on access time
EP2973572B1 (en) System and method of reading data from memory concurrently with sending write data to the memory
US20130326113A1 (en) Usage of a flag bit to suppress data transfer in a mass storage system having non-volatile memory
CN105940381A (zh) 存储器访问期间的数据重排序
CN105765540A (zh) 管理用于非易失性存储器的传输缓冲器
KR101175250B1 (ko) 낸드 플래시 메모리 장치와 그의 컨트롤러 및 이들의 라이트 오퍼레이션 방법
CN116149540A (zh) 更新主机与闪存地址对照表的方法和计算机可读取存储介质和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20140326

Assignee: Intelligent Cornerstone Technology Co.,Ltd.

Assignor: SAMSUNG ELECTRONICS Co.,Ltd.

Contract record no.: X2023990000786

Denomination of invention: Embedded multimedia card, host for controlling it, and methods for operating its system

Granted publication date: 20180518

License type: Exclusive License

Record date: 20230830