CN103677205A - 控制运算处理电路中的电源 - Google Patents

控制运算处理电路中的电源 Download PDF

Info

Publication number
CN103677205A
CN103677205A CN201310367386.5A CN201310367386A CN103677205A CN 103677205 A CN103677205 A CN 103677205A CN 201310367386 A CN201310367386 A CN 201310367386A CN 103677205 A CN103677205 A CN 103677205A
Authority
CN
China
Prior art keywords
power
cpu
mode
circuit
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310367386.5A
Other languages
English (en)
Inventor
福田高利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103677205A publication Critical patent/CN103677205A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

一种运算处理电路包括多个运算处理单元、多个选择器电路以及电源控制电路，所述多个选择器电路均配置为选择比运算处理单元更少的多个电源中的一个并且将选择的电源连接到运算处理单元中的相应一个，所述电源控制电路配置为可变地控制所述多个电源中的至少一个的输出电压。

Description

控制运算处理电路中的电源
技术领域
在本文中的公开涉及运算处理电路和控制该运算处理电路中的电源的方法。
背景技术
动态电压频率调节是用于降低中央处理器(Central Processing Unit,CPU)的电力消耗的技术。在这个技术中，时钟频率和提供给CPU的电源电压在CPU的使用率较低时被降低，以减少电力消耗。这种技术对于多个CPU核集成在其中的多核处理器也是有效的。简单的配置可以同时改变供给到所有核的电源电压。为了实现用于降低电力消耗的更加细致的控制，可以为各个CPU核分别地提供电源线。设置在这些电源线中的直流-直流变换器被用于设定电压，从而分别向CPU核提供不同的电压(例如，参见专利文献1)。在这个配置中，然而，电源线和直流-直流变换器两者被提供为与CPU核的数量一样多，这难以满足装置尺寸减小的要求。
不限于CPU应用，用于控制电源的技术为了电力降低目的通常可以将从多个电源中选出来的电源电压供给到多个电路块(例如，参见专利文献2和3)。在这个方法中，高压电源在所有电路块需要高电压时可能需要具有与该要求相当的供电量。低压电源在所有电路块需要低电压时可能需要具有与该要求相当的供电量。即，电源电路是多余的，这阻碍了减少装置尺寸的努力。
为了响应于负载状态来优化电源，主电源系统和辅助电源系统可以合并，并且辅助电源可以配置为可连接到主电源并且生成可变的输出电压，从而应付负载电流的变化(例如，参见专利文献4)。在这个方法中，主电源的输出电压被固定，并且被提供给固定的目标。因为这样的配置，需要高电压的装置的数量减少并不保证相当的量的主电源的功率减小。
因此，可期望提供一种可以通过高效的电路配置的使用来实现电力消耗的有效降低的运算处理装置。
[专利文献1]日本专利申请公开公报No.2002-99433
[专利文献2]日本专利申请公开公报No.2004-111659
[专利文献3]日本专利申请公开公报No.2007-19445
[专利文献4]日本专利申请公开公报No.2009-232520
发明内容
根据实施例的一方面，运算处理电路包括多个运算处理单元、多个选择器电路以及电源控制电路，所述多个选择器电路均配置为选择比运算处理单元更少的多个电源中的一个并且将选择的电源连接到运算处理单元中的相应一个，所述电源控制电路配置为可变地控制多个电源中的至少一个的输出电压。
控制运算处理电路中的电源的方法包括：获取多个运算处理单元中的每一个的使用率和工作模式，响应于获取的使用率和获取的工作模式来确定多个运算处理单元中的每一个的下一个工作模式，响应于确定的下一个工作模式来控制比运算处理电路更少的多个电源中的至少一个的可变的输出电压，响应于确定的下一个工作模式来选择多个运算处理装置中的至少一个，以及响应于多个运算处理电路中的选择的一个的确定的下一个工作模式来使对应于所述多个运算处理电路中的选择的一个的选择器电路选择来自多个电源的多个电源电压中的一个，并将所述多个电源电压中的选择的一个供给到所述多个运算处理电路中的选择的一个。
附图说明
图1A是示出了运算处理装置的系统的配置的示例的图；
图1B和1C是示出了运算处理装置的系统的工作的示例的流程图；
图2是示出了在使用两个工作模式，即最大性能模式和待机模式时执行的电源控制的示例的表；
图3是示出了在电源电路的数量是3并且CPU核电路的数量是15时运算处理装置的配置的示例的图；
图4是示出了通过图3中示出的运算处理装置执行的电源控制的示例的表；
图5是示出了在电源电路的数量是2并且CPU核电路的数量是16时运算处理装置的配置的示例的图；
图6是示出了通过图5中示出的运算处理装置执行的电源控制的示例的表；
图7是示出了执行电源控制和时钟控制的运算处理装置的配置的示例的图；
图8是示出了在图7中示出的运算处理装置中执行的电源控制和时钟控制的示例的表；
图9是示出了可以在其中阻挡电源电压的配置的示例的图；以及
图10是示出了公开的配置的优点的表。
具体实施方式
以下参考附图将描述本发明的各实施例。
图1A是示出了运算处理装置的配置的示例的图。图1A中示出的运算处理装置10连接到电源电路20-1和20-2以及连接到存储器23。作为多核处理器的运算处理装置10包括电源控制电路11、选择器电路12-1至12-4、CPU核电路13-1至13-4以及多个电源线14。在这个示例中，作为运算处理单元的CPU核电路13-1至13-4的数量等于四，并且电源电路20-1和20-2的数量等于2。在运算处理装置10中，电源电路20-1和20-2的数量小于CPU核电路13-1至13-4的数量就足够了。只要满足这个条件，这些数量不限于特定的数量。电源线14从比CPU核电路13-1至13-4更少的电源电路20-1和20-2供给电力。因此，电源线14的数量小于CPU核电路13-1至13-4的数量。
在图1A中示出的示例中，电源电路20-1的输出电压是固定的，电源电路20-2的输出电压是可变的。电源控制电路11控制在多个电源之中的至少一个电源(即，在这个示例中的电源电路20-2)的可变的输出电压，即，可以设置不是0V的至少两个输出电压。例如，电源电路20-1的输出电压被固定在高电压(例如1.0V)，并且电源电路20-2的输出电压被可变地设置为高电压(即，1.0V)或者低电压(例如，0.6V)。此外，电源控制电路11可以控制电源电路20-1和20-2的接通或者断开状态(即，启动或者未启动状态)。
选择器电路12-1至12-4从比CPU核电路13-1至13-4少的电源电路20-1和20-2接收电源电压。选择器电路12-1至12-4选择从电源电路20-1和20-2供给的电源电压中的一个，并且分别将选择的电压供给(即施加)到CPU核电路13-1至13-4。通过从电源控制电路11供给的控制信号来控制通过选择器电路12-1至12-4选择电源电压中的哪一个。
如果没有设置选择器电路，并且仅仅作为可变的输出电压电源的电源电路20-2的输出被提供给所有CPU核电路13-1至13-4，则将仅仅存在两个工作模式，即，所有CPU核电路利用高电压来工作的一个工作模式和所有CPU核电路利用低电压来工作的另一个工作模式。这种配置不能实现一些CPU核电路利用高电压来工作同时其它CPU核电路利用低电压来工作的工作模式。即使提供选择器电路，如果电源电路20-1和20-2的输出电压分别被固定在高电压和低电压，则在所有CPU核电路利用高电压来工作时电源电路20-1需要具有与该需求相当的电源容量(即，供电量)。即，在所有CPU核电路13-1至13-4利用高电压来工作时，电源电路20-1需要具有足够驱动这四个CPU核电路的电源容量(即，供电量)。
利用正如图1A中示出的配置中的选择器电路12-1至12-4的设置，提供了一些CPU核电路利用高电压来工作同时其它CPU核电路利用低电压来工作的工作模式，从而实现有效地降低电力消耗。此外，利用电源电路20-2的可变的输出电压，即使在全部四个CPU核电路13-1至13-4利用高电压来工作时，电源电路20-1和20-2的总电源容量足以能够驱动四个CPU核电路。按照这样的方式，选择器电路12-1至12-4的提供并且电源电路20-2的输出电压的可变特性可以提供在电源电路中没有冗余同时能够利用低电压来操作期望的CPU核电路的高效的电路配置，从而实现电力消耗的有效降低。
在图1A中示出的示例中，选择器电路12-1至12-2分别与CPU核电路13-1至13-4一一对应地设置。然而，要注意的是，选择器电路不必为所有CPU核电路而设置。即，一个或更多个选择器电路可以选择从电源电路20-1和20-2供给的电源电压中的一个，并且可以将选择的电压供给(即施加)到CPU核电路13-1至13-4中的至少一个。例如，该配置可以为如下：设置选择器电路12-1至12-3而不设置选择器电路12-4，而CPU核电路13-4一直利用从电源电路20-1供给的电力来工作。在另一个示例中，该配置可以为如下：设置选择器电路12-1而不设置选择器电路12-2至12-4，而CPU核电路13-2至13-4一直利用从电源电路20-1供给的电力来工作。这种配置中的差异仅仅影响电力消耗被减少的程度。即，为至少一个CPU核电路提供选择器电路可以控制施加到该CPU核电路的电源电压，从而实现电力消耗的降低。为其设置选择器电路的CPU核电路的比例越大，降低电力消耗的效果越高。
运算处理装置10利用从电源电路20-1和20-2供给的电源电压来工作，以执行期望的运算操作。运算处理装置10根据需要来访问存储器23，从而从存储器23读取将通过运算处理装置10执行的程序和将在运算操作中处理的数据，以及将获取的数据作为运算操作的结果写入存储器23中。存储器23包括使用率存储部24。使用率存储部24在其中存储CPU核电路13-1至13-4的各自的使用率。CPU核电路13-1至13-4可以检测使用率，并且可以将检测的使用率写入使用率存储部24中。CPU核电路13-1至13-4能够以共享的方式来执行操作系统(即，operating system,OS)，以建立对称多处理器(即，symmetric multiprocessor,SMP)。在这种情况下，OS可以检测各个CPU核电路的使用率，并且可以将检测的使用率写入使用率存储部24中。使用率可以作为应用正在需要的CPU核电路上运行的第一时间段与该第一时间段和该应用正在等待的第二时间段的总和的比值来被检测。在预定时间段中，应用正在运行的时间的比例可以是30%，并且该应用正在等待的时间的比例可以是70%。在这种情况下，使用率可以是30%。可以以恒定的时间间隔来执行使用率的写入。
电源控制电路11从存储器23读取CPU核电路13-1至13-4的使用率，并且响应于CPU核电路13-1至13-4的使用率和工作模式来控制(例如，改变)电源电路20-2的可变的输出电压。电源控制电路11还响应于CPU核电路13-1至13-4的使用率和工作模式来控制选择器电路12-1至12-4，从而使选择器电路12-1至12-4选择从电源电路20-1和20-2供给的电源电压中的一个。电源控制电路11还设置CPU核电路13-1至13-4的工作模式，其中该工作模式是最大性能模式或者待机模式。由电源控制电路11的这些控制操作通过与OS的紧密的通信来被执行，使得该设置在每个CPU上的OS的正在进行的操作期间变为有效。
更具体地说，电源控制电路11响应于CPU核电路13-1至13-4的各个使用率来选择在CPU核电路13-1至13-4中接着要被使用的各个工作模式。响应于选择的下一个工作模式，电源控制电路11控制(例如，改变)比CPU核电路13-1至13-4更少的电源电路20-1和20-2中的至少一个(即，这个示例中的电源电路20-2)的输出电压。电源控制电路11还响应于选择的下一个工作模式来控制选择器电路12-1至12-4，从而使选择器电路12-1至12-4选择从电源电路20-1和20-2供给的电源电压中的一个并且将选择的电压供给(即，施加)到CPU核电路13-1至13-4。
更具体地说，电源控制电路11生成四个电源控制信号Pow0至Pow3。Pow0用来控制电源A的接通或者断开状态。Pow0取1来选择“接通”状态，并且取0来选择“断开”状态。Pow1用来控制电源A的输出电压。Pow1取1来选择高电压，并且取0来选择低电压。Pow2用来控制电源B的接通或者断开状态。Pow2取1来选择“接通”状态，并且取0来选择“断开”状态。Pow3用来控制电源B的输出电压。Pow3取1来选择高电压，并且取0来选择低电压。
具有四个电源选择控制信号Sel0至Sel3。Sel0用来选择供给到CPU1的电源。Sel0取1来选择电源A，并且取0来选择电源B。Sel1用来选择供给到CPU2的电源。Sel2用来选择供给到CPU3的电源。Sel3用来选择供给到CPU4的电源。
具有四个CPU工作模式设置信号Mod0至Mod3。Mod0用来设置CPU1的工作模式。Mod0取1来选择最大性能模式，并且取0来选择待机模式。Mod1用来设置CPU2的工作模式。Mod2用来设置CPU3的工作模式。Mod3用来设置CPU4的工作模式。这些CPU工作模式设置信号可以用来选择供给到各个CPU的时钟信号。从图7中示出的时钟供给控制单元输出的信号是这种信号的示例。
具有用于从存储器23读取数据的接口信号总线I/F。参考图1B和1C中示出的流程图来描述电源控制电路11的操作。
当重新设置该装置时，在步骤S1中，Pow被设置为等于1111，从而将两个电源设置为“接通”状态并且将它们的输出电压设置为高电压。此外，Sel被设置为等于0011，从而将CPU1和CPU2连接到电源A并且将CPU3和CPU4连接到电源B。此外，Mod被设置为等于1111，从而将所有CPU设置为高性能模式。
在OS启动后，在步骤S2中，电源控制电路11利用接口信号总线IF来读取存储器23的使用率存储部24，以便获取关于各个CPU的使用率的信息。假设OS已经将各个CPU的使用率写入使用率存储部24中。
在步骤S2中，还基于读取的数据来确定每个CPU的UR。在使用率是0%的情况下UR被设置为0、在使用率是1%到30%的范围中的情况下UR被设置为1，在使用率是31%到70%的范围中的情况下UR被设置为2以及在使用率超过70%的情况下UR被设置为3。仅仅在CPU的使用率是0%时，即，仅仅在CPU处于待机状态时，UR被设置为0。
在步骤S3中，做出关于是否存在具有UR为3的仅仅一个CPU并且具有UR为0的其余CPU处于待机状态中的检查。如果该答案是肯定的，这一个CPU在接近最大使用率的状态中运行。在这种情况下，在步骤S4中，该选择器被设置为：将高电压供给到其余CPU中的一个，并且对于这个CPU工作模式被设置为的高性能模式，使得这个CPU立即能够工作。此时，电源中的一个被期望正在供给高电压而另一个正在供给低电压。对电源电压并没有这样进行新的设置。要注意的是，如果具有UR不是3的CPU中的一个或更多个具有1或者2的UR，这些一个或更多个CPU具有可用的电力来处理负载增加。在这种情况下不采取动作。
在步骤S5中，做出关于是否存在具有UR为3的两个CPU并且具有UR为0的其余CPU处于待机状态中的检查。如果该答案是肯定的，这两个CPU在接近最大使用率的状态中运行。在这种情况下，在步骤S6中，两个电源被设置为：都供给高电压，并且对于其余CPU中的一个，工作模式被设置为高性能模式，使得其余CPU的这一个立即能够工作。要注意的是，如果具有UR不是3的CPU中的一个或更多个具有1或者2的UR，这些一个或更多个CPU具有可用的电力来处理负载增加。在这种情况下不采取动作。
在步骤S7中，做出关于是否存在具有UR为3的三个CPU并且具有UR为0的其余CPU处于待机状态中的检查。如果该答案是肯定的，这三个CPU在接近最大使用率的状态中运行。在这种情况下，在步骤S8中，对于这一个其余CPU，工作模式被设置为高性能模式，使得这个其余CPU立即能够工作。此时，两个电源都被期望输出高电压。因此不执行电源控制。
在步骤S9、S11以及S13中，做出关于是否存在具有UR为1的两个CPU的检查。肯定的答案表示存在使用率是30%或者更小的两个CPU。在这种情况下，在步骤S10、S12以及S14中，这两个CPU中的一个被置于是待机模式的工作模式“0”中。在具有供给低电压的电源时，做出选择器设置，使得上述的CPU连接到这个电源。在没有供给低电压的电源时，以及没有处于是待机模式的工作模式“0”中的CPU时，被执行的全部是将具有UR为1的两个CPU中的一个设置为待机模式。如果具有处于工作模式“0”的CPU，具有UR为1的两个CPU中的一个被设置处于待机模式中，并且做出如下的选择器设置：这个CPU从将电力供给到已经处于待机模式中的CPU的相同电源接收电力，接着将这个电源的输出设置为低电压。
在步骤S15和S17中，做出关于是否存在具有UR为1的三个CPU的检查。肯定的答案表示存在使用率为30%或者更小的三个CPU。在这种情况下，在步骤S16和S18中，这两个CPU中的一个被置于是待机模式的工作模式“0”中。如果具有UR为零的一个其余的CPU指示待机模式，则具有UR为1的CPU中的一个被置于待机模式中，并且做出如下的选择器设置：这个CPU从将电力供给到已经处于待机状态中的CPU的相同电源来接收电力，接着将这个电源的输出设置为低电压。如果一个其余的CPU具有不为零的UR，被执行的全部是将具有UR为1的两个CPU中的一个置于待机模式中。
在步骤S19中，做出关于是否存在具有UR为1的四个CPU的检查。肯定的答案表示存在使用率为30%或者更小的四个CPU。在这种情况下，在步骤S20中，这四个CPU中的两个被置于是待机模式的工作模式“0”中。此外，做出如下的选择器设置：这两个CPU从相同电源接收电力，接着将这个电源的输出设置为低电压。在完成这些步骤后，该过程返回到步骤S2。
CPU核电路13-1至13-4的工作模式可以包括最大性能模式、低性能模式以及待机模式。通过提供这三个工作模式，电源电路20-2的输出电压可以可变地设置为高电压(例如1.0V)、中间电压(例如0.8V)以及低电压(例如0.6V)中的一个。在最大性能模式中，CPU核电路利用高电压(例如1.0V)来工作，以消耗较大的电功率（例如10W)。在低性能模式中，CPU核电路利用中间电压(例如0.8V)来工作，以消耗中等电功率(例如1W)。在待机模式中，CPU核电路利用低电压(例如0.6V)来工作，以消耗低电功率(例如0.1W)。在待机模式中，CPU电路的每个装置不能响应于时钟信号来做出变换同时电源电压被消耗以使数据存储在例如静态随机存取存储器(static random access memory,SRAM)的存储元件(即寄存器)中。
图1A示出了用于电源控制的配置，并且没有示出用于时钟控制的配置。如稍后参考图7所描述的，提供给CPU核电路13-1至13-4的时钟信号的频率分别根据该工作模式来被改变。例如，在最大性能模式中，CPU核电路可利用高速时钟(例如1GHz)并利用高电压(例如1.0V)来工作，以消耗较大的电功率(例如10W)。在低性能模式中，CPU核电路利用中速时钟(例如500MHz)并利用中间电压(例如0.8V)来工作，以消耗中等电功率(例如1W)。在待机模式中，CPU核电路没有接收时钟信号，并且可以利用低电压(例如0.6V)来工作，以消耗低电功率(例如0.1W)。将结合图7中示出的运算处理装置的描述来描述时钟控制。
在图1A中，下列算法可被用于响应于CPU核电路13-1至13-4的各个使用率和当前的工作模式选择在各个CPU核电路13-1至13-4中接着要被使用的工作模式的方法。CPU核电路的使用率被表示为Ract。处于最大性能模式中的CPU核电路可以响应于降到20%下的Ract来变换到低性能模式。处于低性能模式中的CPU核电路可以响应于Ract停留在0%的预定时间长度的流过来变换到待机模式。处于低性能模式中的CPU核电路还可以响应于超过60%以上的Ract来变换到最大性能模式。在三个其它CPU核电路处于最大性能模式中以及Ract大于或者等于80%时，处于待机模式中的CPU核电路根据新的作业请求的出现来变换到最大性能模式。
以上给出的描述已经指向其中具有三个工作模式，即，最大性能模式、低性能模式以及待机模式的示例。这个不是限制性示例，并且工作模式的数量不限于三个。例如，该配置可以是如下：仅具有两个工作模式，即，最大性能模式和待机模式。
图2是示出了在使用两个工作模式，即最大性能模式和待机模式时执行的电源控制的示例的表。在图2中，电源A是指电源电路20-1，并且电源B是指电源电路20-2。Vh表示高电压(例如1.0V)，并且Vl表示低电压(例如0.6V)。具有四个CPU核电路13-1至13-4。每个电源具有足够驱动处于最大性能模式中的两个CPU核电路的供电量。
在没有CPU核电路处于最大性能模式，并且四个CPU核电路处于待机模式中时，电源A的输出电压被设置为0V(即，该电源断开)，并且电源B的输出电压被设置为Vl。电源B的输出电压Vl通过选择器电路被供给到四个CPU核电路。在一个到两个CPU核电路中处于最大性能模式，并且三个到两个CPU核电路处于待机模式中时，电源A的输出电压被设置为Vh，并且电源B的输出电压被设置为Vl。电源A的输出电压Vh通过选择器电路被供给到处于最大性能模式中的CPU核电路，并且电源B的输出电压Vl通过选择器电路被供给到处于待机模式中的CPU核电路。
在三个CPU核电路处于最大性能模式，并且一个CPU核电路处于待机模式中时，电源A的输出电压被设置为Vh，并且电源B的输出电压也被设置为Vh。电源A的输出电压Vh通过选择器电路被供给到处于最大性能模式中的两个CPU核电路，并且电源B的输出电压Vh通过选择器电路被供给到处于最大性能模式中的CPU核电路并且被供给到处于待机模式中的CPU核电路。在这种情况下，处于待机模式中的CPU核电路的电源电压是Vh。尽管如此，电力消耗的增加相对较小，因为该工作模式是待机模式。在四个CPU核电路中处于最大性能模式，并且没有CPU核电路处于待机模式中时，电源A的输出电压被设置为Vh，并且电源B的输出电压也被设置为Vh。电源A的输出电压Vh通过选择器电路被供给到处于最大性能模式中的两个CPU核电路，并且电源B的输出电压Vh通过选择器电路被供给到处于最大性能模式中的两个CPU核电路。
图3是在电源电路的数量是3并且CPU核电路的数量是15时运算处理装置的配置的示例的图。在图3中，与图1的那些相同或者相应的元件由相同或者相应的数字来指代，并且如果适当则将省去它们的描述。此外，尽管正如在图1中示出的配置中，运算处理装置10A连接到存储器，在图3的说明中省去这种存储器。
运算处理装置10A包括电源控制电路11、选择器电路12-1至12-15以及CPU核电路13-1至13-15。电源电路20-1的输出电压是固定的，并且电源电路20-2和20-3的输出电压是可变的。CPU核电路13-1至13-15中的每一个可以在三个工作模式，即最大性能模式、低性能模式以及待机模式中的一个来工作。
电源控制电路11控制在电源电路20-2和20-3的可变的输出电压，即，可以设置不是0V的至少两个输出电压。电源电路20-1的输出电压被固定在高电压Vh(例如1.0V)。电源电路20-2的输出电压可变地设置为等于高电压Vh(1.0V)和中间电压Vm(例如，0.8V)中的一个。电源电路20-3的输出电压可变地设置为等于高电压Vh(1.0V)、中间电压Vm(例如0.8V)以及低电压Vl(例如0.6V)中的一个。此外，电源控制电路11可以控制电源电路20-1至20-3的接通或者断开状态(即，启动或者未启动状态)。
图4是示出了由图3中示出的运算处理装置执行的电源控制的示例的表。电源A是指电源电路20-1，电源B是指电源电路20-2以及电源C是指电源电路20-3。在这个示例中，假设通过处于最大性能模式、低性能模式以及待机模式中的各个CPU核电路消耗的电流的比值是15:5:1。每个电源具有足够供给通过工作在最大性能模式中的一个CPU核电路消耗的电流量的五倍的电流量的供电量。即，一个电源电路能够驱动工作在最大性能模式中的五个CPU核电路。此外，一个电源电路能够驱动工作在低性能模式中的十五个CPU核电路。此外，一个电源电路能够驱动工作在待机模式中的七十五个CPU核电路。
在这种情况下，在所有CPU核电路13-1至13-15处于最大性能模式时，三个电源A至C中的每一个足够将高电压Vh供给(即，施加)到五个CPU核电路。例如，在十个CPU核电路工作在最大性能模式，三个CPU核电路工作在低性能模式以及两个CPU核电路工作在待机模式时，电源A和B输出高电压Vh并且电源C输出中间电压Vm就足够。在这种情况下，电源A和B中的每一个足够将高电压供给(即，施加)到工作在最大性能模式中的五个CPU核电路，并且电源C足够将中间电压Vm供给到工作在低性能模式中的CPU核电路和工作在待机模式中的CPU核电路。
例如，在一个CPU核电路工作在最大性能模式中，没有CPU核电路工作在低性能模式中以及十四个CPU核电路工作在待机模式中时，电源A输出高电压Vh、电源B断开并且电源C输出低电压Vl就足够。在这种情况下，电源A足够将高电压Vh供给到工作在最大性能模式中的一个CPU核电路，并且电源C足够将低电压Vl供给到工作在待机模式中的十四个CPU核电路。例如，在没有CPU核电路工作在最大性能模式中，十个CPU核电路工作在低性能模式中并且五个CPU核电路工作在待机模式中时，电源A断开、电源B供给中间电压Vm并且电源C输出低电压Vl就足够。在这种情况下，电源B足够将中间电压Vm供给到工作在低性能模式中的十个CPU核电路，并且电源C足够将低电压Vl供给到工作在待机模式中的五个CPU核电路。
图5是在电源电路的数量是2并且CPU核电路的数量是16时运算处理装置的配置的示例的图。在图5中，与图1A中的那些元件相同或者相应的元件由相同或者相应的数字来指代，并且如果适当则省去它们的描述。此外，尽管正如在图1A中示出的配置中，运算处理装置10B连接到存储器，但是在图5的示图中省去这种存储器。
运算处理装置10B包括电源控制电路11、选择器电路12-1至12-16以及CPU核电路13-1至13-16。电源电路20-1的输出电压是固定的，并且电源电路20-2的输出电压是可变的。CPU核电路13-1至13-16中的每一个可以在三个工作模式，即最大性能模式、低性能模式以及待机模式中的一个来工作。
电源控制电路11控制在电源电路20-2的可变的输出电压，即，可以设置不是0V的至少两个输出电压。电源电路20-1的输出电压被固定在高电压Vh(例如1.0V)。电源电路20-2的输出电压可变地设置为等于高电压Vh(1.0V)和中间电压Vm(例如0.8V)中的一个。此外，电源控制电路11可以控制电源电路20-1和20-2的接通或者断开状态(即，启动或者未启动状态)。
图6是示出了由图5中示出的运算处理装置执行的电源控制的示例的表。电源A是指电源电路20-1，并且电源B是指电源电路20-2。在这个示例中，假设通过处于最大性能模式、低性能模式以及待机模式中的各个CPU核电路消耗的电流的比值是15:5:1。每个电源具有足够供给通过工作在最大性能模式中的一个CPU核电路消耗的电流量的八倍的电流量的电流供给容量。即，一个电源电路能够驱动工作在最大性能模式中的八个CPU核电路。此外，一个电源电路能够驱动工作在低性能模式中的二十四个CPU核电路。此外，一个电源电路能够驱动工作在待机模式中的一百二十个CPU核电路。
在这种情况下，例如，在所有CPU核电路13-1和13-16处于最大性能模式中时，两个电源A和B中的每一个足够将高电压Vh供给(即，施加)到八个CPU核电路。例如，在没有CPU核电路工作在最大性能模式中，十六个CPU核电路工作在低性能模式或待机模式中时，电源A断开并且电源B供给中间电压Vm就足够。在这种情况下，仅仅电源B用于驱动工作在低性能模式中或者在待机模式中的所有CPU核电路。
图7是示出了使用图1A中的CPU工作模式设置信号以选择提供给各个CPU的时钟信号的配置。在这个示例中，针对运算处理装置执行电源控制和时钟控制。在图7中，与图1A的那些元件相同或者相应的元件由相同或者相应的数字来指代，并且如果适当则省去它们的描述。此外，尽管运算处理装置10C连接到正如在图1A中示出的配置中的存储器，但是在图7的示图中省去这种存储器。
运算处理装置10C包括电源控制电路11、选择器电路12-1至12-4、CPU核电路13-1至13-4以及选择器电路15-1至15-4。电源电路20-1的输出电压是固定的，并且电源电路20-2的输出电压是可变的。CPU核电路13-1至13-4中的每一个可以在两个工作模式，即最大性能模式和待机模式中的一个来工作。
电源控制电路11控制电源电路20-2的可变的输出电压，即，可以设置不是0V的至少两个输出电压。电源电路20-1的输出电压被固定在高电压Vh(例如1.0V)。电源电路20-2的输出电压可变地设置为等于高电压Vh(1.0V)和低电压Vl(例如，0.6V)中的一个。此外，电源控制电路11可以控制电源电路20-1和20-2的接通或者断开状态(即，启动或者未启动状态)。
选择器电路15-1至15-4接收多个不同的时钟信号CLK-A和CLK-B。选择器电路15-1至15-4选择时钟信号CLK-A和CLK-B中的一个，并且分别将选择的时钟信号供给(即，施加)到CPU核电路13-1至13-4。由选择器电路15-1至15-4选择的时钟信号中的哪一个通过从电源控制电路11供给的控制信号来控制。电源控制电路11包括用于控制选择器电路12-1至12-4的电源选择单元30、用于控制选择器电路15-1至15-4的时钟供给控制单元31以及用于获取每个CPU的使用率和工作状态(即，模式)的CPU信息检测单元32。
在使用CMOS装置的电路中工作电压和工作频率之间存在紧密的关系。工作电压越高，工作频率可能越高。此外，电力消耗与电源电压的平方成正比，和与工作频率成比例地增加。在图7中示出的配置中，在不需要最大性能时，降低供给到CPU核电路的电力并且也降低提供给CPU核电路的时钟信号的频率。
以共享方式运行在CPU中的每一个上的OS(即，操作系统)控制每个CPU工作在哪个模式中。此外，OS获得关于每个CPU的使用率的信息。基于这种信息，CPU信息检测单元确定用于每个CPU的电压和时钟信号。
图8是示出了在图7中示出的运算处理装置中在每个CPU工作模式中执行的电源控制和时钟控制的示例的表。电源控制与如图2中示出的执行的控制相同或者类似。时钟信号CLK-A是在最大性能模式中使用的高频时钟信号，并且时钟信号CLK-B是在待机模式中使用的低频时钟信号。在待机模式中，大部分CPU核电路不使用时钟信号。但是，时钟信号在本实施例中被供给，以便从待机模式返回。
在图8中，在没有CPU核电路处于最大性能模式，并且四个CPU核电路处于待机模式中时，电源A被断开，并且电源B的输出电压被设置为低电压Vl。处于待机模式中的四个CPU核电路从电源B接收电压Vl。处于待机模式中的这四个CPU核电路接收低速时钟信号CLK-B。这个在表中作为情形1被示出。
在一个CPU核电路处于最大性能模式，并且三个CPU核电路处于待机模式中时，电源A的输出电压被设置为高电压Vh，并且电源B的输出电压被设置为低电压Vl。处于最大性能模式的这一个CPU核电路从电源A接收电压Vh，并且接收高速时钟信号CLK-A。处于待机模式的这三个CPU核电路从电源B接收电压Vl，并且接收低速时钟信号CLK-B。这个在表中作为情形2被示出。
在两个CPU核电路处于最大性能模式，并且两个CPU核电路处于待机模式中时，电源A的输出电压被设置为高电压Vh，并且电源B的输出电压被设置为低电压Vl。处于最大性能模式的这两个CPU核电路从电源A接收电压Vh，并且接收高速时钟信号CLK-A。处于待机模式的这两个CPU核电路从电源B接收电压Vl，并且接收低速时钟信号CLK-B。这个在表中作为情形3被示出。
在三个CPU核电路处于最大性能模式，并且一个CPU核电路处于待机模式中时，电源A的输出电压被设置为高电压Vh，并且电源B的输出电压也被设置为高电压Vh。处于最大性能模式的三个CPU核电路中的两个从电源A接收电压Vh，并且接收高速时钟信号CLK-A。处于最大性能模式的三个CPU核电路中的其余一个从电源B接收电压Vh，并且接收高速时钟信号CLK-A。处于待机模式的这一个CPU核电路从电源B接收电压Vh，并且接收低速时钟信号CLK-B。处于待机模式中的这个CPU核电路接收高电压Vh作为工作电压。然而，因为这时钟信号是缓慢的，所以电力消耗在某种程度上可以被降低。这个在表中作为情形4被示出。
在四个CPU核电路中处于最大性能模式，并且没有CPU核电路处于待机模式中时，电源A的输出电压被设置为高电压Vh，并且电源B的输出电压也被设置为高电压Vh。处于最大性能模式的四个CPU核电路中的两个从电源A接收电压Vh，并且接收高速时钟信号CLK-A。处于最大性能模式的四个CPU核电路中的其余两个从电源B接收电压Vh，并且接收高速时钟信号CLK-A。这个在表中作为情形5被示出。
在下文中，将给出如何从情形1至情形5中的一个变换到情形1至情形5中的另一个的描述。正如先前所描述的，OS获得每个CPU的使用率，并且使每个CPU从最大性能模式变换到待机模式或者从待机模式变换到最大性能模式。具体地说，以与关于图1B和1C所描述的变换相同或者类似的方式来做出变换。OS基于检测的每个CPU的使用率来确定UR，然后基于确定的UR来确定每个CPU的工作模式。在图1B和1C中，电源控制单元确定工作模式，而在本实施例中，OS确定工作模式。OS向CPU信息检测单元32通知每个CPU的工作模式。电源控制单元然后选择要通过每个电源生成的电压、要供给到每个CPU的电源以及要供给到每个CPU的时钟信号。
在如上所述的示例中，低速时钟信号CLK-B被供给到处于待机模式中的CPU核电路。这不是限制性示例，并且所述装置的配置可以为如下：时钟信号CLK-A和时钟信号CLK-B都不供给到处于待机模式中的CPU核电路。这种配置可以进一步地降低电力消耗。
图9是示出了可以阻挡电源电压的配置的示例的图。在图9中，与图1A的那些元件相同或者相应的元件由相同或者相应的数字来指代，如果适当则省去它们的描述。此外，尽管运算处理装置10D连接到正如在图1A中示出的配置中的存储器，但是在图9的示图中省去这种存储器。
运算处理装置10D包括电源控制电路11、选择器电路12-1至12-4以及CPU核电路13-1至13-4。选择器电路12-1包括PMOS晶体管12-1a至12-1c。选择器电路12-2包括PMOS晶体管12-2a至12-2c。选择器电路12-3包括PMOS晶体管12-3a至12-3c。选择器电路12-4包括PMOS晶体管12-4a至12-4c。来自电源控制电路11的控制信号被施加到这些PMOS晶体管的栅极。这些控制信号用来控制单独PMOS晶体管的导电和不导电的状态。例如，在选择器电路12-1中，PMOS晶体管12-1a至12-1c中的一个被置于导电状态中，从而选择三个电源中的一个来将选择的电源的电压供给到CPU核电路13-1。
众所周知，即使在时钟被悬置时，漏电流在CMOS电路中流动，从而消耗电力。在图9中示出的运算处理装置10D中，选择器电路12-1至12-4中的每一个可以选择电源电压中的一个，并且也可以阻挡所有电源电压。在所有电源电路供给高电压的这条件下具有处于待机模式中的CPU核电路时，利用这个配置，供给到工作在待机模式中的CPU核电路的电源电压可以被阻挡，以除去漏电流。这可以进一步降低电力消耗。
图10是用于利用简单示例来说明公开的配置的优点的图。
CPU核的数量是16。工作在高性能模式中的每个核在1V的电源电压下消耗1W。在工作频率在低性能模式中被减半时，每个核在0.7V的电源电压下消耗0.25W，并且在保持在1.0V的电源电压下消耗0.5W。这个示例反映出如下所述的事实：CMOS电路的电力消耗与工作频率成正比并且也与电压的平方成正比。在具有四个电源的公开的配置、向所有CPU核供给电力的唯一的电源的配置以及电源与要供给电力的CPU核一一对应地设置的配置之间进行比较。在改变以上所述的三个配置中处于高性能模式中的CPU的数量和处于低性能模式中的CPU的数量的同时计算电力消耗来获取图10的表。在各个电源(即，十六个电源)向CPU供给电力的配置中，在需要的CPU核被置于低性能模式中时，基于特定CPU核，电压被降低到0.7V。因此，随着工作在低性能模式中的CPU核的数量增加，电力消耗明显下降。在唯一的电源向所有CPU核供给电力的配置中，在具有即使一个工作在高性能模式中的CPU时，电源电压被设置为1.0V。因此，在工作在低性能模式中的CPU的数量增加时，电力消耗的降低不那么明显。从电力消耗的角度看，使用十六个电源的配置是优良的。具有四个电源的公开的配置可以实现与使用十六个电源的配置几乎相同的结果。
在考虑生产成本和空间时，使用唯一的电源的配置是优良的。在这点上，公开的配置不是那么劣于使用唯一的电源的配置。在还考虑电力消耗时，公开的配置比另一个配置好。
此外，本发明不限于这些实施例，在不脱离本发明的范围下可以做出各种变型和变形例。
根据至少一个实施例，提供具有比运算处理单元更少的电源的运算处理电路，该运算处理电路实现几乎与电源与运算处理单元一一对应地设置的情形一样的有效的电力消耗的有效降低。

Claims (5)

1.一种运算处理电路，包括：
多个运算处理单元；
多个选择器电路，均用于选择比运算处理单元更少的多个电源中的一个并且将选择的电源连接到运算处理单元中的相应一个；以及
电源控制电路，用于可变地控制所述多个电源中的至少一个的输出电压。
2.如权利要求1所述的运算处理电路，其中，所述电源控制电路还用于接收所述多个运算处理单元中的至少一个的使用率和工作模式中的至少一个，并且响应于接收的使用率和接收的工作模式来确定被可变地控制的所述多个电源中的至少一个的输出电压。
3.如权利要求1所述的运算处理电路，其中，所述电源控制电路还用于响应于接收的使用率和接收的工作模式来控制所述多个选择器电路中的至少一个，从而使所述多个选择器电路中的至少一个选择所述多个电源中的一个。
4.如权利要求1-3中的任一项所述的运算处理电路，其中，所述多个选择器电路中的每一个用于将其输出电压设置为等于零或者阻挡来自所述多个电源的所有电源电压。
5.一种控制运算处理电路中的电源的方法，包括：
获取多个运算处理单元中的每一个的使用率和工作模式；
响应于获取的使用率和获取的工作模式来确定所述多个运算处理单元中的每一个的下一个工作模式；
响应于确定的下一个工作模式来控制比运算处理电路更少的多个电源中的至少一个的可变的输出电压；
响应于确定的下一个工作模式来选择所述多个运算处理装置中的至少一个；以及
响应于所述多个运算处理电路中的选择的一个的确定的下一个工作模式，使对应于所述多个运算处理电路中的选择的一个的选择器电路选择来自所述多个电源的多个电源电压中的一个，并且将所述多个电源电压中的选择的一个供给到所述多个运算处理电路中的选择的一个。
CN201310367386.5A 2012-09-25 2013-08-21 控制运算处理电路中的电源 Pending CN103677205A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-211471 2012-09-25
JP2012211471A JP2014067191A (ja) 2012-09-25 2012-09-25 演算処理回路及び電源制御方法

Publications (1)

Publication Number Publication Date
CN103677205A true CN103677205A (zh) 2014-03-26

Family

ID=50315035

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310367386.5A Pending CN103677205A (zh) 2012-09-25 2013-08-21 控制运算处理电路中的电源

Country Status (3)

Country Link
US (1) US20140089690A1 (zh)
JP (1) JP2014067191A (zh)
CN (1) CN103677205A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107306085A (zh) * 2016-04-25 2017-10-31 联发科技股份有限公司 电力传送系统及多核处理芯片
CN110998728A (zh) * 2017-08-08 2020-04-10 苹果公司 用于在电压受限电路的电源信号之间复用的方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8862824B2 (en) * 2012-09-26 2014-10-14 Intel Corporation Techniques for managing power and performance of multi-socket processors
US9823719B2 (en) 2013-05-31 2017-11-21 Intel Corporation Controlling power delivery to a processor via a bypass
US9882383B2 (en) * 2014-12-23 2018-01-30 Intel Corporation Smart power delivery network
US9734110B2 (en) * 2015-02-13 2017-08-15 International Business Machines Corporation Dynamic synchronous to asynchronous frequency transitions in high-performance symmetric multiprocessing
JP6123832B2 (ja) * 2015-03-30 2017-05-10 日本電気株式会社 マルチコアプロセッサ、電力制御方法、プログラム
US9690359B2 (en) * 2015-08-26 2017-06-27 Qualcomm Incorporated Power multiplexer for integrated circuit power grid efficiency
US20170139469A1 (en) * 2015-11-12 2017-05-18 Qualcomm Incorporated Power-minimizing voltage rail selection in a portable computing device
JP2017199221A (ja) * 2016-04-28 2017-11-02 日立オートモティブシステムズ株式会社 電子制御装置
US10684671B2 (en) * 2016-05-27 2020-06-16 Qualcomm Incorporated Adaptively controlling drive strength of multiplexed power from supply power rails in a power multiplexing system to a powered circuit
US10248387B2 (en) * 2016-09-21 2019-04-02 Shridhar V. Bharthulwar Integrated system for software application development
DE102021122493B3 (de) * 2021-08-31 2022-05-19 Fujitsu Client Computing Limited Systemkomponente, elektronisches Gerät und Verfahren zum Bereitstellen eines Steuersignals

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040003305A1 (en) * 2002-06-28 2004-01-01 Kabushiki Kaisha Toshiba Information processing apparatus and power supply control method used in the apparatus
US20060259800A1 (en) * 2005-05-16 2006-11-16 Semiconductor Technology Academic Research Center Circuit system
CN101154096A (zh) * 2006-09-26 2008-04-02 戴尔产品有限公司 信息处理系统中电能管理的装置与方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7337333B2 (en) * 2001-09-19 2008-02-26 Dell Products L.P. System and method for strategic power supply sequencing in a computer system with multiple processing resources and multiple power supplies

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040003305A1 (en) * 2002-06-28 2004-01-01 Kabushiki Kaisha Toshiba Information processing apparatus and power supply control method used in the apparatus
US20060259800A1 (en) * 2005-05-16 2006-11-16 Semiconductor Technology Academic Research Center Circuit system
CN101154096A (zh) * 2006-09-26 2008-04-02 戴尔产品有限公司 信息处理系统中电能管理的装置与方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107306085A (zh) * 2016-04-25 2017-10-31 联发科技股份有限公司 电力传送系统及多核处理芯片
CN110998728A (zh) * 2017-08-08 2020-04-10 苹果公司 用于在电压受限电路的电源信号之间复用的方法
CN113066516A (zh) * 2017-08-08 2021-07-02 苹果公司 用于在电压受限电路的电源信号之间复用的方法
US11418194B2 (en) 2017-08-08 2022-08-16 Apple Inc. Method for multiplexing between power supply signals for voltage limited circuits

Also Published As

Publication number Publication date
JP2014067191A (ja) 2014-04-17
US20140089690A1 (en) 2014-03-27

Similar Documents

Publication Publication Date Title
CN103677205A (zh) 控制运算处理电路中的电源
CN1742458B (zh) 在调试过程中用于控制数据处理系统的方法和设备
US7360104B2 (en) Redundant voltage distribution system and method for a memory module having multiple external voltages
KR101620345B1 (ko) Ｌｄｏ 레귤레이터 및 이를 구비하는 반도체 장치
CN101470454B (zh) 降压电路、半导体器件以及降压电路控制方法
JP5792645B2 (ja) 半導体装置およびその制御方法
US7984310B2 (en) Controller, information processing apparatus and supply voltage control method
US7737961B2 (en) Method and system for controlling and monitoring an array of point-of-load regulators
US20160111169A1 (en) Memory test apparatus
CN101726710B (zh) 电源测试控制装置、测试系统及其测试方法
CN102694542A (zh) 信号隔离方法、装置及芯片
CN104834370A (zh) 数据处理设备、半导体设备、显示设备和控制方法
EP3198364B1 (en) Novel low cost, low power high performance smp/asmp multiple-processor system
CA3141008A1 (en) Power management system
US8762753B2 (en) Power management circuit using two configuration signals to control the power modes of two circuit modules using two crosslinked multiplexers and a level shifter
US8503263B2 (en) Memory module and power supply system
US20200019229A1 (en) Power sequencing based on active rail
US20190115919A1 (en) Semiconductor apparatus including power gating circuits
JP2005234935A (ja) 情報記憶装置
CN108735250B (zh) 电源闸控控制器、电源闸控电子系统及其操作方法
US20200381995A1 (en) Voltage supply device and operation method thereof
US8555092B2 (en) Memory power supply control circuit
US11687147B1 (en) Reducing leakage power in low-power mode of an integrated circuit device
JP6360320B2 (ja) 半導体装置
TW201331747A (zh) 用於管理計算系統中的功率之設備及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140326