CN103675636A - 一种晶体管阈值电压的测试电路 - Google Patents

一种晶体管阈值电压的测试电路 Download PDF

Info

Publication number
CN103675636A
CN103675636A CN201210356131.4A CN201210356131A CN103675636A CN 103675636 A CN103675636 A CN 103675636A CN 201210356131 A CN201210356131 A CN 201210356131A CN 103675636 A CN103675636 A CN 103675636A
Authority
CN
China
Prior art keywords
circuit
transistor
test
stress
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210356131.4A
Other languages
English (en)
Other versions
CN103675636B (zh
Inventor
甘正浩
冯军宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210356131.4A priority Critical patent/CN103675636B/zh
Publication of CN103675636A publication Critical patent/CN103675636A/zh
Application granted granted Critical
Publication of CN103675636B publication Critical patent/CN103675636B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明涉及一种晶体管阈值电压的测试电路，所述测试电路包括阈值电压应力电路，所述阈值电压应力电路包括含有待测晶体管的镜像电流电路，所述镜像电流电路一端连接电源，另一端接地，其特征在于，所述测试电路还包括一开关电路，所述开关电路包括第一晶体管和第二晶体管，所述第一晶体管设置于电源和待测晶体管之间，所述第一晶体管的栅极与第一测量控制信号相连；所述第二晶体管设置于所述电源和所述镜像电流电路之间，所述第二晶体管栅极与第二测量控制信号相连；开关电路控制所述阈值电压应力电路分别处于应力状态和测量状态，通过所述两种状态来测量所述待测晶体管的阈值电压。本发明所述方法可以更加准确的对HCI效应进行评价和测试。

Description

一种晶体管阈值电压的测试电路
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种晶体管阈值电压的测试电路。
背景技术
对超大规模集成电路制造产业而言，随着MOSFET(金属氧化物半导体场效应晶体管)装置尺寸的不断减小，半导体制作工艺已经进入深亚微米时代，且向超深亚微米发展，此时，半导体器件可靠性越来越直接影响着制作的IC芯片的性能和使用寿命。但是，由于MOS器件尺寸等比例缩小时，器件工作电压并没有相应等比例减少，所以，相应的器件内部的电场强度随器件尺寸的减小反而增强。因此，在小尺寸器件中，电路的横向尺寸越来越小，导致沟道长度减小，即使是较小的源漏电压也会在漏端附近形成很高的电场强度，由于该横向电场作用，在漏端的强场区，沟道电子获很大的漂移速度和能量，成为热载流子。在深亚微米工艺中，随着MOS器件尺寸的日益缩小，MOS器件的热载流子注入(HCI)效应越来越严重，其引起的器件性能的退化是影响MOS器件可靠性的重要因素之一，例如会引起所述器件漏极电流（Idsat）发生漂移。因此，HCI测试已成为MOS器件可靠性测试的主要测试项目之一，对于多晶硅/SiON以及高K材料/金属栅栅堆都具有重要影响。
为了能够考量HCI的影响，迫切需要提供一种能够检测阈值电压（Vth）和饱和漏极电流（Idsat）发生漂移两种因素的测试结构，所述测试结构不仅能够对两者进行表征而且还要能够对这两种影响对电路所带来的影响进行分析，目前现有技术中设备级偏执栅极电压的检测装置如图1所示，在源漏以及衬底接地，然后在栅极上施加栅极电压、所述漏极上施加漏极电压后即发生偏执，所述阈值电压（Vth）的提取电路如图2所示，所示电路包括8个MOSFET，M1-M8，其中的NMOS和PMOS上一端接地，并施加所述芯片的工作电压，由晶体管M1、M2以及M5、M6组成一对的镜像电流电路首尾连接形成闭合电流反馈回路，由此获得M1的VOut，所述VOut等于晶体管M1的阈值电压（Vth），但是在所述电路中电流被迫跟踪和匹配对方，而且所述测试电路并不能应用于测量阈值电压（Vth）和饱和漏极电流（Idsat）发生漂移的程度，因此，为了更好地对HCI效应进行评价和测试，则必须解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明提供了一种阈值电压的测试电路，所述测试电路包括阈值电压应力电路，所述阈值电压应力电路包括含有待测晶体管的镜像电流电路，所述镜像电流电路一端连接电源，另一端接地，所述测试电路还包括一开关电路，
所述开关电路包括第一晶体管和第二晶体管，所述第一晶体管设置于电源和所述待测晶体管之间，所述第一晶体管的栅极与第一测量控制信号相连；所述第二晶体管设置于所述电源和所述镜像电流电路之间，所述第二晶体管栅极与第二测量控制信号相连；
所述开关电路控制所述阈值电压应力电路分别处于应力状态和测量状态，通过所述两种状态来测量所述待测晶体管的阈值电压。
作为优选，所述第一晶体管的源极与电源相连，所述第一晶体管的漏极与所述待测晶体管的源极相连。
作为优选，所述第一测量控制信号控制所述第一晶体管打开，第二测量控制信号控制第二晶体管关闭时，所述应力电路处于断路，待测晶体管通过第一晶体管处于应力状态。
作为优选，所述第二测量控制信号控制第二晶体管打开，所述第一测量控制信号控制所述第一晶体管关闭时，所述应力电路处于通路，待测晶体管处于测量状态。
作为优选，所述测试电路还包括一与所述阈值电压应力电路并联连接的参照电路，通过所述应力和测量两种状态来测量所述待测晶体管与所述参照电路中与待测晶体管对应的晶体管的阈值电压差。
作为优选，所述参照电路为与所述应力电路相同的镜像电流电路，所述参照电路中与待测晶体管对应的晶体管上不施加热载流子应力。
作为优选，所述参照电路的一端与所述第二晶体管相连，另一端与所述待测晶体管相连后接地。
作为优选，所述测试电路进一步包括一减法器电路，所述减法器电路与所述阈值电压应力电路和所述参照电路电连接。
作为优选，所述第一测量控制信号控制所述第一晶体管打开，第二测量控制信号控制第二晶体管关闭时，所述应力电路、参照电路处于断路，待测晶体管通过第一晶体管处于应力状态.
作为优选，所述第二测量控制信号控制第二晶体管打开，所述第一测量控制信号控制所述第一晶体管关闭时，所述应力电路、参照电路和第二减法器电路形成通路，待测晶体管处于测量状态。
作为优选，所述阈值电压的偏移是由热载流子注入引起的。
本发明在现有技术的基础上，在所述测试电路中加入开关电路，通过所述开关电路控制待测器件在电路处于断路时处于应力状态，所述应力由热载流子效应引起的，然后所述测试电路通路时处于测量状态，通过上述两种状态计算得到待测器件的阈值电压，更加准确的对HCI效应进行评价和测试，此外，本发明还可以加入参照电路进一步提高所述阈值电压测量的准确度。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1为设备级偏执栅极电压的检测装置示意图；
图2为现有技术中阈值电压测试电路图；
图3为本发明阈值电压测试电路图；
图4为本发明阈值电压测试电路图中第二晶体管关闭时的电路图；
图5为本发明阈值电压测试电路图中第一晶体管关闭时的电路图；
图6为本发明中包含参照电路的阈值电压测试电路图；
图7为本发明中包含参照电路的阈值电压测试电路图中第二晶体管关闭时的电路图；
图8为本发明中包含参照电路的阈值电压测试电路图中第一晶体管关闭时的电路图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
本发明所提供了一种阈值电压的测试电路，所述测试电路包括阈值电压应力电路，所述阈值电压应力电路包括含有待测晶体管的镜像电流电路，所述镜像电流电路一端连接电源，另一端接地，所述测试电路还包括一开关电路，
所述开关电路包括第一晶体管和第二晶体管，所述第一晶体管位于电源和所述待测晶体管之间，所述第一晶体管的栅极与第一测量控制信号相连；所述第二晶体管位于所述电源和所述镜像电流电路之间，所述第二晶体管栅极与第二测量控制信号相连；
所述开关电路控制所述阈值电压应力电路分别处于应力状态和测量状态，通过所述两种状态来测量所述待测晶体管的阈值电压。
具体地，所述第一晶体管的源极与电源相连，所述第一晶体管的漏极与所述待测晶体管的源极相连；所述第二晶体管的源极与所述电源相连，所述第二晶体管的漏极与所述镜像电流电路相连。
工作时，所述第一测量控制信号控制所述第一晶体管打开，第二测量控制信号控制第二晶体管关闭时，所述应力电路处于断路，待测晶体管通过第一晶体管处于应力状态；所述第二测量控制信号控制第二晶体管打开，所述第一测量控制信号控制所述第一晶体管关闭时，所述应力电路处于通路，待测晶体管处于测量状态，然后通过上述两种状态来测量所述待测晶体管的阈值电压。
具体地，为了更好的说明本发明的测试电路，在本发明中提供了一种具体实施方式，但是需要说明的是该实施方式仅仅是为了帮助解释，本发明并不仅仅局限于该实施方式，所述测试电路如图3所示，在该实施方式中所述应力电路中有6个晶体管（M1-M6）组成，所述晶体管M1、M2、M5和M6组成一对镜像电流电路，并与其他晶体管，例如M3、M4的源漏极首尾相接形成闭合回路。
为了避免现有技术中在测试所述电流在镜像电流电路的两侧均有反馈，造成测量结果不够准确的弊端，更好的控制所述电路，本发明在该测试电路中增加了一个开关电路。所述开关电路包括第一晶体管M8和第二晶体管M7，所述第一晶体管M8的一端与电源相连，另一端与所述镜像电流电路相连，优选与所述待测晶体管M1的一端相连，所述第一晶体管M8的栅极连接第一测量控制信号，来控制所述第一晶体管M8的开/关；所述第二晶体管M7的一端与所述电源相连，另一端与所述镜像电流电路相连，具体地，与所述晶体管M6或M5的一端相连，所述第二晶体管M7的栅极与第二测量控制信号相连，通过所述第二测量控制信号来控制第二晶体管M7的开/关，从而控制所述应力电路的开关。
在测量过程中，首先，通过第一测量控制信号控制打开所述第一晶体管M8，通过第二测量控制信号控制第二晶体管M7处于关闭状态，此时，所述电路如图4所示，所述应力电路为断路状态，所述镜像电流电路中没有电流通过，所述待测晶体管M1与所述第一晶体管M8连通，因此所述待测晶体管M1处于热载流子状态下（HCI condition）的应力状态，漏极电压Vd等于栅极电压Vg，等于电源电压，而此时所述晶体管M2-M6不会对所述待测晶体管M1造成影响。
然后通过第一测量控制信号控制关闭所述第一晶体管M8，通过第二测量控制信号打开第二晶体管M7，此时，所述电路如图5所示，所述晶体管M2-M6组成的应力电路为通路，处于测量状态，所述第一晶体管M8处于断路状态不会产生应力信号；通过上述两种状态，即所述待测晶体管分别处于应力以及测量状态，然后计算得到所述待测晶体管M1的阈值电压。
作为优选，为了进一步提高所述待测晶体管M1阈值电压的准确度，在本发明第一种实施方式所述测试电路的基础上增加一参照电路以及一减法器电路，通过所述应力和测量两种状态来测量所述待测晶体管与所述参照电路中与待测晶体管对应的晶体管的阈值电压差。
其中，所述参照电路与所述应力电路并联设置，所述参照电路一端与所述第二晶体管M7的一端相连或者与所述镜像电流电路相连，另一端与所述待测晶体管M1的源极相连；所述减法器电路与所述应力电路和所述参照电路电相连；
所述第一测量控制信号控制所述第一晶体管打开，第二测量控制信号控制第二晶体管关闭时，所述应力电路、参照电路处于断路，待测晶体管通过第一晶体管处于应力状态，所述第二测量控制信号控制第二晶体管打开，所述第一测量控制信号控制所述第一晶体管关闭时，所述应力电路、参照电路和第二减法器电路形成通路，处于测量状态，测量待测器件的应力信号，通过上述两种状态测量待测晶体管与所述参照电路中与待测晶体管对应的晶体管的阈值电压差。
具体地，如图6所示，该电路相比图3所示的电路增加了参照电路和减法器电路，作为优选，所述参照电路与所述的应力电路一样，由所述晶体管M1r、M2r、M5r和M6r组成一对镜像电流电路，并与其他晶体管，例如晶体管M3r、M4r的源漏极首尾相接形成闭合回路，作为优选，所述晶体管M1r与所述的待测晶体管M1相对应，通过所述参照电路来测量所述晶体管M1r与所述的待测晶体管M1上的阈值电压差值。所述参照电路的一端与所述第二晶体管M7的一端相连接，另一端与所述待测晶体管M1的源极相连，并通过所述待测晶体管M1的漏极接地。
在增加了参照电路后，为了后续步骤中得到待测晶体管的阈值电压，在所述测试电路中还增加了减法器电路，在本发明的一具体实施例中，所述减法器电路由晶体管M9以及晶体管M9r组成，其中，所述晶体管M9与所述应力电路相连接，所述晶体管M9r与所述参照电路相连接，作为进一步的优选，所述第二减法器电路通过所述晶体管M9r的漏极接地。所述减法器电路也与所述第二晶体管相连，因此，所述第二晶体管M7可以控制所述参照电路、应力电路以及所述第二减法器电路的通/断。
测量时，和第一种实施方式一样，打开所述第一晶体管M8，关闭所述第二晶体管M7，所示电路如图7所示，所述应力电路、参照电路以及所述第二减法器电路均处于断路状态，没有电流通过，不会产生应力信号，所述待测晶体管M1与所述第一晶体管M8连通，所述待测晶体管M1通过所述第一晶体管M8处于热载流子的应力状态。
然后关闭所述第一晶体管M8，打开所述第二晶体管M7，所述电路如图8所示，所述第一晶体管M8断路，不会产生应力信号，所述应力电路、参照电路以及所述第二减法器电路均处于通路状态，测试在该状态下待测器件M1的应力情况，通过所述两种状态测量所述参照电路测量所述待测晶体管M1和与之对应的晶体管M1r之间的阈值电压差值，本发明中所述减法器电路的输出电压等于测晶体管与所述参照电路中与待测晶体管对应的晶体管的阈值电压差，最后计算得到待测晶体管的阈值电压。
本发明在现有技术的基础上，在所述测试电路中加入开关电路，通过所述开关电路控制待测器件在电路处于断路时处于应力状态，所述应力由热载流子效应引起的，然后所述测试电路通路时处于测量状态，通过上述两种状态计算得到待测器件的阈值电压，更加准确的对HCI效应进行评价和测试，此外，本发明还可以加入参照电路进一步提高所述阈值电压测量的准确度。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (11)

1.一种晶体管阈值电压的测试电路，所述测试电路包括阈值电压应力电路，所述阈值电压应力电路包括含有待测晶体管的镜像电流电路，所述镜像电流电路一端连接电源，另一端接地，其特征在于，所述测试电路还包括一开关电路，
所述开关电路包括第一晶体管和第二晶体管，所述第一晶体管设置于电源和所述待测晶体管之间，所述第一晶体管的栅极与第一测量控制信号相连；所述第二晶体管设置于所述电源和所述镜像电流电路之间，所述第二晶体管栅极与第二测量控制信号相连；
所述开关电路控制所述阈值电压应力电路分别处于应力状态和测量状态，通过所述两种状态来测量所述待测晶体管的阈值电压。
2.根据权利要求1所述的测试电路，其特征在于，所述第一晶体管的源极与电源相连，所述第一晶体管的漏极与所述待测晶体管的源极相连。
3.根据权利要求1所述的测试电路，其特征在于，所述第一测量控制信号控制所述第一晶体管打开，第二测量控制信号控制第二晶体管关闭时，所述应力电路处于断路，待测晶体管通过第一晶体管处于应力状态。
4.根据权利要求1所述的测试电路，其特征在于，所述第二测量控制信号控制第二晶体管打开，所述第一测量控制信号控制所述第一晶体管关闭时，所述应力电路处于通路，待测晶体管处于测量状态。
5.根据权利要求1所述的测试电路，其特征在于，所述测试电路还包括一与所述阈值电压应力电路并联连接的参照电路，通过所述应力和测量两种状态来测量所述待测晶体管与所述参照电路中与待测晶体管对应的晶体管的阈值电压差。
6.根据权利要求5所述的测试电路，其特征在于，所述参照电路为与所述应力电路相同的镜像电流电路，所述参照电路中与待测晶体管对应的晶体管上不施加热载流子应力。
7.根据权利要求5所述的测试电路，其特征在于，所述参照电路的一端与所述第二晶体管相连，另一端与所述待测晶体管相连后接地。
8.根据权利要求5所述的测试电路，其特征在于，所述测试电路进一步包括一减法器电路，所述减法器电路与所述阈值电压应力电路和所述参照电路电连接。 
9.根据权利要求8所述的测试电路，其特征在于，所述第一测量控制信号控制所述第一晶体管打开，第二测量控制信号控制第二晶体管关闭时，所述应力电路、参照电路处于断路，待测晶体管通过第一晶体管处于应力状态。
10.根据权利要求8所述的测试电路，其特征在于，所述第二测量控制信号控制第二晶体管打开，所述第一测量控制信号控制所述第一晶体管关闭时，所述应力电路、参照电路和第二减法器电路形成通路，待测晶体管处于测量状态。
11.根据权利要求1所述的测试电路，其特征在于，所述阈值电压的偏移是由热载流子注入引起的。 
CN201210356131.4A 2012-09-20 2012-09-20 一种晶体管阈值电压的测试电路 Active CN103675636B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210356131.4A CN103675636B (zh) 2012-09-20 2012-09-20 一种晶体管阈值电压的测试电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210356131.4A CN103675636B (zh) 2012-09-20 2012-09-20 一种晶体管阈值电压的测试电路

Publications (2)

Publication Number Publication Date
CN103675636A true CN103675636A (zh) 2014-03-26
CN103675636B CN103675636B (zh) 2016-12-21

Family

ID=50313794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210356131.4A Active CN103675636B (zh) 2012-09-20 2012-09-20 一种晶体管阈值电压的测试电路

Country Status (1)

Country Link
CN (1) CN103675636B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105825889A (zh) * 2015-01-22 2016-08-03 力晶科技股份有限公司 晶体管测试电路及方法、半导体记忆装置以及半导体装置
CN109782147A (zh) * 2018-12-26 2019-05-21 中国电子科技集团公司第五十五研究所 一种碳化硅mosfet高温栅偏测试方法
US11631470B2 (en) 2021-07-30 2023-04-18 Globalfoundries Singapore Pte. Ltd. Semiconductor chip, method of fabricating thereof, and method of testing a plurality of semiconductor chips

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4633095A (en) * 1982-04-01 1986-12-30 Nec Corporation Monolithic semiconductor integrated a.c. switch circuit
EP0720079A1 (en) * 1994-12-30 1996-07-03 Co.Ri.M.Me. Threshold voltage extracting method and circuit using the same
JPH1153889A (ja) * 1997-08-01 1999-02-26 Nec Corp 半導体記憶装置
US6844772B2 (en) * 2002-12-11 2005-01-18 Texas Instruments Incorporated Threshold voltage extraction circuit
JP2005233761A (ja) * 2004-02-19 2005-09-02 Yamaha Corp しきい値電圧測定方法およびプログラム
CN101233466A (zh) * 2005-06-22 2008-07-30 高通股份有限公司 低漏泄电流源和有源电路
US20100052735A1 (en) * 2008-08-28 2010-03-04 Micrel, Incorporated Slew rate controlled level shifter with reduced quiescent current

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4633095A (en) * 1982-04-01 1986-12-30 Nec Corporation Monolithic semiconductor integrated a.c. switch circuit
EP0720079A1 (en) * 1994-12-30 1996-07-03 Co.Ri.M.Me. Threshold voltage extracting method and circuit using the same
JPH1153889A (ja) * 1997-08-01 1999-02-26 Nec Corp 半導体記憶装置
US6844772B2 (en) * 2002-12-11 2005-01-18 Texas Instruments Incorporated Threshold voltage extraction circuit
JP2005233761A (ja) * 2004-02-19 2005-09-02 Yamaha Corp しきい値電圧測定方法およびプログラム
CN101233466A (zh) * 2005-06-22 2008-07-30 高通股份有限公司 低漏泄电流源和有源电路
US20100052735A1 (en) * 2008-08-28 2010-03-04 Micrel, Incorporated Slew rate controlled level shifter with reduced quiescent current

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105825889A (zh) * 2015-01-22 2016-08-03 力晶科技股份有限公司 晶体管测试电路及方法、半导体记忆装置以及半导体装置
CN109782147A (zh) * 2018-12-26 2019-05-21 中国电子科技集团公司第五十五研究所 一种碳化硅mosfet高温栅偏测试方法
US11631470B2 (en) 2021-07-30 2023-04-18 Globalfoundries Singapore Pte. Ltd. Semiconductor chip, method of fabricating thereof, and method of testing a plurality of semiconductor chips

Also Published As

Publication number Publication date
CN103675636B (zh) 2016-12-21

Similar Documents

Publication Publication Date Title
Caillat et al. 3DNAND GIDL-assisted body biasing for erase enabling CMOS under array (CUA) architecture
CN104237764B (zh) Mos器件热载流子注入寿命退化的测试方法和装置
CN102176442B (zh) 用于测量mos器件hci可靠性的测试结构及方法
Ma et al. Compact reliability model for degradation of advanced p-MOSFETs due to NBTI and hot-carrier effects in the circuit simulation
CN103576066B (zh) 一种半导体器件热载流子寿命的测量方法
CN102169869B (zh) 用于检测mos器件晶向相关性的可靠性测试结构及方法
CN103675636A (zh) 一种晶体管阈值电压的测试电路
CN103576065A (zh) 一种晶体管阈值电压的测试电路
CN103941068B (zh) 一种用于测量阈值电压漂移的芯片上传感器
US6894517B2 (en) Method for monitoring oxide quality
Houadef et al. HCI Degradation of LOCOS-based LDMOS Transistor fabricated by 1 μ m CMOS Process
Arfaoui et al. Application of compact HCI model to prediction of process effect in 28FDSOI technology
Wang et al. An accurate and robust compact model for high-voltage MOS IC simulation
Sutaria et al. Diagnosing bias runaway in analog/mixed signal circuits
Schlünder Device reliability challenges for modern semiconductor circuit design–a review
Lahbib et al. Hot carrier injection effect on threshold voltage of NMOSFETs
Lee et al. A novel charge pumping technique with gate-induced drain leakage current
Lee et al. A Study of High Voltage NMOSFET degradation for NAND HVSW circuit
CN104101763A (zh) 一种芯片上传感器
Junior et al. Experimental analysis of negative temperature bias instabilities degradation in junctionless nanowire transistors
Bury et al. Recent insights in CMOS reliability characterization by the use of degradation maps
Zhou et al. NBTI of buried oxide layer induced degradation for thin layer SOI field pLDMOS
Sun et al. Accurate description of temperature accelerated NBTI effect using the universal prediction model
Chen et al. An applied model for HCI and lifetime prediction of LDMOSFET
Deivasigamani et al. Study of HCI Reliability for PLDMOS

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant