CN104101763A - 一种芯片上传感器 - Google Patents

Abstract

本发明涉及一种芯片上传感器，所述传感器包括含有待测晶体管（M1）的应力电路，所述应力电路一端连接电源，另一端接地，所述传感器还包括开关电路，所述开关电路控制所述应力电路分别处于应力状态和测量状态，通过所述两种状态来测量所述待测晶体管（M1）的阈值电压；所述传感器还包括第九晶体管（M9）和第十晶体管（M10），所述第九晶体管（M9）和所述第十晶体管（M10）串联后并联于所述应力电路，以保证在应力状态下只在待测晶体管（M1）施加应力。所述传感器能够更好的监控PBTI引起的阈值电压偏移。

Description

一种芯片上传感器

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种芯片上传感器，用于测量PBTI引起的阈值电压偏移。

背景技术

对超大规模集成电路制造产业而言，随着MOSFET(金属氧化物半导体场效应晶体管)装置尺寸的不断减小，半导体制作工艺已经进入深亚微米时代，且向超深亚微米发展，此时，半导体器件可靠性越来越直接影响着制作的IC芯片的性能和使用寿命。但是，由于MOS器件尺寸等比例缩小时，器件工作电压并没有相应等比例减少，所以，相应的器件内部的电场强度随器件尺寸的减小反而增强。

在深亚微米工艺中，随着MOS器件尺寸的日益缩小，NMOS器件中正偏压温度不稳定性（Positive Bias Temperature Instability，PBTI）成为影响CMOS技术稳定性的重要因素，尤其对于多晶硅/SiON以及高K材料/金属栅栅堆具有重要影响。

正偏压温度不稳定性可以引起的器件性能的退化，例如会引起所述器件漏极电流（Idsat）发生偏移，是影响MOS器件可靠性的重要因素。因此，正偏压温度不稳定性测试已成为MOS器件可靠性测试的主要测试项目之一。因此，越来越有必要开发一种测试结构，以便有效的表征和分析正偏压温度不稳定性，以及对电路所带来的影响。

目前现有技术中设备级正偏压温度不稳定性的检测装置如图1所示，所述衬底接地，然后在栅极上施加栅极电压、所述漏极上施加漏极电压后即发生偏执。此外，对热载流子注入(HCI)效应测试的电路如图2所示，所示电路包括8个MOSFET，M1-M8，其中晶体管接地，并在所述晶体管上施加工作电压，由晶体管M1、M2以及M5、M6组成一对的镜像电流电路首尾连接形成闭合电流反馈回路，该测试还包括开关电路，该开关电路包括第八晶体管M8和第七晶体管M7，所述第八晶体管M8分别与电源和所述镜像电流电路相连，所述第八晶体管M8的栅极连接第一测量控制信号端，来控制所述第八晶体管M8的开/关；所述第二晶体管M7分别与电源相连和所述镜像电流电路相连，所述第二晶体管M7的栅极与第二测量控制信号端相连，通过所述第二测量控制信号端来控制第二晶体管M7的开/关，所述开关电路控制所述阈值电压应力电路分别处于应力状态和测量状态，通过所述两种状态来测量所述待测晶体管的阈值电压。

虽然现有技术中有设备级正偏压温度不稳定性的检测装置和热载流子注入(HCI)效应的检测电路，但都不能很好地检测和分析正偏压温度不稳定性，因此亟需解决该问题，以提高半导体器件的性能。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提供了一种用于测量PBTI引起的阈值电压偏移的芯片上传感器，所述传感器包括含有待测晶体管M1的应力电路，所述应力电路一端连接电源，另一端接地，所述传感器还包括开关电路，所述开关电路控制所述应力电路分别处于应力状态和测量状态，通过所述两种状态来测量所述待测晶体管M1的阈值电压；

所述传感器还包括第九晶体管M9和第十晶体管M10，所述第九晶体管M9和所述第十晶体管M10串联后并联于所述应力电路，以保证在应力状态下只在待测晶体管M1施加应力。

作为优选，所述开关电路包括第七晶体管M7和第八晶体管M8，所述第七晶体管M7设置于所述电源和所述待测晶体管M1之间，所述第七晶体管M7的栅极与第一测量控制信号端相连；所述第八晶体管M8设置于所述电源和所述第一镜像电流电路之间，所述第八晶体管Ｍ8栅极与第二测量控制信号端相连。

作为优选，所述第九晶体管M9和所述第十晶体管M10的栅极与第二测量控制信号端相连。

作为优选，所述应力电路包括含有待测晶体管M1的第一镜像电流电路，所述第一镜像电流电路一端连接电源，另一端接地。

作为优选，所述第一镜像流电路为由所述待测晶体管M1与第二晶体管M2、第五晶体管M5和第六晶体管M6首尾相连形成的闭合电流反馈回路。

作为优选，所述待测晶体管M1和所述第五晶体管M5之间还连接有第三晶体管M3，所述第二晶体管和所述第六晶体管之间还连接有第四晶体管M4。

作为优选，所述第九晶体管M9的漏极与所述待测晶体管M1的源极相连，所述第十晶体管M10源极和所述第二晶体管M2的栅极相连。

作为优选，所述第一测量控制信号端输出信号控制所述第七晶体管M7打开，第二测量控制信号端输出信号控制所述第八晶体管M8、所述第九晶体管M9和所述第十晶体管M10关闭时，所述应力电路处于断路，待测晶体管M1通过第七晶体管M7处于PBTI的应力状态。

作为优选，所述第二测量控制信号端输出信号控制所述第八晶体管M8、所述第九晶体管M9和所述第十晶体管M10打开，所述第一测量控制信号端输出信号控制所述第七晶体管M7关闭时，所述应力电路处于通路，待测晶体管M1处于测量状态。

作为优选，所述传感器还包括参考电路，所述参考电路与所述应力电路并联连接于所述电源电压和接地之间，通过所述应力和测量两种状态来测量所述待测晶体管M1与所述参考电路中与待测晶体管对应的参考晶体管M1r的阈值电压差。

作为优选，所述参考电路包括第二镜像流电路，所述第二镜像流电路为由所述参考晶体管M1r与第二晶体管M2r、第五晶体管M5r和第六晶体管M6r首尾相连形成的闭合电流反馈回路。

作为优选，所述参考晶体管M1r和所述第五晶体管M5r之间还连接有第三晶体管M3r，所述第二晶体管M2r和所述第六晶体管M6r之间还连接有第四晶体管M4r。

作为优选，所述传感器进一步包括减法器电路，所述减法器电路与所述应力电路和所述参考电路电连接，用于测量所述待测晶体管M1由PBTI引起的阈值电压与所述参考电路中参考晶体管M1r之间的阈值电压差。

作为优选，所述第一测量控制信号端输出信号控制所述第七晶体管M7打开，第二测量控制信号端输出信号控制第八晶体管M8、所述第九晶体管M9和所述第十晶体管M10关闭时，所述应力电路、参考电路处于断路，待测晶体管M1通过所述第七晶体管M7处于应力状态。

作为优选，所述第二测量控制信号端输出信号控制第八晶体管M8、所述第九晶体管M9和所述第十晶体管M10打开，所述第一测量控制信号端输出信号控制所述第七晶体管M7关闭时，所述应力电路、参考电路和第二减法器电路形成通路，待测晶体管M1处于测量状态。

本发明在现有技术的基础上，在所述传感器中加入开关电路，通过所述开关电路控制待测器件在电路处于断路时处于应力状态，所述应力由PBTI引起的，然后所述应力电路通路时处于测量状态，通过上述两种状态计算得到待测器件的阈值电压，更加准确的对PBTI效应进行评价和测试，此外，本发明还可以加入参考电路进一步提高所述阈值电压测量的准确度。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，

图1为设备级PBTI的检测装置示意图；

图2为现有技术中热载流子引起阈值电压偏移的电路图；

图3为本发明的实施例的PBTI引起的阈值电压偏移的电路图；

图4为本发明的实施例的PBTI引起的阈值电压偏移的电路图中第八晶体管关闭时的电路图；

图5为本发明的实施例的PBTI引起的阈值电压偏移的电路图中第七晶体管关闭时的电路图；

图6为本发明的实施例中包含参考电路的PBTI引起的阈值电压偏移的电路图；

图7为本发明的实施例中包含参考电路的PBTI引起的阈值电压偏移的电路图中第八晶体管关闭时的电路图；

图8为本发明的实施例中包含参考电路的阈值电压偏移的电路图的第七晶体管关闭时的电路图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，使用相同的附图标记表示相同的元件，因而将省略对它们的描述。

根据本发明的实施例，提供了一种用于测量PBTI引起的阈值电压偏移的芯片上传感器，所述传感器包括含有待测晶体管的应力电路，所述应力电路一端连接电源，另一端接地，所述传感器还包括开关电路，所述开关电路控制所述应力电路分别处于应力状态和测量状态，通过所述两种状态来测量所述待测晶体管M1的阈值电压；

所述传感器还包括第九晶体管M9和第十晶体管M10，所述第九晶体管M9和所述第十晶体管M10串联后并联于所述应力电路，以保证在应力状态下只在待测晶体管M1施加应力。

具体地，所述开关电路包括第七晶体管M7和第八晶体管M8，所述第七晶体管M7位于电源和所述待测晶体管之间，所述第七晶体管的栅极与第一测量控制信号端相连；所述第八晶体管M8位于所述电源和所述镜像电流电路之间，所述第八晶体管M8栅极与第二测量控制信号端相连；

其中所述第九晶体管M9和所述第十晶体管M10串联后与所述第一镜像流电路并联，所述第九晶体管M9和第十晶体管M10的栅极分别与第二测量控制信号端相连；所述第九晶体管M9和所述第十晶体管M10在PBTI应力的时候是关闭的，以保证在所述情况下只在待测晶体管M1施加PBTI应力，而不会对其它器件造成影响，而所述第九晶体管M9和所述第十晶体管M10量测阈值电压Vth时是打开的，如图3所示，以保证测得的阈值电压Vout为待测晶体管M1的阈值电压Vth。

所述开关电路控制所述阈值电压应力电路分别处于应力状态和测量状态，通过所述两种状态来测量所述待测晶体管M1的阈值电压。

具体地，所述第七晶体管M7的源极与电源相连，所述第七晶体管M7的漏极与所述待测晶体管M1的源极相连；所述第八晶体管M8的源极与所述电源相连，所述第七晶体管M7的漏极与所述镜像电流电路相连。

工作时，所述第一测量控制信号端输出信号控制所述第七晶体管M7打开，第二测量控制信号端输出信号控制第八晶体管M8关闭时，所述应力电路处于断路，所述第九晶体管M9和所述第十晶体管M10也处于关闭状态，保证在所述情况下只在待测晶体管M1施加PBTI应力，待测晶体管M1通过第七晶体管M7处于应力状态；所述第二测量控制信号端输出信号控制第八晶体管M8、第九晶体管M9和第十晶体管M10打开，所述第一测量控制信号端输出信号控制所述第七晶体管M7关闭时，所述应力电路处于通路，待测晶体管处于测量状态，然后通过上述两种状态来测量所述待测晶体管的阈值电压。

具体地，为了更好的说明本发明的传感器，在本发明中提供了一种具体实施方式，但是需要说明的是该实施方式仅仅是为了帮助解释，本发明并不仅仅局限于该实施方式，所述传感器如图3所示，在该实施方式中，所述应力电路包括第一镜像流电路，所述第一镜像流电路由所述待测晶体管M1、第二晶体管M2、第五晶体管M5和第六晶体管M6首尾相接组成，作为优选，在所述待测晶体管M1、第五晶体管M5之间还具有第三晶体管M3，在所述第二晶体管M2、第六晶体管M6之间还具有第四晶体管M4，所述晶体管M1-M6的源漏极首尾相接形成闭合电流反馈回路。

所述应力电路还包括第九晶体管M9和第十晶体管M10，其中，所述第九晶体管M9和第十晶体管M10串联后并联与所述第一镜像流电路，具体地，所述第九晶体管M9源极和所述第十晶体管M10漏极相连，所述第十晶体管M10的漏极与所述第二晶体管M2的栅极相连，所述第九晶体管的漏极与所述待测晶体管M1的源极相连，作为优选，所述第七晶体管M7的漏极除了与待测晶体管M1的栅极相连，还与所述第九晶体管M9的源极和第十晶体管M10的漏极相连。

在本发明的一具体地实施方式中为了提高PBTI引起的阈值电压偏移的稳定性，更好的控制所述电路，在该传感器中增加了一个开关电路。所述开关电路包括第七晶体管M7和第八晶体管M8，所述第七晶体管M7的一端与电源相连，另一端与所述镜像电流电路相连，优选与所述待测晶体管M1的一端相连，所述第七晶体管M7的栅极连接第一测量控制信号端，来控制所述第七晶体管M7的开/关；所述第二晶体管M8的一端与所述电源相连，另一端与所述镜像电流电路相连，具体地，与所述晶体管M6或M5的一端相连，所述第二晶体管M8的栅极与第二测量控制信号端相连，通过所述第二测量控制信号端输出信号来控制第二晶体管M8的开/关，从而控制所述应力电路的开关。

作为优选，所述第九晶体管M9的栅极与第二测量控制信号端相连，所述第十晶体管M10的栅极与所述第二测量控制信号端相连，所述第二测量控制信号端输出信号控制所述第九晶体管M9和所述第十晶体管M10开和关。所述第九晶体管M9和所述第十晶体管M10同时通过所述第二测量控制信号端控制。

在测量过程中，首先，通过第一测量控制信号端输出信号控制打开所述第七晶体管M7，通过第二测量控制信号端输出信号控制第八晶体管M8关闭，所述第九晶体管M9和所述第十晶体管M10也处于关闭状态，保证在所述情况下只在待测晶体管M1施加PBTI应力，此时，所述电路如图4所示，所述应力电路为断路状态，所述镜像电流电路中没有电流通过，所述待测晶体管M1与所述第七晶体管M7连通，因此所述待测晶体管M1处于正偏压温度不稳定性下（PBTI condition）的应力状态，栅极电压Vg等于电源电压，而此时所述晶体管M2-M6不会对所述待测晶体管M1造成影响。

然后通过第一测量控制信号端输出信号控制关闭所述第七晶体管M7，通过第二测量控制信号端输出信号打开第八晶体管M8、第九晶体管M9、第十晶体管M10，此时，所述电路如图5所示，所述晶体管M2-M6组成的应力电路为通路，处于测量状态，所述第七晶体管M7处于断路状态不会产生应力信号；通过上述两种状态，即所述待测晶体管分别处于应力以及测量状态，然后计算得到所述待测晶体管M1的阈值电压。

作为优选，为了进一步提高所述待测晶体管M1阈值电压的准确度，在本发明第一种实施方式在所述应力电路的基础上增加一参考电路以及一减法器电路，通过所述应力和测量两种状态来测量所述待测晶体管与所述参考电路中与待测晶体管对应的晶体管的由PBTI引起的阈值电压差。

具体地，在本发明的一具体地实施方式中所述参考电路与所述应力电路并联设置，所述参考电路的一端连接电源电压，另一端接地，所述参考电路的组成与所述的应力电路相对应，所述参考电路包括第二镜像流电路。。

其中，所述参考电路与所述应力电路并联设置，所述参考电路与所述第八晶体管M8相连，然后连接于电源；所述参考电路还与所述待测晶体管M1的源极相连，然后接地；

具体地，如图6所示，所述第二镜像流电路包括6个晶体管，其中所述参考晶体管M1r与第二晶体管M2r、第五晶体管M5r和第六晶体管M6r首尾相连形成闭合电流反馈回路，其中所述参考晶体管M1r、第二晶体管M2r、第五晶体管M5r和第六晶体管M6r与第一镜像流电路中的待测晶体管、第二晶体管M2、第五晶体管M5和第六晶体管M6相对应。

作为优选，所述参考晶体管M1r和所述第五晶体管M5r之间还连接有第三晶体管M3r，所述第二晶体管M2r和所述第六晶体管M6r之间还连接有第四晶体管M4r。

所述应力电路和所述参考电路的输出端分别电连接至所述减法器电路的输入端，来测量所述待测晶体管由PBTI引起的阈值电压与所述参考电路中与所述待测晶体管对应的参考晶体管之间的阈值电压差。

在本发明的一具体实施例中，所述减法器电路包括第十一晶体管M11以及第十一晶体管M11r，其中，所述第十一晶体管M11与所述应力电路相连接，所述第十一晶体管P11r与所述参考电路相连接，所述减法器电路通过所述晶体管M11r的漏极接地。作为进一步的优选，所述待测晶体管M1的源极与所述第十一晶体管M11的漏极相连，所述第十一晶体管M11的栅极与所述第二晶体管M2的漏极相连，用来读取待测晶体管的阈值电压，与所述待测晶体管M1相对应的第一晶体管M1r的源极与所述第十一晶体管P11r的漏极相连，用于读取所述待测晶体管P1的阈值电压。

所述减法器电路分别通过上述方式与所述应力电路和所述参考电路相连接，其中，所述待测晶体管M1的阈值电压通过晶体管M11的栅极输入到所述减法器电路中，所述参考电路中所述晶体管M1r的阈值电压通过所述晶体管M11r的栅极输入到所述减法器电路中，因此通过所述减法器电路便可以得出所述待测晶体管由于正偏压温度不稳定性（PBTI condition）造成的阈值电压的的偏移电压差，进而对正偏压温度不稳定性（PBTI condition）进行检测和分析。

工作时，所述第一测量控制信号端输出信号控制所述第七晶体管M7打开，第二测量控制信号端输出信号控制第八晶体管M8、所述第九晶体管M9和所述第十晶体管M10关闭时，所述应力电路、参考电路处于断路，待测晶体管通过第七晶体管M7处于应力状态，所述第二测量控制信号端输出信号控制第八晶体管M8、所述第九晶体管M9和所述第十晶体管M10打开，所述第一测量控制信号端输出信号控制所述第七晶体管M7关闭时，所述应力电路、参考电路和第二减法器电路形成通路，处于测量状态，测量待测器件的应力信号，通过上述两种状态测量待测晶体管与所述参考电路中与待测晶体管对应的晶体管的阈值电压差。

测量时，和第一种实施方式一样，打开所述第七晶体管M7，关闭所述第八晶体管M8、所述第九晶体管M9和所述第十晶体管M10，所示电路如图7所示，所述应力电路、参考电路以及所述第二减法器电路均处于断路状态，没有电流通过，不会产生应力信号，所述待测晶体管M1与所述第七晶体管M7连通，所述待测晶体管M1通过所述第七晶体管M7处于PBTI状态下的应力状态。

然后关闭所述第七晶体管M7，打开所述第八晶体管M8、所述第九晶体管M9和所述第十晶体管M10，所述电路如图8所示，所述第七晶体管M7断路，不会产生应力信号，所述应力电路、参考电路均处于通路状态，测试在该状态下待测器件M1的应力情况，通过所述两种状态测量所述参考电路测量所述待测晶体管M1和与之对应的晶体管M1r之间的阈值电压差值，本发明的一具体地实施方式中所述减法器电路的输出电压等于测晶体管与所述参考电路中与待测晶体管对应的晶体管的阈值电压差，最后计算得到待测晶体管的阈值电压。

本发明在现有技术的基础上，在所述传感器中加入开关电路，通过所述开关电路控制待测器件在电路处于断路时处于应力状态，所述应力由PBTI引起的，然后所述应力电路通路时处于测量状态，通过上述两种状态计算得到待测器件的阈值电压，更加准确的对PBTI效应进行评价和测试，此外，本发明还可以加入参考电路进一步提高所述阈值电压测量的准确度。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (15)

1.一种芯片上传感器，所述传感器包括含有待测晶体管（M1）的应力电路，所述应力电路一端连接电源，另一端接地，其特征在于，

所述传感器还包括开关电路，所述开关电路控制所述应力电路分别处于应力状态和测量状态，通过所述两种状态来测量所述待测晶体管（M1）的阈值电压；

所述传感器还包括第九晶体管（M9）和第十晶体管（M10），所述第九晶体管（M9）和所述第十晶体管（M10）串联后并联于所述应力电路，以保证在应力状态下只在待测晶体管（M1）施加应力。

2.根据权利要求1所述的传感器，其特征在于，所述开关电路包括第七晶体管（M7）和第八晶体管（M8），所述第七晶体管（M7）设置于所述电源和所述待测晶体管（M1）之间，所述第七晶体管（M7）的栅极与第一测量控制信号端相连；所述第八晶体管（M8）设置于所述电源和所述第一镜像电流电路之间，所述第八晶体管（Ｍ8）栅极与第二测量控制信号端相连。

3.根据权利要求1所述的传感器，其特征在于，所述第九晶体管（M9）和所述第十晶体管（M10）的栅极与第二测量控制信号端相连。

4.根据权利要求1所述的传感器，其特征在于，所述应力电路包括含有待测晶体管（M1）的第一镜像电流电路，所述第一镜像电流电路一端连接电源，另一端接地。

5.根据权利要求1或4所述的传感器，其特征在于，所述第一镜像流电路为由所述待测晶体管（M1）与第二晶体管（M2）、第五晶体管（M5）和第六晶体管（M6）首尾相连形成的闭合电流反馈回路。

6.根据权利要求5所述的传感器，其特征在于，所述待测晶体管（M1）和所述第五晶体管（M5）之间还连接有第三晶体管（M3），所述第二晶体管和所述第六晶体管之间还连接有第四晶体管（M4）。

7.根据权利要求5所述的传感器，其特征在于，所述第九晶体管（M9）的漏极与所述待测晶体管（M1）的源极相连，所述第十晶体管（M10）源极和所述第二晶体管（M2）的栅极相连。

8.根据权利要求1所述的传感器，其特征在于，所述第一测量控制信号端输出信号控制所述第七晶体管（M7）打开，第二测量控制信号端输出信号控制所述第八晶体管（M8）、所述第九晶体管（M9）和所述第十晶体管（M10）关闭时，所述应力电路处于断路，待测晶体管（M1）通过第七晶体管（M7）处于PBTI的应力状态。

9.根据权利要求1所述的传感器，其特征在于，所述第二测量控制信号端输出信号控制所述第八晶体管（M8）、所述第九晶体管（M9）和所述第十晶体管（M10）打开，所述第一测量控制信号端输出信号控制所述第七晶体管（M7）关闭时，所述应力电路处于通路，待测晶体管（M1）处于测量状态。

10.根据权利要求1所述的传感器，其特征在于，所述传感器还包括参考电路，所述参考电路与所述应力电路并联连接于所述电源电压和接地之间，通过所述应力和测量两种状态来测量所述待测晶体管（M1）与所述参考电路中与待测晶体管对应的参考晶体管（M1r）的阈值电压差。

11.根据权利要求10所述的传感器，其特征在于，所述参考电路包括第二镜像流电路，所述第二镜像流电路为由所述参考晶体管（M1r）与第二晶体管（M2r）、第五晶体管（M5r）和第六晶体管（M6r）首尾相连形成的闭合电流反馈回路。

12.根据权利要求11所述的传感器，其特征在于，所述参考晶体管（M1r）和所述第五晶体管（M5r）之间还连接有第三晶体管（M3r），所述第二晶体管（M2r）和所述第六晶体管（M6r）之间还连接有第四晶体管（M4r）。

13.根据权利要求10所述的传感器，其特征在于，所述传感器进一步包括减法器电路，所述减法器电路与所述应力电路和所述参考电路电连接，用于测量所述待测晶体管（M1）由PBTI引起的阈值电压与所述参考电路中参考晶体管（M1r）之间的阈值电压差。

14.根据权利要求13所述的传感器，其特征在于，所述第一测量控制信号端输出信号控制所述第七晶体管（M7）打开，第二测量控制信号端输出信号控制第八晶体管（M8）、所述第九晶体管（M9）和所述第十晶体管（M10）关闭时，所述应力电路、参考电路处于断路，待测晶体管（M1）通过所述第七晶体管（M7）处于应力状态。

15.根据权利要求13所述的传感器，其特征在于，所述第二测量控制信号端输出信号控制第八晶体管（M8）、所述第九晶体管（M9）和所述第十晶体管（M10）打开，所述第一测量控制信号端输出信号控制所述第七晶体管（M7）关闭时，所述应力电路、参考电路和第二减法器电路形成通路，待测晶体管（M1）处于测量状态。