CN103650339B

CN103650339B - 电荷共享时域滤波器

Info

Publication number: CN103650339B
Application number: CN201280034217.3A
Authority: CN
Inventors: E·内斯特勒; J·维纳蒂; V·兹拉特科维奇; K·南达
Original assignee: Analog Devices Inc
Current assignee: Analog Devices Inc
Priority date: 2011-06-06
Filing date: 2012-06-06
Publication date: 2016-11-16
Anticipated expiration: 2032-06-06
Also published as: CN103650339A; US20130120058A1; KR101684748B1; EP2719075B1; WO2012170533A2; US8717094B2; EP2719075A2; US8736361B2; KR20140067998A; EP2719075B8; US20120306569A1; WO2012170533A3

Abstract

一种时域滤波的方案是使用无源电荷共享方法来实现无限脉冲响应滤波。输入信号的延迟采样被存储为第一阵列电容器的电容器上的电荷，输出信号的延迟采样被存储为第二阵列电容器的电容器上的电荷。将第一和第二阵列的电容器彼此无源耦合来确定输出，根据耦合的电容器上的总电荷来确定输出。在一些示例中，在存储第二阵列电容器上的输出之前，向总电荷应用增益。在一些示例中，在将电容器耦合来形成输出之前，向存储在阵列上的电荷应用电荷缩放电路。

Description

电荷共享时域滤波器

相关申请的交叉引用

本申请要求2011年6月6日提交的美国临时申请号61/493893（名称为“电荷共享IIR滤波器（CHARGE SHARING IIR FILTER）”）、2011年8月18日提交的PCT申请号PCT/US11/48278（名称为“电荷共享模拟计算电路和应用（CHARGE SHARING ANALOG COMPUTATIONCIRCUITRY AND APPLICATIONS）”、并在2012年2月23日公开为WO2012024507）的优先权，每个申请的内容通过援引加入本申请。

本申请相关于，但是没有要求2012年5月29日公布的美国专利8188753（名为“模拟计算（ANALOG COMPUTATION）”）、和2012年5月29日提交的美国专利申请13/482112的申请日的权益，它们的内容也通过援引加入本申请。

技术领域

本发明涉及利用电荷共享技术的时域滤波和滤波器。

背景技术

时域滤波器一般被分类为有限脉冲响应滤波器（FIR滤波器）或者无限脉冲响应滤波器（IIR滤波器）。FIR滤波器仅基于输入信号的值的有限历史计算其输出信号，而IIR滤波器基于输入信号的值和输出信号的先前值计算其输出信号（即，IIR滤波器是递归的）。

常规的数字时域滤波器接收数字化的、离散时间（例如采样）的输入信号，并产生数字化的、离散时间的输出信号，该输出信号包含采样的输入信号的经更改的版本。该滤波器一般使用诸如专用的数字信号处理芯片（DSP）的数字硬件来实现。该滤波器的各种设计及其关联的优点、缺点和应用是本领域周知的，在本申请中不进一步讨论。

离散时间、或一般而言离散采样（例如空间采样）的时域滤波已使用模拟信号实现。例如，广泛使用的是经常被称为“开关电容器”的滤波器，一般利用使用有源放大器级的电荷转移的技术，由此在放大器级的输入处的电容元件上的电荷表示的信号被转移为在放大器级的输出处的电容元件上的电荷。直接处理模拟信号的电路的优点在于，与使用数字信号处理器的数字算术单元相比，避免了将信号电平转换为数字形式的需要，减少了处理模拟形式和/或更高的时钟速率的信号电平所需的电路资源。

离散时间的模拟信号处理的另一个方案利用有源元件来组合模拟信号。例如，实现有限脉冲响应滤波器的一个方案使用用来存储信号值的电容器阵列（例如抽头延迟线），缩放（scale）阵列的输出处的电压的带有可控增益的一组模拟乘法器，和/或在组合之前用来确定滤波器的输出的积分器。

发明内容

在一个方面中，一般而言，一种时域滤波的方案是使用无源电荷共享方法来实现无限脉冲响应滤波。输入信号的延迟采样被存储为第一电容器阵列的电容器上的电荷，输出信号的延迟采样被存储为第二电容器阵列的电容器上的电荷。将第一和第二阵列的电容器彼此无源耦合来确定输出，根据耦合的电容器上的总电荷来确定输出。在一些示例中，在将输出存储第二阵列电容器上之前，向总电荷应用增益。在一些示例中，在将电容器耦合来形成输出之前，向存储在阵列上的电荷应用电荷缩放电路。

在另一个方面中，一般而言，信号处理设备具有第一离散时间模拟信号滤波器部。该第一部包含：输入，用于接受时间序列的输入信号值；输出，用于提供时间序列的输出信号值；模拟信号存储部，包括多个电容器；以及多个开关元件。开关电路元件可配置为：（a）根据输入信号值的连续值，对多个电容器的第一多个子集中的电容器的连续子集充电；（b）将多个电容器的第二多个子集中的两个以上电容器的连续子集耦合，来形成时间序列的中间信号值的连续值；以及（c）根据中间信号值的连续值，对多个电容器的第三多个子集中的两个以上电容器的连续子集充电。该部还包含：用于根据时间序列的中间值形成时间序列的输出信号值的电路；以及控制逻辑，用于以时钟信号的连续相位来控制开关电路元件的配置来形成时间序列的输出信号值，作为期望的无限脉冲响应滤波器至时间序列的输入信号值的应用。

各方面可以包含一个或多个下面的特征。

信号存储部包括第一存储部和第二存储部，其中，（a）第一多个子集中的电容器的子集由第一存储部的电容器形成；（b）第二多个子集中的每个子集由第一存储部和第二存储部两者中的电容器形成；以及（c）第三多个子集中的子集由第二存储部的电容器形成。

设备还包含有源电路，用于根据连续中间信号值对电容器的第三多个子集中的连续子集充电。

开关电路元件可配置为使存储部中电容器上的至少一些电荷根据可配置的因子缩放。

设备还包含耦合至第一滤波器部的至少第二离散时间模拟信号滤波器部，使得第一部的时间序列的输出值形成用于第二部的时间序列的输入值。

第一滤波器部和第二滤波器部的每个可配置为实现无限脉冲响应滤波器。

该设备还包含耦合至第一滤波器部的至少第二离散时间模拟信号滤波器部，使得第二部的时间序列的输出值形成用于第一部的时间序列的输入值。

第二滤波器部包含FIR抽取滤波器。

第一滤波器部实现具有限于采样的延迟的延迟期（delay term）的无限脉冲响应滤波器，第一存储部包含电容器的阵列，第二存储部包含电容器的阵列。

该设备还包含用于时钟信号的输入，其中，控制逻辑包括用于配置数据的数字存储、用于组合时钟信号和配置数据以控制开关电路元件的逻辑电路。

各方面可以包含一个或多个下面的优点。

基于电荷共享技术的无源缩放电路可以被用于实现时域和频域数字滤波器设计。该实施方式可以提供在信号处理应用（诸如助听器、或模数转换器（ADC）的前端）中占用面积（footprint）小的低功率和滤波。

作为示例应用，使用该电荷共享的滤波器可以被用作：抗混叠滤波器，以防止获取信号中的混叠；陷波滤波器，可以去除不希望的信号分量，诸如线路频率哼声（hum）（例如60Hz的哼声）。在其他示例中，使用电荷共享技术的高通滤波器可以被用于在信号被数字化之前，消除信号中的基线漂移（即DC偏移）。

在一些示例中，上述方案可以被用于在诸如集成电路的自包含设备上实现可配置的数字滤波器设计。使用该集成电路可以允许系统设计者通过避免需要使用数字信号处理硬件来节约成本和限制功耗。

本发明的其他特征和优点可从下面的说明和权利要求中明了。

附图说明

图1是时域滤波器系统。

图2是固定的二阶时域IIR滤波器。

图3是可配置的二阶时域IIR滤波器。

图4是可配置的二阶时域的IIR滤波器的细节图。

图5示出可配置的二阶时域IIR滤波器的存储器加载相位。

图6示出可配置的二阶时域的IIR滤波器的第一电荷转移相位。

图7示出可配置的二阶时域的IIR滤波器的第二电荷转移相位。

图8示出可配置的二阶时域的IIR滤波器的输出相位。

图9a-9d示出用于应用可配置的二阶时域IIR滤波器的单一的滤波器系数的第一模式。

图10a-10d示出用于应用可配置的二阶时域IIR滤波器的单一的滤波器系数的第二模式。

具体实施方式

1系统总览

参考图1，示例性滤波器系统100接收模拟输入信号102和时钟信号101作为输入，并向输入信号应用离散时间滤波以提供输出信号104。滤波器系统100实现电荷共享离散时间模拟滤波器，其根据从外部滤波器配置模块106提供的滤波器配置指令/数据107来处理输入信号102。在该示例中，输出信号104被传递给下游组件，在本例中为模数转换器118。应该理解的是滤波器系统100仅仅是提供的此类滤波器的配置的一个示例，以示出使用的技术，应该理解的是其他示例具有不同于这些和/或其他模块的布置。

示例性滤波器系统100假定接收带限的连续时间信号，其例如在由滤波器系统接收之前已被常规的连续时间模拟滤波器滤波。在该示例中，系统的第一级是电荷共享离散时间抽取滤波器110，其以第一采样率对输入信号102采样，并提供以第二低采样率（例如以8x抽取率）采样的离散时间模拟值。抽取滤波器110之后为与第二电荷共享离散时间二阶IIR滤波器114级联的（cascaded）第一电荷共享离散时间二阶IIR滤波器112，每个滤波器都以抽取滤波器的输出的速率对信号滤波。第二IIR滤波器的输出然后传递给电荷共享离散时间插值滤波器116，其以第三采样率（例如以与输入被采样相同的采样率）输出信号的离散时间插值。

如上所述，抽取滤波器110利用整数因子（例如因子8）来减小输入信号102的采样率。抽取滤波器110首先在时钟101的每个周期，通过对不同组的采样电容器（未示出）充电，以由时钟101指示的采样率对输入信号102采样。抽取滤波器110然后产生抽取信号111，其具有的抽取采样率与时钟频率相差整数值。为了避免混叠，抽取滤波器110还对抗混叠信号108应用低通滤波，以去除任何大于抽取采样率的1/2的频率。

在一些示例中，电荷共享离散时间抽取滤波器110实现为美国专利8188753（名称为“模拟计算（Analog Computation）”）中说明的电荷共享离散时间FIR滤波器，该专利被通过援引加入本申请。在该先前的专利中说明的一个方案是使用N²个电容器实现的N抽头FIR滤波器，其值被选择（例如制造为固定的）以匹配期望滤波器的系数。例如，在抽取滤波器的情况下，对于本示例而言，可以使用N=128抽头低通窗口滤波器。要注意的是，在之前的专利说明的技术中，每个输入采样被用于充电N²个电容器的N个，每个输出由共享不同的N个电容器的电荷确定。在这种情况下，用因子K（例如K=8）抽取，尽管每个输出通过在N个电容器上共享电荷来确定，但是因为K个输出中只需要一个，因此每个输入仅需要充电N/K个电容器，在经由共享组合之前仅需要N²/K个总电容器来存储输入值。

一般而言，滤波器系统的各种示例包含无限脉冲响应模块。这些模块可以具有固定的特征，或者可以在操作之前可配置。在图1所示的示例性滤波器系统100中，抽取信号111被传递给第一电荷共享离散时间模拟IIR滤波器112（还被称为“第一双二阶滤波器”112）。如本领域周知的，二阶IIR滤波器可以在Z-变换域中通过如下等式表示：

h (z) = \frac{b_{0} + b_{1} z^{- 1} + b_{2} z^{- 2}}{1 + a_{0} z^{- 1} + a_{1} z^{- 2}}

其中，滤波器输出y[n]通过如下等式在离散时域中表示为：

y[n]=b₀x[n]+b₁x[n-1]+b₂x[n-2]-a₁y[n-1]-a₂y[n-2]

在系统100的滤波操作之前，系数b₀,b₁,b₂,a₁和a₂的期望的值由滤波器配置模块106处理，以确定被传递给系统100的配置指令/数据107。在滤波操作期间，通过使用电荷共享离散时间模拟滤波技术对抽取信号111滤波（下文详细说明该技术），第一IIR滤波器112产生第一滤波的信号113。

第一滤波的信号113被传递给第二电荷共享离散时间模拟滤波器，在该示例中也为产生第二滤波的信号115的IIR滤波器114（被称为“第二IIR滤波器”114）。第二IIR滤波器114与第一IIR滤波器112具有基本相同的构造。第二二阶IIR滤波器114的系数（即b₀,b₁,b₂,a₁和a₂）被滤波器配置模块106与第一IIR滤波器112的系数分开地分配。通过如图1所示级联2个二阶IIR滤波器112、114，可以实现四级IIR滤波器。如上所述，在其他示例中，更多滤波器被级联和/或另外互相连接，以实现其他类型的滤波器。

第二滤波的信号115被传递给电荷共享离散时间插值滤波器116，其通过对第二滤波的信号115插值，通过上采样（例如以因子8）来产生输出信号104。在美国专利8188753（名称为“模拟计算（Analog Computation）”）中说明了就抽取滤波器而言，插值滤波器116可以实现为电荷共享离散时间FIR滤波器。在该专利中说明的一个方案是使用N²个电容器实现的N抽头FIR滤波器，其值被选择（例如制造时为固定）以匹配期望滤波器的系数。在一些示例中，在滤波之前，第二IIR滤波器的每个输出被复制K次；但在其他示例中，在IIR滤波器的下个输出之前，IIR滤波器的每个输出被填充以K-1个零值。在该插值滤波器的一个示例中，使用有窗口的（windowed）理想FIR滤波器。在另一个示例中，可以用N=2K点FIR滤波器，实现以IIR滤波器的速率的K倍的采样的线性插值。IIR滤波器的每个输出采样然后对N个电容器充电，每个插值的输出采样由2个电容器的电荷共享形成，因而由2个电容器利用2K的阵列。还可以使用不一定利用电荷共享的、其他形式的插值滤波。在一些示例中，插值滤波器116可适应来匹配输出信号的特性。

在一些示例中，上述示例性滤波器系统100被实现为分离的包，可以作为模块包含在更大的系统中。例如，滤波器系统可以实现为封装为双列直插式封装（DIP）的集成电路。

2无限脉冲响应（IIR）滤波器

上面已经说明了示例性滤波器系统100，现在说明形成无限脉冲响应滤波器的一般方法，其中，系统100的IIR滤波器112和114是示例。

2.1固定的IIR滤波器架构

参考图2，固定的IIR滤波器212（此处示出为二阶IIR滤波器（N=2）构造，如图1所示，应该理解这是可能的分子和分母多项式程度的示例）接收输入信号x[n]211，并根据预定的固定的如下传递函数对输入信号x[n]211滤波

h (z) = \frac{b_{0} + b_{1} z^{- 1} + b_{2} z^{- 2}}{1 + a_{0} z^{- 1} + a_{1} z^{- 2}}

以产生滤波的输出信号y[n]213。IIR滤波器212实质上是无源电路，因为其在信号路径中包含很少的（即一个）有源增益元件。IIR滤波器212包含无源分子处理器1022、放大器1038和无源分母处理器1024，如下所述。

输入信号x[n]211首先传递给分子处理器1022。分子处理器1022包含第一模拟存储器1030，对于分子程度N具有(N+1)²个电容器。在该固定的滤波器构造中，根据系数b₀至b_N选择电容器。例如，电容器被索引为从(0,0)至(N,N)，输入时间n对电容器充电(k,(n-k)mod(N+1))，其中k=0,...,N，由图2中穿过模拟存储器的对角线1074示出。

在确定时间n的分子处理器1022的输出时，分子处理器的N+1个电容器（具有指数值(k,nmod(N+1))，其中k=0,...,N（形成列））通过共享节点1034耦合，随着耦合的电容器上的电压达到平衡，这允许电荷在其端口之间的双向流动。在该固定的构造中，选择电容器，使得具有指数(k,*)的电容器的尺寸具有的值与b_k成比例。由于第一模拟存储器1030中的电容器1076的不同电容，不同量的电荷一般存储在包含在对角线1074中的每个电容器1076上。因此，存储在每个电容器1076上的电荷可以被视为输入信号x[n]的加权输入采样。包含在第一模拟存储器1030的电容器1076的列中的电容器1076的电荷表示输入信号的加权时间序列（即b₀x[n]、b₁x[n-1]和b₂x[n-2]）。电容器1076的列上的电荷耦合至共享节点1034，其基本用作呈现与b₀x[n]+b₁x[n-1]+b₂x[n-2]成比例的共享的总电荷。

分子输出信号1036以及分母输出信号1039被传递给输出共享节点1037，其如下文进一步说明的那样，基本呈现与-a₁y[n-1]-a₂y[n-2]成比例的电荷。输出共享节点1037基本通过进一步共享电荷，将分子输出信号1036和分母输出信号1039组合，并将结果传递给放大器1038。要注意的是，提供至放大器的电压与期望的成比例

y[n]=b₀x[n]+b₁x[n-1]+b₂x[n-2]-a₁y[n-1]-a₂y[n-2]。

放大器通过预定的增益系数缩放电压，导致滤波的输出信号y[n]213。

要注意的是，上述的共享节点在IIR滤波器212的电路布局中不一定是明确的，而可以由总线构造（即用于差分信号实现的2个导线/迹线）等同更换。

滤波的输出信号y[n]213还被馈送回，作为到分母处理器1024的输入。分母处理器1024实现如上所示的滤波等式的分母部分（即-a₁y[n-1]-a₂y[n-2]），导致分母输出1039。分母处理器1024包含第二模拟存储器1040（尺寸为N乘N）和共享节点1048。

第二模拟存储器1040接收滤波的输出信号y[n]213作为输入，并存储滤波的输出信号y[n]213的采样的时间序列。具体而言，滤波的输出信号y[n]213存储在第二模拟存储器1040中的电容器1082的对角线1080中。例如，电容器被索引为从(0,0)至(N-1,N-1)，输出y[n]对电容器充电(k,(n+1-k)modN)，其中k=0,...,N-1，该电容器由图2中穿过模拟存储器的对角线示出。

在该固定的构造中，选择电容器，使得具有指数(k,*)的电容器的尺寸具有的值与a_k+1成比例。由于第二模拟存储器1040中的电容器1082的不同电容，不同量的电荷可以存储在包含在对角线1080中的每个电容器1082上。因此，存储在每个电容器1082上的电荷可以被视为滤波的输出信号y[n]213的加权输入采样。包含在第二模拟存储器1040的电容器1082列中的电容器1082的电荷表示滤波输出信号的加权时间序列（即a₁y[n-1]和a₂y[n-2]）。电容器1082的列上的电荷被传递给共享节点1048，其在共享节点1048被组合以产生分母输出信号1039，分母输出信号1039基本表示与-a₁y[n-1]-a₂y[n-2]成比例的电荷。

如上所述，分母输出1039以及分子输出1036被传递给输出共享节点1037。通过适当选择放大器1038的增益和将滤波器系数与电容器尺寸相关的比例常数，共享节点1037的输出是与期望的输出成比例的电压

y[n]=b₀x[n]+b₁x[n-1]+b₂x[n-2]-a₁y[n-1]-a₂y[n-2]。

要注意的是，可以基本通过将电容器的位置序列排列为矩形阵列（例如，对于该阵列，输入对一个行的电容器充电，输出由一个列中的电容器确定），修改电容器的布置。然而，通过电容器值的布置，可以获得相同的功能性。

有替代的方案来提供放大器1038的电压增益。一个方案是使用电荷转移方案来放大总电荷共享输出，其中，在这些共享的电容器上的总电荷被转移至具有的电容比共享电容器的净电容小的电容器，因而提供电压增益。

3可配置的IIR架构

一个提供可配置的IIR滤波器架构的方案就是利用图2所示的模拟存储器中的可配置的电容器的存储器阵列，该方案将不会进一步说明。例如，每个电容器可以包含一组（例如8个）作为因子2进行缩放的电容器，因而提供一组离散的可能的系数值（例如256个不同系数值）。在一些实施方式中，可配置性的程度可能不足、或者要求制造的电容器尺寸的范围可能导致不良特性（例如电路尺寸、噪声等）。

下面详细说明的用于IIR滤波器的可配置的方案利用具有固定并均一的电容器（例如所有(N+1)²和N²个电容器具有相同的值）的模拟存储器。一般，在共享来自分子和分母模拟存储器的电荷之前，使用PCT申请号PCT/US11/48278（名称为“电荷共享模拟计算电路和应用（CHARGE SHARING ANALOG COMPUTATION CIRCUITRY AND APPLICATIONS）”）示出的多个相位电荷缩放电路方案来形成经修改的电荷，因而提供对存储在模拟存储器中的电荷的可配置的缩放，以实现期望的IIR滤波器传送功能。

参考图3，示出为N=2程度的可配置的IIR滤波器作为二阶IIR滤波器212接收输入信号x[n]211和配置指令207作为输入。如下所述，IIR滤波器212由配置指令/数据206配置，以实现指定的传送功能。在配置了IIR滤波器212之后，IIR滤波器212产生经滤波的输出信号y[n]213。IIR滤波器212包含数字控制模块220、分子处理器222、放大器238和分母处理器224。

数字控制模块220接收配置指令/数据207，并使用其来产生用于分子处理器222的分子配置指令/数据226、用于分母处理器224的分母配置指令/数据228、以及用于放大器238的放大器配置指令229。

分子处理器222包含(N+1)²个均等的电容器的第一模拟存储器230，(N+1)个电荷缩放电路232、233、235，和电荷共享节点234。电荷缩放电路（charge scaling circuit）是可配置的无源缩放电路，其使用电荷共享相位的不同序列来提供混合行为，使用将电路中的连续组电容器耦合的开关来实现。

在滤波操作期间，第一模拟存储器230接收输入信号211，并存储输入信号的采样的时间序列x[n]211。如下面更具体说明的，模拟存储器230包含其中存储了输入信号211的时间序列的多个电容器。在图3的IIR滤波器212中，由分子处理器222的第一模拟存储器230存储的时间序列，以类似于用于图2所示的固定滤波器的方式，用时间n的输入对具有指数(k,(n-k)mod(N+1))（其中k=0,...,N）的电容器充电。要注意的是，充电后的这些电容器上的电荷与输入电压成比例，但是在此点独立于滤波器系数。在通过共享节点234耦合电荷之前，由具有指数(k,nmod(N+1))（其中k=0,...,N）的电容器上的电荷，根据期望的滤波器系数b₀至b_N来确定缩放的电荷。

作为示例，第一电荷缩放电路235配置为由系数b₀缩放其输入电荷。如下文详细说明，该缩放操作是使用电荷共享相位的一个序列执行的，导致与存储器电容器上原始的电荷乘以系数b₀成比例的电荷存在于一个或多个电容器上，该电容器然后耦合至共享节点234。电荷缩放电路的缩放的输出被提供给共享节点234，共享节点234有效组合缩放的电荷，导致有效用作与b₀x[n]+b₁x[n-1]+b₂x[n-2]成比例的电荷输出的分子输出236。

分子输出236被传递给输出共享节点237，其在输出共享节点237与分母输出239组合。输出共享节点237的结果被传递给放大器238，其在放大器238根据放大器配置指令229缩放，产生滤波的输出信号y[n]213。

如上述的固定IIR滤波器，滤波的输出信号y[n]213从IIR滤波器212向外传递，还作为输入馈送回分母处理器224。分母处理器224使用该输入来实现如上所述的IIR滤波等式的分母部分（即-a₁y[n-1]-a₂y[n-2]），导致分母输出239。分母处理器224包含第二模拟存储器240，N个电荷缩放电路244、246和共享节点248。

第二模拟存储器240具有N²个固定电容器，接收滤波的输出信号y[n]213作为输入，并存储滤波的输出信号y[n]213的采样的时间序列。在图3的IIR滤波器212中，由分母处理器224的第二模拟存储器240存储的时间序列包含滤波的输出信号213的当前值y[n]、以及滤波的输出信号213的2个先前值y[n-1]和y[n-2]。y[n-1]和y[n-2]的每个以及分母配置指令228被传递给对应的电荷缩放电路244、246中的一个。基于分母配置指令228配置每个电荷缩放电路244、246，使得其接收的采样通过具体滤波器系数缩放。在该示例中，第四电荷缩放电路244配置为由系数a₁缩放其输入采样，第五电荷缩放电路246配置为由系数a₂缩放其输入采样。如上述的情况那样，该缩放操作是使用电荷共享相位的序列执行的。电荷缩放电路244、246缩放的输出被提供给共享节点248，共享节点248将2个输出组合，导致分母输出239。分母输出239等于IIR滤波等式的分母-a₁y[n-1]-a₂y[n-2]。

如上所述，分母输出239以及分子输出236被传递给输出共享节点237。输出共享节点237的结果通过放大器238缩放。由于电荷共享本身仅可以实现有限组的滤波器系数，放大器238被用于提供电荷缓冲或者增益。例如，由于电荷共享的本质，b₀≥1的系数不使用放大器238是不可能的。结果的输出信号是y[n]=b₀x[n]+b₁x[n-1]+b₂x[n-2]-a₁y[n-1]-a₂y[n-2]。

4详细的IIR滤波器架构

参考图4，示出图3的IIR滤波器212的详细的架构。为了简洁起见，数字控制器220和其关联的控制信号从图4中省略。虚线被用于示出图4的架构的哪些部分对应图3所示的具体模块。具体而言，示出分子处理器222由一组连接的框包围，包含包围第一模拟存储器230的框、包围第一电荷缩放电路235的框、包围第二电荷缩放电路233的框、以及包围第三电荷缩放电路232的框。示出放大器238由分开的虚线的框包围。示出分母处理器224由又一组连接的框包围，包含包围第二模拟存储器240的框、包围第四电荷缩放电路244的框、以及包围第五电荷缩放电路246的框。

模拟存储器230、240中的每个包含多个固定的电容器350，其可以使用多个开关352放置成各种配置。在一些示例中，模拟存储器230、240是固定电容器350的方阵（即包含(N+1)²个电容器）。每个电荷缩放电路235、233、232、244、246包含多个（例如2个）可配置的电容器351，其被耦合至模拟存储器的电容器350并可以使用多个开关352放置成各种配置。可配置的电容器351可配置为表示多个不同的电容值。例如，可配置的电容器351可以实际上包含6个电容器，具有按2的幂区分的电容值，每个能够与其他切换至或切换出并联组合。在该示例中，6位配置字可以被用于指定可配置的电容器的电容值。

在一些示例中，放大器238是差分放大器，输出其2个输入之间的差异的正版本、和其2个输入之间的差异的负版本。

一般而言，IIR滤波器212以4个分开的相位计算滤波的输出信号y[n]213：模拟存储器加载相位、第一电荷缩放相位、第二电荷缩放相位和读出相位。在一些示例中，IIR滤波器212包含配置存储器（未示出），配置存储器存储来自滤波器配置模块106的配置指令/数据107（例如存储在闪存或者易失性数字存储器中）。配置指令/数据107被用于配置IIR滤波器212的开关，使其经由4个相位循环。此外，配置指令/数据107可以包含配置字，用于配置电荷缩放电路的电容器。例如，随着电荷缩放电路经由多个电荷缩放相位循环，配置字可以从闪存存储器读出并被用于配置电容器的电容。

在一些示例中，逻辑电路（未示出）包含在IIR滤波器212中，为了根据在配置存储器中存储的配置指令/数据来配置开关和电容器。

以下简要说明每个相位，进而呈现详细的示例。

4.1加载模拟存储器相位

参考图5，示出了加载模拟存储器230、240的一个示例。在该示例中，第一模拟存储器230是(N+1)²个电容器的阵列，第二模拟存储器240是N²个电容器的阵列。

为了加载第一模拟存储器230，第一模拟存储器230的电容器454的对角线（即穿过C₁₃、C₂₂和C₃₁的线）通过闭合开关被充电，使得电容器的端子电连接至X+和X-信号线。这导致对电容器的端子应用输入电压，进而在电容器上放置电荷。由于C₁₃、C₂₂和C₃₁都具有相同的电容，因此相同的电荷被加载至C₁₃、C₂₂和C₃₁。在下个加载相位，电容器454的对角线要被加载位移，使不同组的电容器被充电。当电容器454的对角线到达第一模拟存储器230的终端时，线绕回至第一模拟存储器230的始端。通过这样，输入信号的时间序列X被存储在第一模拟存储器230中。

为了加载第二模拟存储器240，第二模拟存储器240的电容器456的第二对角线（即穿过C₄₁和C₄₂的线）通过闭合开关被充电，使得电容器的端子电连接至Y+和Y-信号线。这导致对电容器的端子应用输出电压，进而在电容器上放置电荷。由于C₄₁和C₄₂每个都具有相同的电容，因此相同的电荷被加载至C₄₁和C₄₂。在下个加载相位，电容器456的对角线要被加载位移，使不同组的电容器被充电。当电容器456的对角线到达第二模拟存储器240的终端时，线绕回至第二模拟存储器240的始端。通过这样，输出信号的时间序列Y被存储在第二模拟存储器240中。要注意的是，由于充电从电荷共享相位的电容器读出电荷的破坏性本质，多个电容器以相同的采样值被充电。

要注意的是，在该示例中，X和Y信号被差分地表示，因此，取决于那些开关被闭合，根据对应的系数的b_k和a_k的符号，正或者负电荷可以位于模拟存储器230、240的电容器上。例如，如果b_k<0，那么第k行中的电容器被反向输入充电。

4.2第一电荷共享相位

要注意的是，在电荷共享相位之前，使用开关（未示出）对电荷共享电路的电容器放电。

参考图6，在加载了模拟存储器230、240后，分子和分母处理器222、224的开关重新配置为在模拟存储器230、240的每个的一列558、560的电容器（每列表示输入或输出信号的时间序列）与每个电荷缩放电路235、233、232、244、246的第一电容器C₁₄、C₂₄、C₃₄、C₄₄、C₅₄之间共享电荷。

例如，在分子处理器222中，第一模拟存储器230的C₁₂与第一电荷缩放电路235的C₁₄并行放置，第一模拟存储器230的C₂₂与第二电荷缩放电路233的C₂₄并行放置，第一模拟存储器230的C₃₂与第三电荷缩放电路232的C₃₄并行放置。

在分母处理器224中，第二模拟存储器240的C₄₂与第四电荷缩放电路244的C₄₄并行放置，第二模拟存储器240的C₅₂与第五电荷缩放电路246的C₅₄并行放置。

如图所示并行放置电容器使模拟存储器的电容器上的电荷在模拟存储器的电容器与电荷缩放电路的电容器之间是分布式的（即共享的）。如下文进一步具体说明，从模拟存储器中的电容器传送至对应的电荷缩放电路中的电容器的电荷的量依赖于电容器的相应尺寸。

4.3第二电荷共享相位

参考图7，接着第一电荷共享相位，分子和分母处理器222、224的开关被重新配置为实现第二电荷共享相位。可能有第二电荷共享相位的2个模式，每个电荷共享电路可以配置为使用不同模式。

在第一模式中，分子和分母处理器222、224的开关重新配置为在电荷缩放电路235、233、232、244、246的第一电容器（即C₁₄、C₂₄、C₃₄、C₄₄、或者C₅₄）与电荷缩放电路235、233、232、244、246的对应的第二电容器（即C₁₅、C₂₅、C₃₅、C₄₅、或者C₅₅）之间共享电荷。在图7的示例中，分子处理器222通过配置其开关使得C₁₄和C₁₅彼此互相并行放置和通过配置其开关使得C₃₄和C₃₅彼此互相并行放置，执行第二电荷共享相位的第一模式。

在第二电荷共享相位的第二模式中，分子和分母处理器222、224的开关被重新配置为模拟存储器230、240的电容器（例如C₁₂、C₂₂、C₃₂、C₄₂、或者C₅₂）、电荷缩放电路235、233、232、244、246的对应的第一电容器（即C₁₄、C₂₄、C₃₄、C₄₄、或者C₅₄）与电荷缩放电路235、233、232、244、246的对应的第二电容器（即C₁₅、C₂₅、C₃₅、C₄₅、C₅₅）之间共享电荷。

在图7的示例中，分子处理器222使用电荷共享的第二模式将第一模拟存储器230的C₂₂与第二电荷缩放电路233的C₂₄和C₂₅并行放置。分母处理器224使用电荷共享的第二模式将第二模拟存储器240的C₄₂与第四电荷缩放电路244的C₄₄和C₄₅并行放置，并将第二模拟存储器240的C₅₂与第五电荷缩放电路246的C₅₄和C₅₅并行放置。

如上述情况那样，如图所示地并行放置电容器使电容器上的电荷在彼此之间分布。如下文进一步具体说明的，从一个电容器传送至另一个的电荷的量依赖于电容器的相应尺寸。

4.4读出相位

要注意的是，在电荷共享相位期间，开关s₁和s₂对放大器238的电容器放电。

参考图8，接着第二电荷共享相位，分子和分母处理器222、224的开关被重新配置为从每个电荷缩放电路235、233、232、244、246读出缩放的电荷。

对于每个电荷缩放电路235、233、232、244、246，开关配置为实现2个读出模式中的一个。基于用于电荷缩放元件的第二电荷共享相位的模式来确定读出模式。例如，如果特定电荷缩放元件之前执行第二电荷共享相位的第一模式，那么电荷缩放元件的第一电容器（即C₁₄、C₂₄、C₃₄、C₄₄、C₅₄）和电荷缩放元件的第二电容器（即C₁₅、C₂₅、C₃₅、C₄₅、C₅₅）的并行组合上的电荷被读出为缩放的电荷。如果特定电荷缩放元件之前执行第二电荷共享相位的第二模式，那么模拟存储器230、240中的一个电容器（例如C₁₂、C₂₂、C₃₂、C₄₂、C₅₂）、电荷缩放元件的第一电容器（即C₁₄、C₂₄、C₃₄、C₄₄、C₅₄）和电荷缩放元件的第二电容器（即C₁₅、C₂₅、C₃₅、C₄₅、C₅₅）的并行组合上的电荷被读出为缩放的电荷。

缩放的电荷从电荷缩放电路235、233、232、244、245读出。读出电荷的总和被传递给放大器238的差分输入。

在读出相位期间，放大器238通过将其差分输入驱动至零，使耦合到其输入的分子和分母处理器的电容器上的总电荷传送至耦合到其输入和输出的电容器C_A1、C_A2。在读出相位之后，放大器238的输入开关s₃和s₄打开（即、在下个加载相位中），放大器238的差分输出是正比于y[n]的电压。要注意的是，放大器电容器C_A1、C_A2其本身是可配置的，由此控制放大器238的增益的幅度。

4.5电荷缩放电路示例

4.5.1第一电荷缩放电路

参考图9a-9d，示出使用图3的第一电荷缩放电路235来由滤波器系数b₀=0.49215缩放2.0V的输入电压的示例。要注意的是，在图3中示出的电荷共享电路每个具有2个可配置的电容器。在图9a-9d中，一个电容器可通过经由选择一组（例如达6个）电容器设定电容来配置，该电容器是基本电容器的2的幂的倍数。其他电容器类似地具有可配置的电容器，可选地附加有可配置的串联电容器（C_c）。在下文呈现的示例中，在图中示出的电容器的配置的电容为C₁₃=3.0pF、C₁₄=2.8pF、C_C=0.5pF和C₁₅=0.2pF。C_C是可以为了提供附加的缩放因子可配置地（即根据配置指令/数据207）切换至或切换出电荷缩放电路235的电容器。C_C和C₁₅的串联组合具有0.143pF的等效电容。

在模拟存储器的电容器（即C₁₃）被加载之前，所有的电容器上的电荷和电压假定为零，如下面的表格总结的那样：

参考图9a，第一模拟存储器230中的电容器在存储器加载相位中被充电。在该相位，第一模拟存储器230的第一开关862和第二开关864闭合，使2.0V的输入电压施加至C₁₃。施加2.0V至C₁₃导致在C₁₃上的6.0pC的电荷。因此，电容器上的电荷和电压的概要如下：

参考图9b，第一电荷共享相位包含将第一和第二开关862、864打开，将第三开关865和第四开关866闭合，使电荷在C₁₃和C₁₄之间共享。当第一电荷共享相位完成时，2.8966pC的电荷从C₁₃传送至C₁₄。第一电荷共享相位之后，电容器上的电荷和电压的概要如下：

参考图9c，第二电荷共享相位的第一模式包含将第三和第四开关865、866打开，将第五开关868闭合，使电荷在C₁₄与C_C和C₁₅的串联组合之间共享。当第二电荷共享相位完成时，0.141pC的电荷从C₁₄传送至C_C和C₁₅的串联组合。第二电荷共享相位之后，电容器上的电荷和电压的概要如下：

参考图9d，读出相位将第六开关870连接至读出线872。因此，C₁₄上的电荷共享至读出线872上。要注意的是，共享的电荷与输入电压（即，2.0V）乘以滤波器系数（b₀=0.4593）成比例。

4.5.2第二电荷缩放电路

参考图10a-10d，示出使用图3的第二电荷缩放电路233来由滤波器系数b₁=0.9137缩放2.0V的输入电压的示例。在下文呈现的示例中，在图中示出的电容器的配置的电容为C₂₂=3.0pF、C₂₄=0.2pF、C_C=0.5pF和C₂₅=0.1pF。如同上述情况，C_C是为了提供附加的缩放因子，可以切换至或切换出电荷缩放电路233的电容器。C_C和C₂₅的串联组合具有0.083pF的等效电容。

在模拟存储器的电容器（即C₂₂）被加载之前，所有的电容器上的电荷和电压假定为零，如下面的表格总结的那样：

参考图10a，第一模拟存储器230中的电容器在存储器加载相位中被充电。在该相位，第一模拟存储器230的第一开关962和第二开关964闭合，使2.0V的输入电压施加至C₂₂。施加2.0V至C₂₂导致在C₂₂上6.0pC的电荷。因此，电容器上的电荷和电压的概要如下：

参考图10b，第一电荷共享相位包含将第一和第二开关962、964打开，将第三开关965和第四开关966闭合，使电荷在C₂₂和C₂₄之间共享。当第一电荷共享相位完成时，0.375pC的电荷从C₂₃传送至C₂₄。第一电荷共享相位之后，电容器上的电荷和电压的概要如下：

参考图10c，第二电荷共享相位的第二模式包含保持第三和第四开关965、966闭合，并闭合第五开关968，使电荷在C₂₂、C₂₄与C_C和C₂₅的串联组合之间共享。当第二电荷共享相位完成时，0.152pC的电荷从C₂₂和C₂₄传送至C_C和C₂₅的串联组合。第二电荷共享相位之后，电容器上的电荷和电压的概要如下：

参考图10d，读出相位将第六开关974连接至读出线972，而保持第三、第四和第五开关965、966、968打开。

因此，C₂₂上的5.482pC的电荷共享至读出线972上。要注意的是，共享的电荷与输入电压（即，2.0V）乘以滤波器系数（b₀=0.9137=5.482pC/6.0pC）成比例。

5替代例

在上述示例中，说明了在模拟存储器230、240中加载并使用电容器以常规模式进行。然而，在一些示例中，为了处理电容器中的缺陷或不匹配，加载并使用电容器可以以非常规或者伪随机模式进行。

在一些示例中，增加附加的元件（例如开关）来处理寄生电容，包含开关元件的电容（例如开关晶体管），其会扰乱滤波器系数施加至信号采样。

在一些示例中，滤波器设计者可以使用计算机程序指定滤波器特征，进而，将指定的滤波器特征传递至滤波器配置模块，其将滤波器特征映射至由IIR滤波器模块可用的配置指令。

上述示例说明了二阶IIR滤波器，但也可以是其他滤波器类型。例如，一些滤波系统包含的IIR滤波器仅包含极点。在一些示例中，滤波系统可以包含更高阶的滤波器，分子和分母多项式的程度不要求相同。

在一些示例中，上述滤波器配置模块通过产生一个或多个用于每个电荷共享电路的配置字，创建配置指令/数据。例如，用于特定电荷共享电路的配置字可以是14位字，包含6位用于配置电荷共享电路的第一电容器C₁，6位用于配置电荷共享电路的第二电容器C₂，1位用于配置电荷共享电路的电荷共享模式，1位用于配置是否附加的电容器C_C被耦合至电荷共享电路中。

要注意的是，以图3所示的开关配置，可以使用电荷缩放电路的操作的其他模式，例如具有2个电荷共享相位中的开关的打开并闭合的其他组合，具有多于2个电荷共享相位，和/或具有电容器用于读出输出的不同选择。此外，应该理解的是，可以使用示出用于电荷缩放电路的特定电路布置，例如，具有多于2个可配置的电容器，其还可以排列为具有中间开关的链，或在电容器之间提供全可切换连接。

要注意的是，在说明图8所示的系统的示例的详细操作时，单个的读出相位被用于将选择的电容器中的所有电荷传送至在增益元件处的电容器。然而，即使在使用单个的时钟相位来传送电荷的情况下，可以使用多个时钟相位，在每个这些多个相位中，电容器的不同子集可以传送其电荷。在另一个替代例中，读出相位可以划分为耦合了所有电容器的第一相位，以便其共享其电荷，而不用将其耦合至放大器，因而导致所有电容器上的公共电压。在读出相位的第二相位中，不必将所有电容器耦合至放大器，通过选择电容器的子集，可以实现可选择的增益减小，以便有效增益不仅基于在放大器处的电容器的配置，而且基于用于将电荷传送至放大器电容器的电容器选择。

在一些示例中，上述放大器的增益可以由分母系数补偿。例如，所有的分母系数a可以由1/max(|a|)缩放，放大器的增益可以为max(|a|)，产生相同的滤波器特征，因而避免由大于1的因子或者非常小因子改变缩放。注意传递函数的总体缩放可以处理分子系数的最大幅度，因此，都假定为幅度小于或者等于1。

在一些示例中，由电荷共享电路实现的系数在滤波器配置系统106中数字地表示，被转换以配置电荷共享电路来实现期望的系数与电荷转移的程度之间的线性关系。例如，滤波器配置系统中的查找表接受系数表示，并提供配置电荷共享电路的输出。

配置指令/数据可以以多个不同方式提供。在一些示例中，每个电荷共享电路包含易失性数字存储寄存器和/或固定的数据寄存器（例如金属层ROM单元）、以及用于组合时钟信号与存储的值来控制开关的逻辑电路。在一些实施方式中，当系统上电时，例如来自固定的寄存器的值被传送给易失性寄存器，以实现默认的滤波器。在其他示例中，在上电时，系统从外部存储器例如通过串联连接取回数据来配置电路。在一些示例中，在外部控制下，数据值经由控制寄存器设定。

在一些示例中，滤波器配置系统106在运行在工作站上的软件中实现，被用于确定随后被用于配置上述滤波电路和系统的配置指令/数据。在一些示例中，由滤波器配置系统确定的配置指令/数据被直接传输至滤波器系统100，而在其他示例中，指令/数据（基本为上述滤波电路和系统赋予功能）被存储在之后被用于将配置指令/数据传送给滤波器系统的有形介质上。

应该理解的是，上述说明旨在例示而非限制本发明的范围，本发明的范围由所附的权利要求的范围限定。其他实施例也落入以下权利要求的范围内。

Claims

1.一种信号处理设备，包括第一离散时间模拟信号滤波器部，所述第一离散时间模拟信号滤波器部包括：

输入，用于接受时间序列的输入信号值；

输出，用于提供时间序列的输出信号值；

模拟信号存储部，包括多个电容器；

开关电路元件，可配置为：

(a)根据所述输入信号值的连续值，对所述多个电容器的第一多个子集中的电容器的连续子集充电，

(b)将所述多个电容器的第二多个子集中的两个以上电容器的连续子集耦合，来形成时间序列的中间信号值的连续值，以及

(c)根据所述中间信号值的连续值，对所述多个电容器的第三多个子集中的电容器的连续子集充电；

用于根据所述时间序列的中间信号值形成所述时间序列的输出信号值的电路；

控制逻辑，用于以时钟信号的连续相位控制所述开关电路元件的配置来形成所述时间序列的输出信号值，作为期望的无限脉冲响应滤波器至所述时间序列的输入信号值的应用。

2.如权利要求1所述的设备，其中所述信号存储部包括第一存储部和第二存储部，其中，

(a)所述第一多个子集中的电容器的子集由所述第一存储部的电容器形成；

(b)所述第二多个子集中的每个子集由所述第一存储部和第二存储部两者的电容器形成；以及

(c)所述第三多个子集中的子集由所述第二存储部的电容器形成。

3.如权利要求1所述的设备，还包括：有源电路，用于根据所述中间信号的连续值，对所述电容器的第三多个子集中的连续子集充电。

4.如权利要求1所述的设备，其中所述开关电路元件可配置为使所述存储部中的电容器上的至少一些电荷根据可配置的因子缩放。

5.如权利要求1所述的设备，还包括：耦合至所述第一离散时间模拟信号滤波器部的至少第二离散时间模拟信号滤波器部，使得所述第一离散时间模拟信号滤波器部的时间序列的输出值形成用于所述第二离散时间模拟信号滤波器部的时间序列的输入值。

6.如权利要求5所述的设备，其中，所述第一离散时间模拟信号滤波器部和所述第二离散时间模拟信号滤波器部的每个可配置为实现无限脉冲响应滤波器。

7.如权利要求1所述的设备，还包括：耦合至所述第一离散时间模拟信号滤波器部的至少第二离散时间模拟信号滤波器部，使得所述第二离散时间模拟信号滤波器部的时间序列的输出值形成用于所述第一离散时间模拟信号滤波器部的时间序列的输入值。

8.如权利要求7所述的设备，其中，所述第二离散时间模拟信号滤波器部包含FIR抽取滤波器。

9.如权利要求2所述的设备，其中，所述第一离散时间模拟信号滤波器部实现具有限于N个采样的延迟的延迟期的无限脉冲响应滤波器，所述第一存储部包含(N+1)²个电容器的阵列，并且所述第二存储部包含N²个电容器的阵列。

10.如权利要求1所述的设备，还包括：用于时钟信号的输入，并且其中，所述控制逻辑包括用于配置数据的数字存储以及用于组合所述时钟信号和配置数据以控制所述开关电路元件的逻辑电路。

11.一种用于以时钟信号的连续相位操作集成电路的第一离散时间模拟信号滤波器部的方法，该方法包括：

接受时间序列的输入信号值；

在第一相位中，根据所述输入信号值的连续值，配置开关电路元件，对模拟信号存储部的多个电容器的第一多个子集中的电容器的连续子集充电；

在第二相位中，配置所述开关电路元件，将所述多个电容器的第二多个子集中的两个以上电容器的连续子集耦合，来形成时间序列的中间信号值的连续值；

在第三相位中，根据所述中间信号值的连续值，配置所述开关电路元件，对所述多个电容器的第三多个子集中的电容器的连续子集充电；

根据所述时间序列的中间信号值，形成时间序列的输出信号值；

提供时间序列的输出信号值，

其中，配置所述开关电路元件包含：以时钟信号的连续相位控制所述开关电路元件的配置来形成所述时间序列的输出信号值，作为期望的无限脉冲响应滤波器至所述时间序列的输入信号值的应用。

12.如权利要求11所述的方法，还包括：

(a)由所述信号存储部的第一存储部的电容器形成所述第一多个子集中的电容器的子集；

(b)由所述信号存储部的第一存储部和第二存储部两者的电容器形成所述第二多个子集中的每个子集；

(c)由所述第二存储部的电容器形成所述第三多个子集中的子集。

13.如权利要求11所述的方法，还包括：使用有源电路，根据所述中间信号的连续值，对所述电容器的第三多个子集中的连续子集充电。

14.如权利要求11所述的方法，还包括：配置所述开关电路元件以使所述存储部中的电容器上的至少一些电荷根据可配置的因子缩放。

15.如权利要求11所述的方法，还包括：将至少第二离散时间模拟信号滤波器部耦合至所述第一离散时间模拟信号滤波器部，使得所述第一离散时间模拟信号滤波器部的时间序列的输出值形成用于所述第二离散时间模拟信号滤波器部的时间序列的输入值。

16.如权利要求15所述的方法，其中，所述第一离散时间模拟信号滤波器部和所述第二离散时间模拟信号滤波器部的每个可配置为实现无限脉冲响应滤波器。

17.如权利要求11所述的方法，还包括：将至少第二离散时间模拟信号滤波器部耦合至所述第一离散时间模拟信号滤波器部，使得所述第二离散时间模拟信号滤波器部的时间序列的输出值形成用于所述第一离散时间模拟信号滤波器部的时间序列的输入值。

18.如权利要求17所述的方法，其中，所述第二离散时间模拟信号滤波器部包含FIR抽取滤波器。

19.如权利要求12所述的方法，其中，所述第一离散时间模拟信号滤波器部实现具有限于N个采样的延迟的延迟期的无限脉冲响应滤波器，所述第一存储部包含(N+1)²个电容器的阵列，并且所述第二存储部包含N²个电容器的阵列。