CN103646857A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN103646857A
CN103646857A CN201310589697.6A CN201310589697A CN103646857A CN 103646857 A CN103646857 A CN 103646857A CN 201310589697 A CN201310589697 A CN 201310589697A CN 103646857 A CN103646857 A CN 103646857A
Authority
CN
China
Prior art keywords
layer
group iii
semiconductor structure
iii nitride
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310589697.6A
Other languages
English (en)
Other versions
CN103646857B (zh
Inventor
王勋
郭磊
李海强
王敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201310589697.6A priority Critical patent/CN103646857B/zh
Publication of CN103646857A publication Critical patent/CN103646857A/zh
Application granted granted Critical
Publication of CN103646857B publication Critical patent/CN103646857B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明公开了一种半导体结构的形成方法，可以包括以下步骤：提供衬底；在衬底之上形成M层III族氮化物层和N层富III族金属插入层，其中M≥N≥1，其中，富III族金属插入层位于III族氮化物层下方且紧邻III族氮化物层和/或位于相邻两层III族氮化物层之间，其中，富III族金属插入层为ANw，其中A表示III族金属元素B、Al、Ga、In中的一种或多种组合，并且0＜w＜1。该方法由于引入了富III族金属插入层，使得III族氮化物层中的下层位错向上延伸受到抑制，起到了降低穿通位错密度的作用，使外延层表面更加平整，并减少表面针孔等缺陷，改善了半导体结构的表面形貌。本发明还公开的相应的半导体结构。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造领域，具体涉及一种半导体结构及其形成方法。
背景技术
目前，利用金属有机源化学气相沉积（MOCVD）技术、氢化物气相外延技术（HVPE）外延生长的III族氮化物（如氮化铝、氮化镓等）所得外延片表面形貌不平整，由于和衬底的晶格不匹配，外延完成后在氮化物层中形成大量穿通位错，以及在氮化物表面产生针孔和凹陷等较多缺陷，影响III族氮化物的晶体质量。一般常规生长方案难以降低通过MOCVD和HVPE生长得到的氮化物薄膜的表面缺陷。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。
为此，本发明的一个目的在于提出一种半导体结构的形成方法。
本发明的另一目的在于提出一种半导体结构。
为了实现上述目的，根据本发明一个方面的实施例的半导体结构的形成方法，其特征在于，包括以下步骤：提供衬底；在所述衬底之上形成M层III族氮化物层和N层富III族金属插入层，其中M≥N≥1，其中，所述富III族金属插入层位于所述III族氮化物层下方且紧邻所述III族氮化物层和/或位于相邻两层所述III族氮化物层之间，其中，所述富III族金属插入层为ANw，其中A表示III族金属元素B、Al、Ga、In中的一种或多种组合，并且0＜w＜1。
根据本发明实施例的半导体结构的形成方法，引入了富III族金属插入层，使得III族氮化物层中的下层位错的向上延伸受到抑制，起到了降低穿通位错密度的作用，使外延层表面更加平整，并减少表面针孔等缺陷，改善了半导体结构的表面形貌。
另外，根据本发明实施例的半导体结构的形成方法还可以具有如下附加技术特征：
在本发明的一个实施例中，在所述提供衬底之后还包括步骤：在所述衬底之上形成成核层，所述成核层紧邻所述衬底。
在本发明的一个实施例中，所述成核层为AlxGa1-xN或InyGa1-yN，其中0≤x,y≤1。
在本发明的一个实施例中，所述成核层的厚度为5-100nm。
在本发明的一个实施例中，所述衬底为硅、碳化硅、蓝宝石、绝缘体上硅、氧化镁、砷化镓、镁铝尖晶石、氮化铟、铝酸锂、氧化锂镓或硼化锆中的一种或多种的组合。
在本发明的一个实施例中，所述III族氮化物层为AlmGa1-mN或InnGa1-nN，其中0≤m,n≤1。
在本发明的一个实施例中，所述M层III族氮化物层中，各层的材料完全相同、部分相同或者各自不同。
在本发明的一个实施例中，通过金属有机源化学气相沉积技术或氢化物气相外延技术形成所述III族氮化物层和所述富III族金属插入层。
在本发明的一个实施例中，所述金属有机源化学气相沉积技术或氢化物气相外延技术中，通过继续通入III族金属源同时减少氮源的通气量以形成所述富III族金属插入层。
在本发明的一个实施例中，所述金属有机源化学气相沉积技术或氢化物气相外延技术中，通过继续通入III族金属源同时暂停通入氮源，然后再暂停或减少通入III族金属源同时通入氮源，以形成所述富III族金属插入层。
根据本发明另一方面的实施例的半导体结构，包括：衬底；M层III族氮化物层，所述M层III族氮化物层位于所述衬底之上；和N层富III族金属插入层，所述富III族金属插入层位于所述III族氮化物层下方且紧邻所述III族氮化物层和/或位于相邻两层所述III族氮化物层之间，其中所述M≥N≥1，所述富III族金属插入层为ANw，其中A表示III族金属元素B、Al、Ga、In中的一种或多种组合，并且0＜w＜1。
根据本发明实施例的半导体结构，引入了富III族金属插入层，使得III族氮化物层中的下层位错向上延伸受到抑制，起到了降低穿通位错密度的作用，使外延层表面更加平整，并减少表面针孔等缺陷，该半导体结构具有表面缺陷少，表面形貌整齐的优点。
另外，根据本发明实施例的半导体结构还可以具有如下附加技术特征：
在本发明的一个实施例中，还包括：成核层，所述成核层位于所述衬底之上且紧邻所述衬底。
在本发明的一个实施例中，所述成核层为AlxGa1-xN或InyGa1-yN，其中0≤x,y≤1。
在本发明的一个实施例中，所述成核层的厚度为5-100nm。
在本发明的一个实施例中，所述衬底为硅、碳化硅、蓝宝石、绝缘体上硅、氧化镁、砷化镓、镁铝尖晶石、氮化铟、铝酸锂、氧化锂镓或硼化锆中的一种或多种的组合。
在本发明的一个实施例中，所述III族氮化物层为AlmGa1-mN或InnGa1-nN，其中0≤m,n≤1。
在本发明的一个实施例中，所述M层III族氮化物层中，各层的材料完全相同、部分相同或者各自不同。
在本发明的一个实施例中，所述III族氮化物层和所述富III族金属插入层是通过金属有机源化学气相沉积技术或氢化物气相外延技术得到的。
在本发明的一个实施例中，所述富III族金属插入层中，顶部材料的含氮量大于底部材料的含氮量。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是本发明实施例的半导体结构的形成方法的流程图；
图2是本发明实施例的半导体结构的示意图；
图3为利用现有的MOCVD技术直接在硅衬底上生长AlN薄膜得到的半导体结构的SEM图；
图4为利用本发明的方法在硅衬底上生长AlN薄膜且插入富Al插入层得到的半导体结构的SEM图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
为了降低现有的直接用MOCVD、HVPE外延氮化物产生的表面形貌不平整、表面针孔等缺陷,本发明旨在提供一种半导体结构及其形成方法。
如图1所示，根据本发明第一方面实施例的半导体结构的形成方法，可以包括以下步骤：S1.提供衬底；S2.在衬底之上形成M层III族氮化物层和N层富III族金属插入层。其中M≥N≥1。其中富III族金属插入层位于III族氮化物层下方且紧邻该III族氮化物层，和/或，富III族金属插入层位于相邻两层III族氮化物层之间。富III族金属插入层材料为ANw，其中A表示III族金属元素B、Al、Ga、In中的一种或多种组合，并且0＜w＜1。
上述实施例的半导体结构的形成方法中，在生长M层III族氮化物层的过程之前或者之中插入N层富III族金属插入层。一方面，由于富III族金属插入层的引入，其中金属原子未被完全氮化，晶格点阵并不完美，而是含有大量的点缺陷，下层位错向上延伸时受到富III族金属插入层中晶格缺陷的抑制，促使位错在富III族金属插入层中的湮灭，从而起到了减少穿通位错密度的作用，提高了晶体质量；另一方面，富III族金属插入层的引入使得该插入层表面富含III族金属元素，其表面要比常规外延时形成的氮元素表面具有更高的原子迁移活性（这是由氮化物材料的强极性引起的），从而改变了高温下的外延重结晶过程，外延时原子不会仅在部分表面缺陷多的地方聚集，而是倾向于在外延表面均匀生长，这有利于改变外延层的生长模式，即从常规的氮化物外延的岛状生长模式向平面生长模式转变，使外延层表面形貌更加平整，由岛状生长模式引起的表面针孔等缺陷减少，改善了半导体结构的表面形貌。
在本发明的一个实施例中，在步骤S1和步骤S2之间还包括步骤：在衬底之上形成成核层，该成核层紧邻衬底。因为晶格差异大，氮化物在Si或者蓝宝石上成核困难，一般需要预先形成成核层。该成核层可以为AlxGa1-xN或InyGa1-yN，其中0≤x,y≤1。成核层的厚度大约为5-100nm为宜。
在本发明的一个实施例中，衬底可以为硅、碳化硅、蓝宝石、绝缘体上硅、氧化镁、砷化镓、镁铝尖晶石、氮化铟、铝酸锂、氧化锂镓或硼化锆中的一种或多种的组合。
在本发明的一个实施例中，III族氮化物层为AlmGa1-mN或InnGa1-nN，其中0≤m,n≤1。需要说明的是，M层III族氮化物层中，各层的材料可以完全相同、部分相同或者各自不同。通过不同的氮化物材料，可将载流子限制在某一层氮化物中，实现高的迁移率特性和良好的器件特性。
在本发明的一个实施例中，通过金属有机源化学气相沉积技术（Metal-organic ChemicalVapor Deposition，MOCVD）或者氢化物气相外延技术（Hydride Vapor Phase Epitaxy，HVPE）形成III族氮化物层和富III族金属插入层。在MOCVD工艺中，需要向反应腔同时通入一定比例的气态的III族金属源（例如三甲基铝蒸汽、三甲基镓蒸汽）和气态的氮源（例如氨气），在一定温度下反应即可形成III族氮化物层和富III族金属插入层。在HVPE工艺中，需要向反应腔同时通入一定比例的气态的III族金属源（例如三氯化镓、三氯化铝）和气态的氮源（例如氨气）以及用作还原剂或载气的氢气，在一定温度下反应即可形成III族氮化物层和富III族金属插入层。其中，HVPE法生长的特点是生长速率快，可以达到每小时100μm左右的生长速率，是MOCVD法生长速率的30～50倍，能够以较低的成本快速生长厚膜。
在本发明的一个实施例中，金属有机源化学气相沉积技术或氢化物气相外延技术中，通过继续通入III族金属源同时减少氮源的通气量以形成富III族金属插入层。该实施例中形成富III族金属插入层之后无需进一步氮化。
在本发明的另一个实施例中，金属有机源化学气相沉积技术和氢化物气相外延技术中，通过继续通入III族金属源同时暂停通入氮源，在外延表面形成一层III族金属原子层，然后再暂停或减少通入III族金属源同时通入氮源，使外延表面形成的III族金属原子层不完全氮化，以形成富III族金属插入层。该实施例中的富III族金属插入层可以视为首先仅通入金属源形成金属层然后再进行氮化得到的。由于当表面仅有金属层时就不易形成晶体，之后也很难形成III族氮化物晶体，所以需要通过后期氮化来促使金属层晶化。通常该氮化过程是不完全的，以使得表面金属原子层晶化的同时，表面保持富含金属原子，以此保障表面原子的迁移活性，促进后续的氮化物以高质量生长。因为该氮化过程进行得不彻底，意味着该实施例中的富III族金属插入层的顶部材料的含氮量可能会大于底部材料的含氮量。
如图2所示，根据本发明第二方面实施例的半导体结构，可以包括：衬底100、M层III族氮化物层200和N层富III族金属插入层300，其中M≥N≥1。M层III族氮化物层200位于衬底100之上。富III族金属插入层300位于III族氮化物层200下方且紧邻III族氮化物层200，和/或，富III族金属插入层300位于相邻两层III族氮化物层200之间。富III族金属插入层300可以为ANw，其中A表示III族金属元素B、Al、Ga、In中的一种或多种组合，并且0＜w＜1。
上述实施例的半导体结构中，M层III族氮化物层下方或者中间插入有N层富III族金属插入层。由于富III族金属插入层的引入，其中金属原子未被完全氮化，晶格点阵并不完美，而是含有大量的点缺陷，下层位错向上延伸时受到富III族金属插入层中晶格缺陷的抑制，促使位错在富III族金属插入层中的湮灭，从而起到了减少穿通位错密度的作用，提高了晶体质量；另一方面，富III族金属插入层的引入使得该插入层表面富含III族金属元素，其表面要比常规外延时形成的氮元素表面具有更高的原子迁移活性，从而改变了高温下的外延重结晶过程，外延时原子不会仅在部分表面缺陷多的地方聚集，而是倾向于在外延表面均匀生长，这有利于改变外延层的生长模式，即从常规的氮化物外延的岛状生长模式向平面生长模式转变，使外延层表面形貌更加平整，由岛状生长模式引起的表面针孔等缺陷减少，改善了半导体结构的表面形貌。
在本发明的一个实施例中，还包括：成核层。该成核层位于衬底100之上且紧邻衬底100。该成核层可以为AlxGa1-xN或InyGa1-yN，其中0≤x,y≤1。该成核层的厚度为5-100nm为宜。
在本发明的一个实施例中，衬底100可以为硅、碳化硅、蓝宝石、绝缘体上硅、氧化镁、砷化镓、镁铝尖晶石、氮化铟、铝酸锂、氧化锂镓或硼化锆中的一种或多种的组合。
在本发明的一个实施例中，III族氮化物层200可以为AlmGa1-mN或InnGa1-nN，其中0≤m,n≤1。需要说明的是，M层III族氮化物层200中，各层的材料完全相同、部分相同或者各自不同。
在本发明的一个实施例中，III族氮化物层200和富III族金属插入层300是通过金属有机源化学气相沉积技术或氢化物气相外延技术得到的。
在本发明的一个实施例中，富III族金属插入层300中，顶部材料的含氮量大于底部材料的含氮量。
为了使本领域技术人员更好地理解本发明的有益效果，申请人做了对照实验。实验以三甲基镓（TMGa）、三甲基铝（TMAl）、氨气（NH3）作为沉积材料，以氢气（H2）、氮气（N2）作为载气，目的为通过MOCVD形成AlN或GaN材料的外延片。
实施例1
采用现有的MOCVD技术。使用Vecoo D-180设备，直接在Si衬底上，在生长温度为1150℃，反应腔压为100torr，载气流量为25.5L/min，采用氨气作为氮源，TMAl作为有机金属源，氮源流量为1.2L/min金属源流量为18　mol/min的条件下反应60分钟，大约得到120nm厚的AlN外延层。
由实施例1的技术方案得到样品1。
实施例2
采用本发明的技术方案。同样利用MOCVD技术，具体步骤如下：
A.提供Si衬底。
B.在1150℃，反应腔压为100torr，载气流量为25.5L/min的条件下，采用氨气作为氮源，TMAl作为有机金属源，氮源流量为1.2L/min金属源流量为18　mol/min反应30分钟，大约得到60nm厚的AlN外延层。
C.保持1150℃生长温度和金属源流量不变，停止通入氨气25s，在外延表面形成一层金属Al原子层，然后恢复通入氨气，停止通入金属源25s，使外延表面的金属Al原子层不完全氮化，形成富含Al元素的富III族金属插入层。
D.保持1150℃生长温度，反应腔压为100torr，载气流量为25.5L/min的条件下，采用氨气作为氮源，TMAl作为有机金属源，氮源流量为1.2L/min，金属源流量为18　mol/min，反应30分钟，大约得到60nm厚的AlN外延层。
由实施例2的技术方案得到样品2。
样品1和样品2的SEM图参见图3和图4。如图所示，样品1中没有富III族金属插入层，而样品2中形成了富III族金属插入层（见箭头处），其表面缺陷减少，表面平整度明显改善。本发明改善了MOCVD外延得到III族氮化物生长后表面形貌，降低乃至于消除氮化物的表面缺陷的目的。
此外，为了使本领域技术人员更好地理解本发明，申请人进一步列举两个实施例做进一步介绍。
实施例3：
A.提供Si衬底。
B.成核层在衬底上形成后，在1150℃，反应腔压为100torr，载气流量为25.5L/min的条件下，采用氨气作为氮源，TMAl作为有机金属源，氮源流量为1.2L/min金属源流量为18mol/min反应30分钟，大约得到60nm厚的AlN外延层。
C.保持1150℃生长温度和金属源流量不变，停止通入氨气25s，在外延表面形成金属Al原子层，然后恢复通入氨气，停止通入金属源25s，使外延表面的金属Al原子层不完全氮化，形成富Al插入层。
D.保持1150℃生长温度，反应腔压为100torr，载气流量为25.5L/min的条件下，采用氨气作为氮源，TMAl作为有机金属源，氮源流量为1.2L/min，金属源流量为18mol/min，反应30分钟，大约得到60nm厚的AlN外延层。
E.保持1150℃生长温度和金属源流量不变，停止通入氨气10s，在外延表面再次形成金属Al原子层，然后恢复通入氨气，停止通入金属源10s，使外延表面的金属Al原子层不完全氮化，再次形成富Al插入层。
F.保持1150℃生长温度，反应腔压为100torr，载气流量为25.5L/min的条件下，采用氨气作为氮源，TMAl作为有机金属源，氮源流量为1.2L/min，金属源流量为18mol/min，反应30分钟，大约得到60nm厚的AlN外延层。
该实施例中，外延的三层III族氮化物层材料相同，均为AlN外延层。
实施例4：
A.提供Si衬底。
B.成核层在衬底上形成后，在1150℃，反应腔压为100torr，载气流量为25.5L/min的条件下，采用氨气作为氮源，TMAl作为有机金属源，氮源流量为1.2L/min金属源流量为18mol/min反应30分钟，大约得到60nm厚的AlN外延层。
C.保持1150℃生长温度和金属源流量不变，停止通入氨气25s，在外延表面形成金属Al原子层，然后恢复通入氨气，停止通入金属源25s，使外延表面的金属Al原子层不完全氮化，形成富Al插入层。
D.保持1150℃生长温度，反应腔压为100torr，载气流量为25.5L/min的条件下，采用氨气作为氮源，TMGa作为有机金属源，氮源流量为5.5L/min，金属源流量为54mol/min，反应30分钟，大约得到600nm厚的GaN外延层。
E.保持1150℃生长温度和通入18mol/min的Al源，停止通入氨气10s，在外延表面再次形成金属Al原子层，然后恢复通入氨气，停止通入金属源10s，使外延表面的金属Al原子层不完全氮化，再次形成富Al插入层
F.保持1150℃生长温度，反应腔压为100torr，载气流量为25.5L/min的条件下，采用氨气作为氮源，TMGa作为有机金属源，氮源流量为5.5L/min，金属源流量为54mol/min，反应30分钟，大约得到600nm厚的GaN外延层。
该实施例中，外延的三层III族氮化物层材料不完全相同，最先形成的是一层AlN外延层，后面形成的是两层GaN外延层。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (19)

1.一种半导体结构的形成方法，其特征在于，包括以下步骤：
提供衬底；
在所述衬底之上形成M层III族氮化物层和N层富III族金属插入层，其中M≥N≥1，
其中，所述富III族金属插入层位于所述III族氮化物层下方且紧邻所述III族氮化物层和/或位于相邻两层所述III族氮化物层之间，
其中，所述富III族金属插入层为ANw，其中A表示III族金属元素B、Al、Ga、In中的一种或多种组合，并且0＜w＜1。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，在所述提供衬底之后还包括步骤：在所述衬底之上形成成核层，所述成核层紧邻所述衬底。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述成核层为AlxGa1-xN或InyGa1-yN，其中0≤x,y≤1。
4.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述成核层的厚度为5-100nm。
5.根据权利要求1-4任一项所述的半导体结构的形成方法，其特征在于，所述衬底为硅、碳化硅、蓝宝石、绝缘体上硅、氧化镁、砷化镓、镁铝尖晶石、氮化铟、铝酸锂、氧化锂镓或硼化锆中的一种或多种的组合。
6.根据权利要求1-4任一项所述的半导体结构的形成方法，其特征在于，所述III族氮化物层为AlmGa1-mN或InnGa1-nN，其中0≤m,n≤1。
7.根据权利要求1-4任一项所述的半导体结构的形成方法，其特征在于，所述M层III族氮化物层中，各层的材料完全相同、部分相同或者各自不同。
8.根据权利要求1-4任一项所述的半导体结构的形成方法，其特征在于，通过金属有机源化学气相沉积技术或氢化物气相外延技术形成所述III族氮化物层和所述富III族金属插入层。
9.根据权利要求8所述的半导体结构的形成方法，其特征在于，所述金属有机源化学气相沉积技术或氢化物气相外延技术中，通过继续通入III族金属源同时减少氮源的通气量以形成所述富III族金属插入层。
10.根据权利要求8任一项所述的半导体结构的形成方法，其特征在于，所述金属有机源化学气相沉积技术或氢化物气相外延技术中，通过继续通入III族金属源同时暂停通入氮源，然后再暂停或减少通入III族金属源同时通入氮源，以形成所述富III族金属插入层。
11.一种半导体结构，其特征在于，包括：
衬底；
M层III族氮化物层，所述M层III族氮化物层位于所述衬底之上；和
N层富III族金属插入层，所述富III族金属插入层位于所述III族氮化物层下方且紧邻所述III族氮化物层和/或位于相邻两层所述III族氮化物层之间，
其中所述M≥N≥1，所述富III族金属插入层为ANw，其中A表示III族金属元素B、Al、Ga、In中的一种或多种组合，并且0＜w＜1。
12.根据权利要求11所述的半导体结构，其特征在于，还包括：成核层，所述成核层位于所述衬底之上且紧邻所述衬底。
13.根据权利要求11所述的半导体结构，其特征在于，所述成核层为AlxGa1-xN或InyGa1-yN，其中0≤x,y≤1。
14.根据权利要求11所述的半导体结构，其特征在于，所述成核层的厚度为5-100nm。
15.根据权利要求11-14任一项所述的半导体结构，其特征在于，所述衬底为硅、碳化硅、蓝宝石、绝缘体上硅、氧化镁、砷化镓、镁铝尖晶石、氮化铟、铝酸锂、氧化锂镓或硼化锆中的一种或多种的组合。
16.根据权利要求11-14任一项所述的半导体结构，其特征在于，所述III族氮化物层为AlmGa1-mN或InnGa1-nN，其中0≤m,n≤1。
17.根据权利要求11-14任一项所述的半导体结构，其特征在于，所述M层III族氮化物层中，各层的材料完全相同、部分相同或者各自不同。
18.根据权利要求11-14任一项所述的半导体结构，其特征在于，所述III族氮化物层和所述富III族金属插入层是通过金属有机源化学气相沉积技术或氢化物气相外延技术得到的。
19.根据权利要求11-14任一项所述的半导体结构，其特征在于，所述富III族金属插入层中，顶部材料的含氮量大于底部材料的含氮量。
CN201310589697.6A 2013-11-20 2013-11-20 半导体结构及其形成方法 Active CN103646857B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310589697.6A CN103646857B (zh) 2013-11-20 2013-11-20 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310589697.6A CN103646857B (zh) 2013-11-20 2013-11-20 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN103646857A true CN103646857A (zh) 2014-03-19
CN103646857B CN103646857B (zh) 2016-08-17

Family

ID=50252055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310589697.6A Active CN103646857B (zh) 2013-11-20 2013-11-20 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN103646857B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109478591A (zh) * 2016-06-19 2019-03-15 Iqe公司 用于RF滤波器应用的外延AlN/稀土氧化物结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353680A (ja) * 2004-06-08 2005-12-22 Ngk Insulators Ltd エピタキシャル基板、半導体積層構造、およびエピタキシャル基板の製造方法
CN1725445A (zh) * 2004-07-23 2006-01-25 深圳大学 硅衬底上ⅲ族氮化物半导体外延生长技术
US20090057646A1 (en) * 2007-08-27 2009-03-05 Riken Optical semiconductor device and method for manufacturing the same
CN101562156A (zh) * 2008-04-16 2009-10-21 晶元光电股份有限公司 氮化镓半导体元件和发光二极管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353680A (ja) * 2004-06-08 2005-12-22 Ngk Insulators Ltd エピタキシャル基板、半導体積層構造、およびエピタキシャル基板の製造方法
CN1725445A (zh) * 2004-07-23 2006-01-25 深圳大学 硅衬底上ⅲ族氮化物半导体外延生长技术
US20090057646A1 (en) * 2007-08-27 2009-03-05 Riken Optical semiconductor device and method for manufacturing the same
CN101562156A (zh) * 2008-04-16 2009-10-21 晶元光电股份有限公司 氮化镓半导体元件和发光二极管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109478591A (zh) * 2016-06-19 2019-03-15 Iqe公司 用于RF滤波器应用的外延AlN/稀土氧化物结构
CN109478591B (zh) * 2016-06-19 2023-07-25 Iqe公司 用于RF滤波器应用的外延AlN/稀土氧化物结构

Also Published As

Publication number Publication date
CN103646857B (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
CN101410950B (zh) 使用纳米结构柔性层和hvpe制造高质量化合物半导体材料的生长方法
JP5276852B2 (ja) Ｉｉｉ族窒化物半導体エピタキシャル基板の製造方法
CN101883881B (zh) Ⅲ族氮化物系化合物半导体的制造方法、包括ⅲ族氮化物系化合物半导体的晶片以及ⅲ族氮化物系化合物半导体器件
US7288830B2 (en) III-V nitride semiconductor substrate and its production method
Hertkorn et al. Process optimization for the effective reduction of threading dislocations in MOVPE grown GaN using in situ deposited SiNx masks
CN100418191C (zh) 外延生长方法
KR101380717B1 (ko) 반도체 기판 및 수소화물-기상 에피택시에 의해자유-기립형 반도체 기판을 제조하기 위한 방법 및 마스크층
KR102075177B1 (ko) 에피택시 기판, 에피택시 기판의 제조 방법 및 에피택시 기판을 구비한 광전 반도체 칩
JP2003277195A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板およびその製造方法
JP2002222771A (ja) Ｉｉｉ族窒化物膜の製造方法、ｉｉｉ族窒化物膜の製造用下地膜、及びその下地膜の製造方法
KR20060098977A (ko) 화합물 반도체 장치 및 그 제조방법
US9234299B2 (en) Method for producing group III nitride single crystal
JP2007335484A (ja) 窒化物半導体ウェハ
CN100547734C (zh) 半导体多层衬底、半导体自立衬底及其制备方法以及半导体器件
JP2007317752A (ja) テンプレート基板
US20220199395A1 (en) Optimizing growth method for improving quality of mocvd epitaxial thin films
JP2007314360A (ja) テンプレート基板
EP3176293A1 (en) Template for epitaxial growth and method of preparing same, and nitride semiconductor device
JP2000277435A (ja) ＧａＮ系化合物半導体結晶の成長方法及び半導体結晶基材
JP2011216549A (ja) ＧａＮ系半導体エピタキシャル基板の製造方法
JP3946976B2 (ja) 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法
CN103646857A (zh) 半导体结构及其形成方法
US8853064B2 (en) Method of manufacturing substrate
JP4545389B2 (ja) エピタキシャル基板およびｉｉｉ族窒化物層群の転位低減方法
KR20140003533A (ko) 낮춰진 피트 결함들을 갖는 ⅲ-ⅴ 반도체 구조물들 및 그 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant