CN103631618A - 基于光纤数据传输实现的多板卡fpga程序烧写方法 - Google Patents

基于光纤数据传输实现的多板卡fpga程序烧写方法 Download PDF

Info

Publication number
CN103631618A
CN103631618A CN201310539220.7A CN201310539220A CN103631618A CN 103631618 A CN103631618 A CN 103631618A CN 201310539220 A CN201310539220 A CN 201310539220A CN 103631618 A CN103631618 A CN 103631618A
Authority
CN
China
Prior art keywords
fpga
optical fiber
digital received
plate
data
Prior art date
Application number
CN201310539220.7A
Other languages
English (en)
Inventor
刘翔
罗丁利
袁子乔
岳三创
王辉辉
Original Assignee
西安电子工程研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 西安电子工程研究所 filed Critical 西安电子工程研究所
Priority to CN201310539220.7A priority Critical patent/CN103631618A/zh
Publication of CN103631618A publication Critical patent/CN103631618A/zh

Links

Abstract

本发明涉及一种基于光纤数据传输实现的多板卡FPGA程序烧写方法,多块数字接收板通过光纤对接光纤处理板,光纤处理板通过光纤将需要更新的FPGA程序同时传递给多块数字接收板,数字接收板将上传的程序烧写至FPGA外挂的FLASH中,实现同时对多块板卡FPGA程序的烧写。与传统烧写程序方法相比,本发明优越性在于:通过光纤上传FPGA程序,对多块数字接收板卡同时进行FPGA程序更新;可以较大程度缩短调试时间和降低调试难度。

Description

基于光纤数据传输实现的多板卡FPGA程序烧写方法
技术领域
[0001] 本发明属于阵列雷达信号处理中的数字中频接收领域,涉及一种基于光纤数据传输实现的多板卡FPGA程序烧写方法,针对多板卡FPGA程序需要修改时,利用光纤上传更新程序实现对多板卡FPGA程序的同时烧写。
背景技术
[0002] 随着大型相控阵雷达的发展和上千阵元雷达的出现,在雷达信号处理中的数字接收单元的板卡数量不断增加,板卡结构相同并使用相同的FPGA程序,在传统的雷达调试中,数字接收板的FPGA程序经常需要修改和更新,当FPGA程序修改和更新时,需要对多块板卡逐块进行程序烧写,通常烧写一块板卡的FPGA程序需要十几到二十分钟,因此对多板卡进行FPGA程序更新时,需要较长的程序烧写时间,增加了调试难度和复杂度。
发明内容
[0003] 要解决的技术问题
[0004] 为了避免现有技术的不足之处,本发明提出一种基于光纤数据传输实现的多板卡FPGA程序烧写方法。
[0005] 技术方案
[0006] 一种基于光纤数据传输实现的多板卡FPGA程序烧写方法,其特征在于:将多块数字接收板通过光纤对接光纤处理板,光纤处理板通过光纤将需要更新的FPGA程序同时传递给多块数字接收板,数字接收板将上传的程序烧写至FPGA外挂的FLASH中,具体步骤如下:
[0007] 步骤1:当数字接收板FPGA程序需要更新时,使用Xilinx自带工具MPACT将新生成的.bit文件转化为能够烧入Flash的.bin文件;
[0008] 步骤2:在光纤处理板中,利用DSP将bin文件数据以二进制形式存入外挂SDRAM中,然后将bin文件分成多块文件,分多次通过EMIF接口写入FPGA ;在单次传数中,FPGA收到上传的bin文件数据将其缓存在FIFO中;所述每块文件大小为0x200*32bit ;
[0009] 步骤3:光纤处理板上FPGA通过多路光纤将bin文件传至多块数字接收板FPGA内;每块数字接收板FPGA收到数据后缓存至其FIFO中,数字接收板上DSP通过EDMA接口将FPGA FIFO中的数据读出,并存入其外挂SDRAM的相应地址上;
[0010] 步骤4:当经过分块多次上传的整个bin文件从光纤处理板中DSP的SDRAM中传递到多块数字接收板DSP的SDRAM中,数字接收板上DSP将收到的bin文件从SDRAM中读出,与步骤I中生成的bin文件进行对比;
[0011] 当收到的数据正确,执行下一步骤;
[0012] 当收到的数据不正确,重新执行步骤3 ;
[0013] 步骤5:每个数字接收板FPGA的DSP将SDRAM中的bin文件分成多个Block文件,通过EMIF接口以Block为单位,将bin文件写入FPGA中的相应地址;所述FPGA与FLASH通过异步接口相连,将DSP和FPGA接口的读写使能、数据和地址,与FPGA和FLASH接口的相应信号对接起来;
[0014] 步骤6:对FLASH的每个Block进行解锁,擦除,将相应的bin文件写到对应地址的Block上,讲写入的数据读出进行校验,当操作完多个Block,且读出数据与写入数据一致时,即完成了对数字接收板FPGA外挂FLASH中bin文件的更新。
[0015] 有益效果
[0016] 本发明提出的一种基于光纤数据传输实现的多板卡FPGA程序烧写方法,多块数字接收板通过光纤对接光纤处理板,光纤处理板通过光纤将需要更新的FPGA程序同时传递给多块数字接收板,数字接收板将上传的程序烧写至FPGA外挂的FLASH中,实现同时对多块板卡FPGA程序的烧写。
[0017] 与传统烧写程序方法相比,本发明优越性在于:
[0018] 1、通过光纤上传FPGA程序,对多块数字接收板卡同时进行FPGA程序更新;
[0019] 2、可以较大程度缩短调试时间和降低调试难度。
附图说明
[0020] 图1:多板卡FPGA程序烧写系统框图
[0021] 图2:数字接收板FPGA程序烧写实现框图
具体实施方式
[0022] 现结合实施例、附图对本发明作进一步描述:
[0023] 本发明实施例以多块数字接收板和I块光纤处理板为例。数字接收板上包含一块Xilinx FPGA-V61xl30t 及其外挂一片专用 FLASH Xcf 128x,并有一片 TIDSP_Tms320c6416及其外挂的一片容量为128Mbit的SDRAM。数字接收板内部,FPGA与DSP通过EMIF和EDMA接口互连,DSP与其外挂的SDRAM通过EMIF接口互连,FPGA与其外挂FLASH通过异步读写接口互连。光纤处理板中的主要器件为一片Xilinx FPGA-V61x365t和一片TIDSP-Tms320c6416及其SDRAM,其接口和数字接收板类似。多块数字接收板与光纤处理板之间通过FPGA自带的Rocket IO互连。
[0024] 步骤1:当数字接收板FPGA程序需要更新时,使用Xilinx自带工具MPACT将新生成的.bit文件转化为能够烧入Flash的.bin文件,此文件大小为0x53638C*8bit (根据选取FPGA型号的不同,此文件大小会有不同)。
[0025] 步骤2:在光纤处理板中,首先利用DSP将此bin文件数据从电脑上打开并以二进制形式存入外挂SDRAM中。然后DSP需要将此bin文件数据通过EMIF接口写入FPGA。由于bin文件较大,FPGA内部FIFO容量有限,需要将bin文件分成多块,每块大小为0x200*32bit,分多次写入FPGA的FIFO中。在单次传数中,FPGA收到上传的bin文件数据将其缓存在FIFO中。上述操作过程均在光纤处理板中完成。
[0026] 步骤3: I块光纤处理板上FPGA通过多路Rocket 10与多块数字接收板上FPGA相连,此时光纤处理板将FPGA收到的bin文件通过多路Rocket 10传至多块数字接收板FPGA内。数字接收板FPGA收到数据后缓存至其FIFO中,板上DSP通过EDMA接口将FPGA FIFO中的数据读出,并存入其SDRAM的相应地址上。[0027] 步骤4:经过分块多次上传bin文件,可以将整个bin文件从光纤处理板中DSP的SDRAM中传递到多块数字接收板DSP的SDRAM中,此时数字接收板会通过bin文件的起始和结束标志判断收到的数据是否正确,正确则执行下一步骤,不正确则告知光纤处理板重新传数,重复步骤3。
[0028] 步骤5:数字接收板FPGA专用FLASH芯片Xcf 128x,容量为128Mbit,共有128个Block存储块(每块大小为1Mbit),对FLASH进行读写操作时均以Block为单位进行操作。存入此bin文件,需要42个Block。DSP将SDRAM中的bin文件分成42块,通过EMIF接口写入FPGA中的相应地址。FPGA与FLASH通过异步接口相连,我们将DSP和FPGA接口的读写使能、数据和地址,与FPGA和FLASH接口的相应信号对接起来,相当于DSP直接读写FPGA外挂的FLASH。
[0029] 步骤6:对FLASH的每个Block进行解锁,擦除,将相应的bin文件写到对应地址的Block上,讲写入的数据读出进行校验,当操作完42个Block,且读出数据与写入数据一致时,即完成了对数字接收板FPGA外挂FLASH中bin文件的更新。由于此过程是在多块数字接收板上同时进行的,因此I块光纤处理板通过多路Rocket 10完成多块数据接收板FPGA程序的更新,整个更新过程大约需要10分钟。
[0030] 将整个系统关电,重新加电后,多块数字接收板即会将更新后的FPGA程序从FLASH中加载到FPGA。

Claims (1)

1.一种基于光纤数据传输实现的多板卡FPGA程序烧写方法,其特征在于:将多块数字接收板通过光纤对接光纤处理板,光纤处理板通过光纤将需要更新的FPGA程序同时传递给多块数字接收板,数字接收板将上传的程序烧写至FPGA外挂的FLASH中,具体步骤如下: 步骤1:当数字接收板FPGA程序需要更新时,使用Xilinx自带工具MPACT将新生成的.bit文件转化为能够烧入Flash的.bin文件; 步骤2:在光纤处理板中,利用DSP将bin文件数据以二进制形式存入外挂SDRAM中,然后将bin文件分成多块文件,分多次通过EMIF接口写入FPGA ;在单次传数中,FPGA收到上传的bin文件数据将其缓存在FIFO中;所述每块文件大小为0x200*32bit ; 步骤3:光纤处理板上FPGA通过多路光纤将bin文件传至多块数字接收板FPGA内;每块数字接收板FPGA收到数据后缓存至其FIFO中,数字接收板上DSP通过EDMA接口将FPGAFIFO中的数据读出,并存入其外挂SDRAM的相应地址上; 步骤4:当经过分块多次上传的整个bin文件从光纤处理板中DSP的SDRAM中传递到多块数字接收板DSP的SDRAM中,数字接收板上DSP将收到的bin文件从SDRAM中读出,与步骤I中生成的bin文件进行对比; 当收到的数据正确,执行下一步骤; 当收到的数据不正确,重新执行步骤3 ; 步骤5:每个数字接收板FPGA的DSP将SDRAM中的bin文件分成多个Block文件,通过EMIF接口以Block为单位,将bin文件写入FPGA中的相应地址;所述FPGA与FLASH通过异步接口相连,将DSP和FPGA接口的读写使能、数据和地址,与FPGA和FLASH接口的相应信号对接起来; 步骤6:对FLASH的每个Block进行解锁,擦除,将相应的bin文件写到对应地址的Block上,讲写入的数据读出进行校验,当操作完多个Block,且读出数据与写入数据一致时,即完成了对数字接收板FPGA外挂FLASH中bin文件的更新。
CN201310539220.7A 2013-11-04 2013-11-04 基于光纤数据传输实现的多板卡fpga程序烧写方法 CN103631618A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310539220.7A CN103631618A (zh) 2013-11-04 2013-11-04 基于光纤数据传输实现的多板卡fpga程序烧写方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310539220.7A CN103631618A (zh) 2013-11-04 2013-11-04 基于光纤数据传输实现的多板卡fpga程序烧写方法

Publications (1)

Publication Number Publication Date
CN103631618A true CN103631618A (zh) 2014-03-12

Family

ID=50212715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310539220.7A CN103631618A (zh) 2013-11-04 2013-11-04 基于光纤数据传输实现的多板卡fpga程序烧写方法

Country Status (1)

Country Link
CN (1) CN103631618A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104407885A (zh) * 2014-10-31 2015-03-11 武汉精测电子技术股份有限公司 同时对多台图形发生器内的fpga进行程序加载的方法
CN105183502A (zh) * 2015-08-12 2015-12-23 中国电子科技集团公司第三十八研究所 一种雷达阵面数字单元程序并行刷新方法
CN106020864A (zh) * 2016-05-10 2016-10-12 西安电子工程研究所 基于网络和光纤数据传输实现的多板卡fpga程序烧写方法
CN107248883A (zh) * 2017-04-28 2017-10-13 南京大学 一种面向高吞吐量负载平衡硬件的实时监测系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060100723A1 (en) * 2004-10-29 2006-05-11 Dynacity Technology (Hk) Limited Modular multi-axis motion control and driving system and method thereof
CN101485576A (zh) * 2008-12-30 2009-07-22 深圳市蓝韵实业有限公司 一种对设备内fpga芯片统一配置和管理的系统
CN102087606A (zh) * 2011-02-16 2011-06-08 电子科技大学 一种fpga配置文件更新装置
CN102200955A (zh) * 2011-04-26 2011-09-28 中兴通讯股份有限公司 支持多个现场可编程门阵列下载数据的方法及装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060100723A1 (en) * 2004-10-29 2006-05-11 Dynacity Technology (Hk) Limited Modular multi-axis motion control and driving system and method thereof
CN101485576A (zh) * 2008-12-30 2009-07-22 深圳市蓝韵实业有限公司 一种对设备内fpga芯片统一配置和管理的系统
CN102087606A (zh) * 2011-02-16 2011-06-08 电子科技大学 一种fpga配置文件更新装置
CN102200955A (zh) * 2011-04-26 2011-09-28 中兴通讯股份有限公司 支持多个现场可编程门阵列下载数据的方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
彭冰 等: "基于共用总线的多片FPGA配置电路的设计与实现", 《中国新通信》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104407885A (zh) * 2014-10-31 2015-03-11 武汉精测电子技术股份有限公司 同时对多台图形发生器内的fpga进行程序加载的方法
CN104407885B (zh) * 2014-10-31 2017-11-10 武汉精测电子技术股份有限公司 同时对多台图形发生器内的fpga进行程序加载的方法
CN105183502A (zh) * 2015-08-12 2015-12-23 中国电子科技集团公司第三十八研究所 一种雷达阵面数字单元程序并行刷新方法
CN105183502B (zh) * 2015-08-12 2018-04-13 中国电子科技集团公司第三十八研究所 一种雷达阵面数字单元程序并行刷新方法
CN106020864A (zh) * 2016-05-10 2016-10-12 西安电子工程研究所 基于网络和光纤数据传输实现的多板卡fpga程序烧写方法
CN107248883A (zh) * 2017-04-28 2017-10-13 南京大学 一种面向高吞吐量负载平衡硬件的实时监测系统
CN107248883B (zh) * 2017-04-28 2019-08-06 南京大学 一种面向高吞吐量负载平衡硬件的实时监测系统

Similar Documents

Publication Publication Date Title
CN102467455B (zh) 存储系统、数据存储设备、用户设备及其数据管理方法
US9098491B2 (en) Method and system for performing data transfer with a flash storage medium
US8086919B2 (en) Controller having flash memory testing functions, and storage system and testing method thereof
TWI425512B (zh) 快閃記憶體控制電路及其儲存系統與資料傳輸方法
CN101828174B (zh) 用于同步串行接口nand的数据读取的系统及方法
TWI526830B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
CN105279115B (zh) 闪存控制装置、闪存控制系统以及闪存控制方法
TWI467372B (zh) 指令執行方法、記憶體控制器與記憶體儲存裝置
CN104102585B (zh) 映射信息记录方法、存储器控制器与存储器储存装置
US9043536B2 (en) Method of recording mapping information, and memory controller and memory storage apparatus using the same
TWI409633B (zh) 快閃記憶體儲存裝置、其控制器與資料寫入方法
EP2973572B1 (en) System and method of reading data from memory concurrently with sending write data to the memory
KR20090057412A (ko) 플래시 메모리 제어 인터페이스
TWI454911B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI436204B (zh) 測試系統及測試方法
US8898375B2 (en) Memory controlling method, memory controller and memory storage apparatus
US9519436B1 (en) Memory erasing method, memory controller, and memory storage apparatus
US9280460B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
CN101384984A (zh) 整合有多个闪存单元的便携式数据存储装置
CN101727383B (zh) 数据库的仿真测试方法和系统
CN107148613A (zh) 基于储存设备的当前消耗简档来确定对不可用于用户的储存设备中的备用空间的调整
CN101783812A (zh) 一种基于网络的fpga配置系统及配置方法
CN103282887A (zh) 用于进行后台操作的控制器和方法
CN102332311B (zh) 一种基于fpga的nand flash器件单粒子效应测试方法
EP3049934A1 (en) Programmable interface-based validation and debug

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140312