CN103609018A - 基于插值的数字预失真结构 - Google Patents

Abstract

一种非线性放大器使用基于插值的数字预失真(DPD)线性化。在一个实施例中，对数字输入信号进行插值以生成高采样率并然后预失真的信号。产生的高采样率预失真信号然后被抽取以生成最终预失真数字信号，该最终预失真数字信号在被施加至放大器之前通过数模转换器(DAC)被转换为模拟预失真信号。在多相实施方式中，生成原始输入数字信号的不同版本，其中每个版本随后使用不同的DPD模块被预失真以生成不同的中间预失真数字信号。该中间预失真信号被滤波并合并以生成最终的预失真数字信号。在两种实施例中，在无需增加DAC采样率的情况下可实现较好的线性化(例如，低混淆)，并且，在多相实施方式中，无需增加DPD模块的处理速度。

Description

基于插值的数字预失真结构

相关申请的交叉引用

本申请要求2011年12月5日提交的代理人案号为1052.089PROV的美国临时申请No.61/485,149的优先权，其教导通过引用其全部并入本文中。

技术领域

本发明涉及信号处理，更具体地但非排它地，涉及线性化非线性系统，例如使用数字预失真的非线性放大器。

背景技术

引言

这部分介绍的一些方面有助于对发明进行更好的理解。因此，这部分的说明应当从这个角度理解，而且不应当理解成承认什么是现有技术，什么不是现有技术。

图1示出的是信号处理系统100的示意性方框图，其执行的是一种常规的线性方案，该方案采用数字预失真使具有非线性放大器134的模拟子系统130线性化。信号处理系统100接收数字输入信号x[n]，并产生线性放大的模拟输出信号y_amp(t)。

特别地，数字(例如基频或IF(中频))输入信号x[n]通过数字预失真(DPD)模块114处理产生预失真数字信号x_pd[n]，预失真数字信号x_pd[n]通过数模转换器(DAC)120转换成模拟预失真信号x_pd(t)。DAC输出的频率通过升频器132被转换成预期频率(例如RF(射频))以生成RF模拟预失真信号。RF信号x_{pd_rf}(t)通过非线性放大器134放大生成输出信号y_amp(t)。

数字预失真的目的

信号处理系统100内数字预失真的目的是确保输出信号y_amp(t)接近数字输入信号x[n]的(理论)模拟版本x(t)的线性缩放后的版本。也就是说，

，其中G为常数。应当注意，在上述公式中，数字信号x[n]是模拟信号x(t)的采样版本。

数字预失真函数的计算

在通常的实施方式中，放大器输出信号y_amp(t)的一小部分在分接头140处被移除，并利用降频器150被混合成合适的中频(IF)(或替代地，混合成基频)。利用模数转换器(ADC)160对由此获得的降频反馈信号y_fb(t)数字化从而生成数字反馈信号y_fb[n]。

由模块114执行的数字预失真函数开始时被计算，随后通过利用控制器(图1中未示出)对输入信号x[n]与反馈信号y_fb[n]进行比较对数字预失真函数进行适应性更新，上述控制器可以被实现为是DPD模块114的部件，也可以相对DPD模块114独立。上述计算可以用以下两种方式中的(至少)一种来实现：

1)采用非实时方式，获取一批输入信号x[n]的样本和反馈信号y_fb[n]的样本，通过控制器离线处理来评估预失真函数。这种评估通常在DSP(数字信号处理器)或微控制器中执行。

2)采用实时方式，所述预失真函数由控制器利用自适应非线性滤波器结构一个采样一个采样地进行更新。

预处理

在两种情况下，在控制器评估所述预失真函数之前，都要对信号x[n]和y_fb[n]，或者两者中的一个进行预处理。该预处理对延迟、增益和两信号的相位进行对准。在数学上，可以进行如下描述：

对能使价值函数最小化的延迟τ和复合增益α进行评估：

E{(x[n-τ]-αy_fb[n])²}，

其中，E{·}表示预期值算子(或平均)。在非实时实施方式中，最小化价值函数归结为以最小二乘法方向估算最小化价值函数的延迟τ和复合增益α的值。应当注意延迟τ和复合增益α应当被接连和/或共同评估。此外，应当注意延迟τ可以是分数延迟。最小二乘估算技术是公知的。例如参见：纽约：剑桥大学出版社，1986年，《数值分析方法库》中W.H.Press、B.P.Flannery、S.A.Teukolsky和W.T.Vetterling撰写的“科学计算艺术”一文，该文章的数导通过引用并入本文中。

数字预失真函数

预处理后，数字预失真可被描述成对最小化价值函数的任意非线性函数f_pd(·)进行估算：

E{(f_pd(x[n-τ]，x[n-τ-1]，x[n-τ+1]，...)-αy_fb[n])²}   (1)

现有技术的局限性

数字预失真函数是下列函数的离散时间的实施方式：

x_pd[n]＝f_pd(x[n-τ]，x[n-τ-1]，x[n-τ+1]，...)   (2)

其中，τ是延迟，f_pd(·)是任意函数。

上述函数的替代表达是：

$\begin{array}{c}{x}_{\mathrm{pd}}\left[n\right]=f_{\mathrm{pd}}\left(x\right[n-\mathrm{\τ}],x[n-\mathrm{\τ}-1],x[n-\mathrm{\τ}+1],...)\\ =\left(\frac{f_{\mathrm{pd}}\left(x\right[n-\mathrm{\τ}],x[n-\mathrm{\τ}-1],x[n-\mathrm{\τ}+1],...)}{x[n-\mathrm{\τ}]}\right)\·x[n-\mathrm{\τ}]\\ =g_{\mathrm{pd}}\left(x\right[n-\mathrm{\τ}],x[n-\mathrm{\τ}-1],x[n-\mathrm{\τ}+1],...)\·x[n-\mathrm{\τ}]\\ =g_{\mathrm{pd}}\left[n\right]\·x[n-\mathrm{\τ}]\end{array}---\left(3\right)$

其中g_pd[n]是预失真增益。

让x_pd(t)、g_pd(t)、x(t-τ)表示数字信号x_pd[n]、g_pd[n]、x[n-τ]的连续时间等效值。即：

x_pd[n]＝x(t)_t＝nT

g_pd[n]＝g_pd(t)_t＝nT

x[n-τ]＝x(t-τ)_t＝nT       (4)

其中，F_s＝1/T是信号的采样率。

根据信号理论，信号在时间域内的乘法等于对应的频谱在频域的卷积(“＊”)。让X_pd(f)、G_pd(f)、X(f)分别表示x_pd(t)、g_pd(t)、x(t-τ)的傅立叶变换。然后，我们可以写成：

X_pd(f)＝G_pd(f)＊X(f)     (5)

让我们用

、BWg_pd、BW_x表示信号x_pd(t)、g_pd(t)、x(t-τ)的信号带宽。

因此，根据公式(5)：

${\mathrm{BW}}_{x_{\mathrm{pd}}}={\mathrm{BWg}}_{\mathrm{pd}}+{\mathrm{BW}}_x---\left(6\right)$

换言之，预失真信号的带宽等于预失真增益的带宽BWg_pd与输入信号带宽BW_x的和。如果预失真信号的理论带宽

大于信号采样率F_s(即

)，那么预失真信号将具有由采样引起的混淆乘积。这些混淆乘积可能会导致预失真性能的下降。

发明内容

在一个实施例中，本发明是一种信号处理系统，该系统能够由数字输入信号生成模拟输出信号。该系统包括数字预失真(DPD)子系统、数模转换器(DAC)以及模拟子系统。该DPD子系统执行DPD处理以由数字输入信号生成最终的预失真数字信号，其中DPD子系统在执行DPD处理之前基于大于1的插值因数对数字输入信号进行插值。DAC将最终的预失真数字信号转换成模拟预失真信号。模拟子系统由模拟预失真信号生成模拟输出信号。

附图说明

根据下面的具体描述、附加的权利要求书以及附图，本发明的其它方面、特征和优势将变得更加明显，在附图中，相同的附图标记表示相似或相同的元件。

图1示出了一种信号处理系统的示意结构图，该系统执行一种常规的线性化方案，该方案利用数字预失真使具有非线性放大器的非线性子系统线性化；

图2示出了一种信号处理系统的示意结构图，该系统执行一种根据本发明的某些实施例的线性化方案，其利用数字预失真使具有非线性放大器的模拟非线性子系统线性化；

图3根据涉及相对高速DPD处理的实施例，示出了一种图2的数字预失真(DPD)子系统的示意结构图；

图4示出了插值因数和抽选因数均等于2的图3的DPD子系统的示意结构图；以及

图5根据一种插值因数和抽选因数均等于2的实施例，示出了图2的DPD子系统的一种可能的多相实现方式的示意结构图。

具体实施方式

一种克服图1的信号处理系统100的预失真信号混淆的局限性的方式是增加包括DAC的所述系统的采样率。然而，这种方式要求数字预失真模块和DAC都要运行在很高的采样率，这可能是不实际的。

一种避免DAC的采样率增加的方式是在数字预失真之前增加输入信号的采样率(例如通过L倍插值)，然后将由此获得的预失真信号的采样率减小(例如通过L倍抽选)以向具有与初始输入信号具有相同采样率的DAC提供预失真信号。这种方式要求数字预失真模块以L倍高处理速度运行。

避免DAC的采样率增加的另一种方式是利用解决现有技术中由于预失真信号中的混淆引起的局限性而无需增加数字预失真处理的处理速度且无需增加DAC的采样率的多相结构。滤波器的多相表示是这样一种结构，其中输入采样序列被分解为周期性交织的子序列的集合，每个子序列由滤波器系数的对应子集操作。

图2示出了信号处理系统200的示意结构图，其根据本发明的某些实施例执行一种基于插值的线性化方案，该信号处理系统利用数字预失真使具有非线性放大器234的模拟子系统230线性化。信号处理系统200接收数字输入信号x[n]，并产生线性的、放大的、模拟输出信号y_amp(t)。图2的线性化方案与图1的线性化方案类似，除了图1的数字预失真模块114被具有数字前DPD处理器212、数字预失真器214以及数字后DPD处理器216的数字预失真(DPD)子系统210所取代。图2的线性化方案被设计为解决图1的线性化方案中与预失真信号中的混淆相关的局限性，但不会导致具有不希望的高DAC采样率的弊端。

前DPD处理器212接收采样率为F_s的数字输入信号x[n]，并产生M个版本的数字输入信号213(1)-213(M)，其中M为正整数。如下面要详细介绍的那样，前DPD处理器212应用插值因数L来生成上述M个版本的213(1)-213(M)，其中插值因数L是大于1的整数。

预失真器214具有M个DPD模块(图2中未示出)，其中每个DPD模块对相应的数字输入信号的版本213(i)执行DPD处理，以产生M个中间预失真信号215(1)-215(M)。

后DPD处理器216接收M个中间预失真信号215(1)-215(M)，并应用抽取因数N来产生最终的预失真数字信号x_pd[n]，其中N为正整数。随后将最终的预失真数字信号施加到DAC220，该DAC220将最终的预失真数字信号x_pd[n]转换成模拟预失真信号x_pd(t)。

图2的信号处理系统200的其余组件(即升频转换器232、放大器234、分接头240、降频转换器250和ADC260)与图1的信号处理系统100的相应组件类似。

正如所描述的那样，信号处理系统100的特定实施方式取决于这三个因数的值：(1)前DPD处理器212中使用的插值因数L，(2)预失真器214中使用的DPD模块的数目M，以及(3)后DPD处理器216中使用的抽取因数N。

正如下面结合图3和图4进一步详细描述的那样，在信号处理系统200的一组操作中，插值因数L等于抽取因数N(例如像图4中那样，等于2)，其中预失真器214仅具有一个DPD模块(即M＝1)。在此情况下，前DPD处理器212可以以这样的插值器操作，该插值器对所述数字输入信号进行插值以生成数字输入信号的单一更高采样率版本213(1)，其采样率是数字输入信号x[n]的采样率F_s的L倍。为了解决更高采样率的问题，对于可比较的数字输入信号(即具有相同输入采样率的数字输入信号)，预失真器214中的单一DPD模块的处理速度是图1的DPD模块114的处理速度的L倍。此外，后DPD处理器216可以以这样的抽取器操作，该抽取器对预失真器214所产生的单一更高采样率的中间预失真信号215(1)进行抽取，以产生采样率等于初始数字输入信号x[n]的采样率F_s的最终的预失真数字信号x_pd[n]。在此情况下，对于可比较的数字输入信号，DAC220的采样率可以与图1的可比较的DAC120的采样率相同。

正如下面结合图5要进一步详细描述的那样，在信号处理系统200的另一组实施方式中，所有的三个因数L、M和N相等。例如，在图5中，L＝M＝N＝2，其中预失真器214具有两个并行运行的DPD模块。在此情况下，前DPD处理器212会产生数字输入信号的两个版本213(1)和213(2)，其中每个版本213(i)的采样率与数字输入信号x[n]的采样率F_s相等。两个版本中的一个由被内插于输入样本的值之间的值的样本构成，并且另一个版本由延迟量等于插值器的延迟的输入样本构成。预失真器214中的每个DPD模块对数字输入信号的不同版本213(i)执行DPD处理，其中每个DPD模块的处理速度可以与图1的可比较的DPD模块114的处理速度相同。需要注意的是由预失真器214产生的每个中间预失真信号215(i)的采样率与数字输入信号x[n]的采样率Fs相等。此外，后DPD处理器216对预失真器214所产生的两个中间预失真信号215(1)和215(2)进行滤波和合并以生成最终的预失真数字信号x_pd[n]，该信号x_pd[n]具有与初始的数字输入信号x[n]的采样率Fs相等的采样率。如此，DAC220的采样率可以再次等于图1的可比较的DAC120的采样率。

需要注意的是具有因数L、M和N的不同组合值的信号处理系统100的其它实施方式也是可能的。在某些实施方式中，每个DPD模块的处理速度可以大于图1的可比较的DPD模块AC的处理速度，但小于该速度的L倍。例如，在一种可能的实施方式中，L＝4且M＝2。在这种情况下，前DPD处理器212将产生数字输入信号x[n]的两个版本213(1)和213(2)，其中每个版本具有两倍于x[n]的采样率Fs，并且预失真器214将具有两个DPD模块，每个都以图1的可比较的DPD模块114两倍的处理速度运行。

继续这个例子，根据特定的实施方式，抽取因数N可以是1或者2。如果N＝1，那么后DPD处理器216将对两个中间预失真信号215(1)和215(2)进行合并以产生最终的预失真数字信号x_pd[n]，该预失真数字信号x_pd[n]具有四倍于数字输入信号x[n]的采样率Fs。在此情况下，DAC220将需要具有(至少)是图1的可比较的DAC120四倍的采样率。然而，如果N＝2，那么后DPD处理器216将合并两个中间预失真信号215(1)和215(2)以生成最终的预失真数字信号x_pd[n]，该预失真数字信号x_pd[n]的采样率是数字输入信号x[n]采样率Fs的2倍。在此情况下，DAC220将具有图1的可比较的DAC120两倍的采样率。

理论上，因数L、M和N的任意组合值都是可以的，但是有用的应用通常具有L>1、M≤L和N≤1。

更高速DPD模块

图3示出了根据一个实施例的图2的DPD子系统210的示意结构图，在该实施例中，数字预失真器214仅有一个DPD模块。在这种情况下，前DPD处理器212为插值器，该插值器以插值因数L对数字输入信号x[n]进行插值来生成数字输入信号的单一更高采样率的版本213(1)，该版本的数字输入信号的采样率是数字输入信号的采样率Fs的L倍。此外，所述单一DPD模块214以图1中可比较的DPD模块114的处理速度L倍的处理速度运行，以生成单一更高采样率的中间预失真信号215(1)，该中间预失真信号215(1)的采样率也是数字输入信号x[n]的采样率Fs的L倍。后DPD处理器216为抽取器，该抽取器以抽取因数N对中间预失真信号215(1)进行抽取以生成最终的预失真数字信号x_pd[n]。

图4示出了图3的DPD子系统210的示意结构图，其中所述插值因数和抽取因数均为2。如图4所示，前DPD处理器212包括双倍率(2X)升采样模块402，紧接着是2X插值滤波器404。在一种可能的实施方式中，2X升采样模块402执行的是零填充，其中值为0的数据样本内插在数字输入信号x[n]的每两个连续的样本之间，使得零填充的数字信号403具有两倍于数字输入信号采样率Fs的采样率。插值滤波器404可以是数字有限脉冲响应(FIR)滤波器，其具有奇数的系数。插值滤波器404对零填充版本403进行滤波以生成更高采样率版本的数字输入信号213(1)，该数字输入信号213(1)的采样率是数字输入信号采样率Fs的两倍。

在该实施例中，DPD模块214以两倍于图1的可比较的DPD模块114的处理速度运行以生成单一更高采样率的中间预失真信号215(1)，该中间预失真信号215(1)也具有两倍于数字输入信号采样率Fs的采样率。如图4中所示，后DPD处理器216包括后跟随着2X抽取模块408的2X抗混淆抽取低通滤波器406。抽取滤波器406可以实现为具有奇数的系数的数字FIR滤波器，其中抽取滤波器406对所述更高采样率的中间预失真信号215(1)进行滤波以生成更高采样率的滤波信号407，该滤波信号407具有两倍于数字输入信号x[n]的采样率Fs的采样率。2X降采样模块408对所述滤波信号407进行降采样(例如，通过每隔一个样本下降)以生成最终的预失真数字信号x_pd[n]，该预失真数字信号x_pd[n]具有与所述数字输入信号相同的采样率Fs。

多相实现方式

图5根据所有的三个因数L、M、N均等于2的实施例，示出了图2的DPD子系统210的一种可能的多相实现的示意结构图。如图5中所示，在这种多相实现方式中，前DPD处理器212包括与插值滤波器504并行运行的延迟模块502，该插值滤波器504的系数为普通2X插值滤波器的奇数系数，数字预失真器214包括两个并行运行的DPD模块506(1)和506(2)，并且后DPD处理器216包括两个并行运行的低通滤波器，一个滤波器508的系数为通常低通滤波器的偶数系数，且另一个滤波器510的系数是同一通常低通滤波器的奇数系数。两个滤波器的输出通过求和节点512加在一起。

在运行中，延迟模块502对数字输入信号x[n]的第一副本进行延迟以生成数字输入信号的第一版本213(1)，与此同时奇数系数插值滤波器504对数字输入信号x[n]的第二副本进行延迟以生成数字输入信号的第二版本213(2)。在一种实施方式中，滤波器504是数字FIR滤波器，它的系数等于实现图4的可比较的2X插值滤波器404的数字FIR滤波器的奇数的系数。在此情形下，图5中的第二版本信号213(2)的样本等于图4的双倍率信号213(1)的偶数样本，而图5中的第一版本信号213(1)的样本等于图4的双倍率信号213(1)的奇数样本。应当注意延迟模块502施加的延迟被设计成补偿滤波器504的处理延迟，使得两个版本213(1)和213(2)被同步。还应当注意每个版本的信号213(i)的采样率等于数字输入信号x[n]的采样率Fs。

在图5的预失真器214中，第一DPD模块506(1)对第一版本信号213(1)执行DPD处理以生成第一中间预失真信号215(1)，而第二DPD模块506(2)对第二版本信号213(2)执行DPD处理以生成第二中间预失真信号215(2)。应当注意DPD模块506(1)和506(2)两者都应用同样的DPD处理，尽管其施加在两个不同的信号213(1)和213(2)上。还应当注意每个中间预失真信号215(i)的采样率等于数字输入信号x[n]的采样率Fs。由于每个DPD模块506(i)运行在版本213(i)上，该版本213(i)具有与初始数字输入信号x[n]相同的采样率Fs，所以具有相同处理速度的相同类型的硬件设备(例如FPGA、ASIC)可以用来实现每个DPD模块，就如同用于实现图1的可比较的DPD模块114的一样。

如图5中进一步示出的那样，偶数系数抽取滤波器508对第一中间预失真信号DQ(1)滤波以生成第一滤波信号511(1)，而奇数系数抽取滤波器510对第二中间预失真信号DQ(2)滤波以生成第二滤波数字信号511(2)。在一种实施方式中，偶数系数抽取滤波器508为其系数等于图4的可比较的2X抽取滤波器406的偶数的系数的数字FIR滤波器，而奇数系数抽取滤波器510是其系数等于同一可比较的2X抽取滤波器406的奇数的系数的数字FIR滤波器。求和节点512对第一滤波信号511(1)和第二滤波信号512(2)进行合并，一个一个采样，以生成最终的预失真数字信号x_pd[n]。还应当注意每个滤波信号511(i)的采样率和最终预失真数字信号x_pd[n]的采样率等于数字输入信号x[n]的采样率Fs。

如同以上针对特定不同的信号单独解释的那样，DPD子系统210内的每个数字信号的采样率以及得出的最终预失真数字信号x_pd[n]的采样率与初始数字输入信号x[n]的采样率Fs相同。以这种方式，图5的多相线性方案的DPD模块506(1)和506(2)可以用处理速度与用于执行图1的可比较的DPD模块114的硬件设备相同的一个或多个硬件设备执行。此外，图2的DAC220的采样率可以与图1的可比较的DAC120的采样率相同。因此，该多相线性方案防止预失真信号混淆，而不会同比例增加DAC采样率，也不会增加任何DPD模块的处理速度。如此，可以实现更好的线性化，且不会招致与高采样率相关的成本。

尽管已经结合图5描述了插值因数和抽取因数都等于2的多相线性方案，，但是对于其中L和N为大于1的正整数的任何L倍插值和N倍抽取DPD方案也可以执行多相实施例。

而且，还可以结合L为大于N的正整数的DPD方案来实施本发明。这种实施方式还可用于生成具有比初始数字输入信号x[n]的采样率Fs更高的采样率的最终的预失真信号x_pd[n]。如此，DAC的采样率将相应地高于图1的可比较的DAC120的采样率。特定地，DAC的采样率至少为(L/N)·Fs。

L和N的最优选择可以通过单独的要求来确定。L的选择可以通过由预失真信号进行带宽扩展来确定，而N的选择则可以由L和DAC的最大采样率来确定。特别地：

1)L的选择取决于预失真函数引起的带宽扩展。具体地，为了避免混淆，最理想的L是满足的最小值(例如整数)。

替代地，我们可以说：对于给定的L，能够支持的最大非混淆预失真带宽是L·Fs。

2)N的最优选择取决于DAC所支持的最大采样率。所述要求是：

F_s-DAC>L·F_s/N，

其中F_s-DAC是DAC的采样率。即最理想的N是能满足上述公式的最小(例如整数)值。

由于最理想的L和N的参数是不同的，所以可以想到的是：对于L和N最理想的选择是不同的。例如，如果

且max(F_s-DAC)＝2·F_s，则最理想的L＝2，且最理想的N＝1。

尽管本发明已经描述了线性化具有非线性放大器的模拟子系统的内容，但是本发明还可以其它方式实施。例如，本发明可以实施为对具有一个或多个下列元件的模拟子系统线性化：基带放大、IF(中频)放大、RF放大、升频变换、降频变换、矢量调制。而且，根据特定应用的频率要求和用于实施各种元件的物理元件的频率能力，可以省去图2的升频变换器232和/或降频变换器250。应当注意，在某些实施方式中，可以部分或者甚至完全在数字领域中执行升频转换和/或降频转换。此外，预失真器214可以不是自适应的，在此情况下，可以省略分接头240的整个反馈路径、降频变换器250以及ADC260。

本发明可以实施为以电路为基础(模拟、数字或模拟与数字的混合)的工艺，包括单个集成电路(例如ASIC或FPGA)、多芯片模块、单卡、多卡电路封装等可能的实施方式。对于本领域技术人员明显的是，电路元件的各种功能还可以实施成软件程序中的处理模块。这种软件可以在例如数字信号处理器、微控制器、通用计算机或其它处理器中使用。

本发明可以具体为实践这些方法的方法和装置。本发明还可以具体为程序代码，所述程序代码可以具体为可触摸的介质，例如磁记录介质、光记录介质、固态存储器、软磁盘、CD-ROM、硬盘驱动或任意其它非暂时性机器可读存储介质，其中当程序代码被写入到例如电脑的机器中并被机器执行的时候，机器就会成为实践本发明的装置。本发明还可以具体为例如存储在非暂时性机器可读存储介质中的程序代码，包括被写入机器中和/或被机器执行，其中当程序代码被写入到例如电脑的机器中并被机器执行的时候，该机器就会成为实践本发明的装置。当程序代码在通用处理器上被执行的时候，程序代码段与处理器组合从而提供一种类似于特殊逻辑电路运行的独特的设备。

对于本领域普通技术人员应当理解的是这里的任意方框图表示实现本发明原理的示例电路的方案图。类似地，应当理解任意程序框图、流程图、状态转变图、伪代码等代表各种程序，其可以基本上表示成计算机可读介质，因此由计算机或处理器执行，不管这种计算机或处理器是否明显示出。

除非明确说明，每一个数值和范围都应当理解为近似的，就好像词语“大约”或“近似地”放于所述值或范围的值之前一样。

进一步应当理解的是在不偏离以下权利要求输所表示的本发明的范围的情况下，本领域技术人员可以对为了解释本发明的实质已经描述和说明的细节、材料和部件的配置方面进行各种改变。

权利要求中书使用图号和/或附图参考标记意在确定请求保护的主题的一种或多种可能的实施方式以帮助对权利要求书的理解。这种使用不应理解为必然将那些权利要求书的范围限于对应附图中所示的实施例。

应当理解的是这里提出的示例方法的步骤并不必须要求要按照描述的顺序执行，而且这些方法的步骤的顺序应当理解为是纯示例性的。同理，其余的步骤可以包括在这类方法中，并且与本发明的各种实施例一致的方法中的某些步骤是可以省略或合并的。

尽管随附的方法权利要求书中的元素以特定的顺序与相应的标记被列举，除非权利要求书记载或隐含实施一些或全部这些元素的特定顺序，否则这些元素并不必然局限于以那种特定的顺序实施。

这里参考“一个实施例”或“实施例”意味着与实施例一起描述的特殊特征、结构或特点可以包括在本发明的至少一种实施例中。在说明书的多个地方出现的短语“在一种实施例中”并不必然全部参考的是同一实施例，单独或替代的实施例也不一定相互排除其它实施例。同样的道理适用于术语“实现方式”。

本申请的权利要求书所覆盖的实施例限于(1)本说明书能够实现且(2)与符合法定的主题对应的实施例。即使无法实现的实施例和对应于非法主题的实施例落入到权利要求书的保护范围内，它们也明确地放弃。

Claims (15)

1.一种信号处理系统，该系统由数字输入信号(例如，x[n])生成模拟输出信号(例如，y_amp(t))，该系统中的每个数字信号具有相应的采样率，该系统包括：

数字预失真(DPD)子系统(例如，210)，被配置成执行DPD处理以由所述数字输入信号生成最终的预失真数字信号(例如，x_pd[n])，其中在执行所述DPD处理之前，所述DPD子系统基于大于1的插值因数(例如，L)对所述数字输入信号进行插值；

数模转换器(DAC)(例如，220)，被配置成将所述最终的预失真数字信号转换为模拟预失真信号(例如，x_pd(t))；以及

模拟子系统(例如，230)，被配置成由所述模拟预失真信号生成所述模拟输出信号。

2.如权利要求1的发明，其中所述模拟子系统包括：非线性放大器(例如，234)，其被配置成生成所述模拟输出信号。

3.如权利要求2的发明，其中所述模拟子系统进一步包括：升频转换器(例如，232)，其被配置成在通过所述非线性放大器放大之前对所述模拟预失真信号进行升频。

4.如权利要求1的发明，其中所述DPD子系统包括：

前DPD处理器(例如，212)，被配置成生成所述数字输入信号的一个或多个版本(例如，213(i))，其中该前DPD处理器被配置成将基于所述插值因数的至少一个插值滤波器(例如，404，504)应用于所述数字输入信号以生成所述数字输入信号的至少一个版本；

数字预失真器(例如，214)，被配置成使所述数字输入信号的所述一个或多个版本预失真以生成一个或多个中间预失真数字信号(例如，215(i))；以及

后DPD处理器(例如，216)，被配置成由所述一个或多个中间预失真数字信号生成所述最终的预失真数字信号。

5.如权利要求4的发明，其中所述前DPD处理器包括插值器，该插值器被配置成通过基于所述插值因数对所述数字输入信号进行插值生成所述数字输入信号的单一插值版本(例如，213(1))，其中所述数字输入信号的所述单一插值版本的采样率等于(i)所述插值因数和(ii)所述数字输入信号的采样率(例如，F_s)的乘积。

6.如权利要求5的发明，其中所述数字预失真器包括单一DPD模块，该DPD模块对所述数字输入信号的所述单一插值版本进行DPD处理以生成单一中间预失真数字信号(例如，215(1))，该单一中间预失真数字信号的采样率等于所述数字输入信号的所述单一插值版本的采样率。

7.如权利要求6的发明，其中所述后DPD处理器包括抽取器，该抽取器被配置成通过基于抽取因数(例如，N)对所述中间预失真数字信号进行抽取以生成所述最终的预失真数字信号。

8.如权利要求7的发明，其中所述抽取因数等于所述插值因数，使得苏所述最终预失真数字信号的采样率等于所述数字输入信号的采样率。

9.如权利要求7的发明，其中：

所述插值器包括后接插值滤波器(例如，404)的升采样模块(例如，402)；并且

所述抽取器包括后接降采样模块(例如，408)的抽取滤波器(例如，406)。

10.如权利要求4的发明，其中：

所述前DPD处理器被配置成基于所述插值因数生成所述数字输入信号的多个(例如，M个)版本(例如213(i))；

所述数字预失真器包括多个(例如，M个)DPD模块(例如，506(i))，被配置成由所述数字输入信号的所述多个版本生成多个(例如，M个)中间预失真数字信号(例如，215(i))，每个DPD模块被配置成对所述数字输入信号的不同版本进行DPD处理以生成相应的中间预失真数字信号；并且

所述后DPD处理器被配置成由所述多个中间预失真数字信号生成所述最终的预失真数字信号。

11.如权利要求10的发明，其中：

所述数字输入信号的每个版本的采样率等于所述数字输入信号的采样率(例如，F_s)；并且

每个中间预失真数字信号的采样率等于所述数字输入信号的采样率。

12.如权利要求11的发明，其中所述最终预失真数字信号的采样率等于所述数字输入信号的采样率。

13.如权利要求10的发明，其中：

所述插值因数为2；

所述前DPD处理器被配置成基于所述插值因数生成所述数字输入信号的两个版本(例如，213(1)和213(2))；

所述数字预失真器包括两个DPD模块(例如，506(1)和506(2))，该两个模块被配置成由所述数字输入信号的两个版本生成两个中间预失真数字信号(例如，215(1)和215(2))；并且

所述后DPD处理器被配置成由所述两个中间预失真数字信号生成所述最终的预失真数字信号。

14.如权利要求13的发明，其中：

所述前DPD处理器包括：

延迟模块(例如，502)，被配置成对所述数字输入信号的第一副本进行延迟以生成所述数字输入信号的第一版本(例如，213(1))；以及

前DPD滤波器(例如，504)，被配置成对所述数字输入信号的第二副本进行滤波以生成所述数字输入信号的第二版本(例如，213(2))，其中：

所述数字输入信号的所述第二版本只包括插值数字信号(例如，图4的213(1))的插值，其将通过向所述数字输入信号的零填充版本(例如，403)应用2X插值滤波器(例如，404)来生成；并且

所述前DPD滤波器只包括所述2X插值滤波器的奇数系数；

所述数字预失真的所述两个DPD模块对所述数字输入信号的所述第一版本和第二版本的执行相同的DPD处理以生成第一和第二中间预失真数字信号(例如，215(1)和215(2))；并且

所述后DPD处理器包括：

第一后DPD滤波器(例如，508)，被配置成对所述第一中间预失真数字信号进行滤波以生成第一滤波数字信号(例如，511(1))，其中所述第一后DPD滤波器的系数对应于2X抽取滤波器(例如，406)的偶数系数；

第二后DPD滤波器(例如，510)，被配置成对所述第二中间预失真数字信号进行滤波以生成第二滤波数字信号(例如，511(2))，其中所述第二后DPD滤波器的系数对应于2X抽取滤波器的奇数系数；以及

求和节点(例如，512)，被配置成合并所述第一和第二滤波数字信号以生成所述最终预失真数字信号。

15.如权利要求14的发明，其中数字输入信号的第一和第二版本、第一和第二中间预失真数字信号、第一和第二滤波预失真数字信号以及最终的预失真数字信号中的每一个的采样率等于所述数字输入信号的采样率(例如，Fs)。

Images