CN103582278B - 一种多层印制线路板 - Google Patents

一种多层印制线路板 Download PDF

Info

Publication number
CN103582278B
CN103582278B CN201210249779.1A CN201210249779A CN103582278B CN 103582278 B CN103582278 B CN 103582278B CN 201210249779 A CN201210249779 A CN 201210249779A CN 103582278 B CN103582278 B CN 103582278B
Authority
CN
China
Prior art keywords
printed wiring
wiring board
multilayer printed
layer
ground plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210249779.1A
Other languages
English (en)
Other versions
CN103582278A (zh
Inventor
刘树海
白同云
徐峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BEIJING CHAOSI ELECTRONIC TECHNOLOGY Co Ltd
Original Assignee
BEIJING CHAOSI ELECTRONIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BEIJING CHAOSI ELECTRONIC TECHNOLOGY Co Ltd filed Critical BEIJING CHAOSI ELECTRONIC TECHNOLOGY Co Ltd
Priority to CN201210249779.1A priority Critical patent/CN103582278B/zh
Publication of CN103582278A publication Critical patent/CN103582278A/zh
Application granted granted Critical
Publication of CN103582278B publication Critical patent/CN103582278B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供了一种多层印制线路板。该多层印制线路板包括：接地层、电源层以及至少一层信号层，所述多层印制线路板还包括缺陷接地结构，且所述接地层具有回流线的连续性，以使得所述多层印制线路板的环路面积为零。本发明中，多层印制线路板在包含缺陷接地结构的情况下，同时具有回流线的连续性，并满足引线电感为零的要求，使得多层印制线路板中SSN电压的大小能够为零，从而改善了采用该多层印制线路板的电子系统的完整性和电磁干扰，提高了电子系统的整体稳定性。

Description

一种多层印制线路板
技术领域
本发明涉及半导体技术，特别涉及一种多层印制线路板。
背景技术
随着现代数字通信系统的发展和多层PCB印制线路板设计复杂度的逐步提高，同时为了满足系统高速度和低功耗的要求，高速时钟信号的边沿不断变陡，信号电压不断变低。时钟信号的变化使得系统工作过程中会产生大量的同步开关噪声（SimultaneousSwitching Noise，SSN），即大量高速开关器件同时处于切换状态时会产生的噪声，同步开关噪声会产生严重的信号完整性和电磁干扰问题，从而影响到系统的整体稳定性。
可以通过SSN电压来衡量SSN的大小。SSN电压的大小与引线电感的大小、器件处于开关状态时产生的瞬间变化的电流、以及电源分配系统的输入阻抗Z等因素有关。具体的，假设多层PCB印制线路板中信号线、电源线和地线等存在的引线电感为L，瞬态负载电流IL与噪声电流ΔI复合后产生的瞬态变化电流为di/dt，瞬态变化电流通过引线电感的感抗产生的尖峰电压为V1，那么V1=-L*di/dt；假设电源分配系统的输入阻抗Z，瞬态变化电流通过输入阻抗Z引起尖峰电压为V2，那么V2=Z*di/dt，并且SSN电压为V1与V2之和。
为了抑制SSN电压的大小，需要同时将V1和V2减小至零，即需要减小引线电感L以及系统输入阻抗Z的大小。通过使PCB布线的环路面积为零，可以将L减到最小，通过增加去耦电容，可以将Z减到最小。但是，只有系统的工作频率在一定的频率范围内时，可以通过增加去耦电容来抑制SSN电压，具体地，当系统的工作频率低于600MHz时，通过增加去耦电容对SSN电压有较好的抑制作用，当系统的工作频率大于600MHz时，由于去耦电容的引线电感会与去耦电容发生谐振，在高于谐振频率的范围等效为电感，极大地增大了电源分配系统的输入阻抗Z，严重破坏了去耦电容对SSN电压的抑制作用。
为了保证去耦电容对SSN电压的抑制作用，在系统中引入电磁带隙（Electromagnetic Band-Gap，EBG），或缺陷接地结构（Defected Ground Structure，DGS），来实现去耦电容对SSN电压的抑制作用，即实现Z=0，其中，和EBG结构相比，DGS结构简单，易于电磁场理论分析和等效电路建模分析，也更适于抑制SSN噪声的实际应用。但是，由于DGS是建立在接地层上，会破坏接地层的连续性，割断PCB迹线的回流线，影响环路面积为零的要求，会使得引线电感L无法为零，因此瞬态变化电流通过引线电感的感抗产生的尖峰电压为V1依然存在，使得SSN电压的大小无法为零，系统中依然存在信号的完整性和电磁干扰问题，影响了系统的整体稳定性。
发明内容
本发明提供一种多层印制线路板，该多层印制线路板中SSN电压的大小能够为零，从而改善了采用该多层印制线路板的电子系统的完整性和电磁干扰，提高了电子系统的整体稳定性。
为实现上述目的，本发明提供一种多层印制线路板，包括：接地层、电源层以及至少一层信号层，所述多层印制线路板还包括缺陷接地结构，且所述接地层具有回流线的连续性，以使得所述多层印制线路板的环路面积为零。
优选地，所述缺陷接地结构设置在所述接地层上，对于与所述接地层对应的信号层，所述信号层上的PCB线路避开与缺陷接地结构对应的部分，其中，所述与缺陷接地结构对应的部分是指所述缺陷接地结构在所述信号层上的正投影所在的部分。
优选地，所述接地层位于所述信号层和所述电源层之间。
优选地，所述缺陷接地结构设置在所述接地层之外的其它层上。
优选地，所述缺陷接地结构设置在所述电源层。
优选地，所述接地层位于所述信号层和所述电源层之间。
优选地，所述多层印制线路板还包括功能层，所述缺陷接地结构设置在所述功能层。
优选地，所述功能层设置在所述电源层和所述信号层之间。
优选地，所述缺陷接地结构的形状包括：螺旋形、矩形、圆形、箭头型、或哑铃型。
优选地，所述缺陷接地结构为非对称的结构。
本发明具有以下有益效果：
相对于现有技术，本发明实施例提供的多层印制线路板中，通过将缺陷接地结构设置在接地层之外的其他层，或者在缺陷接地结构设置在接地层时，对与接地层对应的信号层进行对应的设置，从而使得接地层具有回流线的连续性，避免割断PCB迹线的回流线、影响环路面积为零的要求，本发明实施例提供的多层印制线路板在包含缺陷接地结构的情况下，依然满足引线电感为零的要求，使得SSN电压能够为零，保证了信号的完整性，改善了电磁干扰问题，并改善了系统的整体稳定性。
附图说明
图1为本发明实施例提供的多层印制线路板10的结构示意图；
图2为本发明实施例提供的多层印制线路板20的结构示意图；
图3为本发明实施例提供的多层印制线路板30的结构示意图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的多层印制线路板进行详细描述。
本发明实施例提供了一种多层印制线路板，该多层印制线路板包括接地层、电源层以及至少一层信号层，所述多层印制线路板还包括缺陷接地结构，且所述接地层具有回流线的连续性，以使得所述多层印制线路板的环路面积为零。
相对于现有技术，本发明实施例提供的多层印制线路板中，通过将缺陷接地结构设置在接地层之外的其他层，或者在缺陷接地结构设置在接地层时，对与接地层对应的信号层进行对应的设置，从而使得接地层具有回流线的连续性，避免割断PCB迹线的回流线、影响环路面积为零的要求，本发明实施例提供的多层印制线路板在包含缺陷接地结构的设置下，依然满足引线电感为零的要求，使得SSN电压能够为零，保证了信号的完整性，改善了电磁干扰问题，并改善了系统的整体稳定性。
下面结合具体的应用场景，对本发明实施例提供的多层印制线路板进行说明。
本发明实施例提供的多层印制线路板可以将所述缺陷接地结构设置在接地层上，对于与接地层对应的信号层，该信号层上的PCB线路避开与缺陷接地结构对应的部分，其中，与缺陷接地结构对应的部分是指所述缺陷接地结构在所述信号层上的正投影所在的部分。请参阅图1，为本发明实施例提供的多层印制线路板10的结构示意图。如图1所示，该多层印制线路板10从上到下依次包括信号层101、接地层102、电源层103以及辅助信号层104，其中，接地层102上设置有缺陷接地结构105，对于与接地层102对应的信号层101，在信号层101上PCB线路避开接地层102上的缺陷接地结构，如图1所示，可以将信号层101上的PCB线路设置为避开与缺陷接地结构对应的部分106。其中，信号层101与接地层102对应是指信号层101与接地层102存在连接关系。通过这种设置，虽然缺陷接地结构105依然设置在接地层102上，但是由于与接地层102对应的信号层101上的PCB线路避开了缺陷接地结构，接地层102依然具有回流线的连续性，从而不影响环路面积为零的要求，本发明实施例提供的多层印制线路板10在接地层102包含缺陷接地结构的设置下，依然满足引线电感为零的要求，使得SSN电压能够为零，相对于现有技术，保证了信号的完整性，改善了电磁干扰问题，并改善了系统的整体稳定性。本实施例提供的多层印制线路板10中，以4层PCB板结构进行了说明，其中辅助信号层104为可选的线路层，并且本实施例提供的多层印制线路板也可以具有其他的结构，例如，层数为6层、8层或其他层数，或者各层所处的层数也可以不同。
本发明实施例提供的多层印制线路板中缺陷接地结构可以设置在接地层之外的其它层上。
例如，缺陷接地结构可以设置在所述电源层。请参阅图2，为本发明实施例提供的多层印制线路板20的结构示意图。如图2所示，该多层印制线路板20包括从上到下依次设置的信号层201、接地层202、电源层203以及辅助信号层204，其中，根据电源层与接地层性质等效的原理，将缺陷接地结构205设置到电源层203上。通过将缺陷接地结构205设置在电源层203，使得接地层202依然具有回流线的连续性，从而不影响环路面积为零的要求，并满足引线电感为零的要求，使得SSN电压能够为零，相对于现有技术，保证了信号的完整性，改善了电磁干扰问题，并改善了系统的整体稳定性。本实施例提供的多层印制线路板20中，以4层PCB板结构进行了说明，其中辅助信号层204为可选的线路层，并且本实施例提供的多层印制线路板也可以具有其他的结构。例如，层数为6层、8层或其他层数，或者各层所处的层数也可以不同。
另一个例子是，在多层印制线路板中设置功能层，功能层在性质上等同于所述接地层，并且，缺陷接地结构设置在该功能层上。对于本发明实施例提供的功能层，功能层只提供缺陷接地结构，不设置回流线，也不与信号层连接，信号层可与另一接地层相邻，功能层的所处的层数可以任意设置，优选地，功能层设置在电源层和信号层之间。请参阅图3，为本发明实施例提供的多层印制线路板30的结构示意图。如图3所示，该多层印制线路板30包括从上到下依次设置的信号层301、接地层302、信号层303、电源层304、功能层305以及信号层306。其中，功能层305上设置有缺陷接地结构307，并且功能层305只提供DGS结构，不设置回流线。通过将缺陷接地结构307设置在功能层305上，使得接地层302依然具有回流线的连续性，从而不影响环路面积为零的要求，并满足引线电感为零的要求，使得SSN电压能够为零，相对于现有技术，保证了信号的完整性，改善了电磁干扰问题，并改善了系统的整体稳定性。本实施例提供的多层印制线路板30中，以6层PCB板结构进行了说明，其中包括三个信号层，然而本实施例提供的多层印制线路板也可以具有其他的结构，例如，8层PCB或者10层PCB，并且多层印制线路板的各层的分配是可变的，不影响本发明的技术效果。
本发明实施例中的缺陷接地结构以螺旋形为例进行了说明，缺陷接地结构也可以是其他的形状，例如，可以是矩形、圆形、箭头型、或哑铃型之类的形状。优选地，缺陷接地结构为非对称的结构。
通过本发明实施例提供的多层印制线路板，通过将缺陷接地结构设置在接地层之外的其他层，或者在缺陷接地结构设置在接地层时，对与接地层对应的信号层进行对应的设置，使得接地层具有回流线的连续性，避免割断PCB迹线的回流线、影响环路面积为零的要求，本发明实施例提供的多层印制线路板在包含缺陷接地结构的设置下，依然满足引线电感为零的要求，使得SSN电压能够为零，保证了信号的完整性，改善了电磁干扰问题，并改善了系统的整体稳定性。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (7)

1.一种多层印制线路板，所述多层印制线路板包括接地层、电源层以及至少一层信号层，其特征在于，所述多层印制线路板还包括缺陷接地结构，且所述接地层具有回流线的连续性，以使得所述多层印制线路板的环路面积为零，所述缺陷接地结构设置在所述接地层之外的其它层上。
2.如权利要求1所述的多层印制线路板，其特征在于，所述缺陷接地结构设置在所述电源层。
3.如权利要求2所述的多层印制线路板，其特征在于，所述接地层位于所述信号层和所述电源层之间。
4.如权利要求1所述的多层印制线路板，其特征在于，所述多层印制线路板还包括功能层，所述缺陷接地结构设置在所述功能层。
5.如权利要求4所述的多层印制线路板，其特征在于，所述功能层设置在所述电源层和所述信号层之间。
6.如权利要求1-5中任一项所述的多层印制线路板，其特征在于，所述缺陷接地结构的形状包括：螺旋形、矩形、圆形、箭头型、或哑铃型。
7.如权利要求1-5中任一项所述的多层印制线路板，其特征在于，所述缺陷接地结构为非对称的结构。
CN201210249779.1A 2012-07-18 2012-07-18 一种多层印制线路板 Active CN103582278B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210249779.1A CN103582278B (zh) 2012-07-18 2012-07-18 一种多层印制线路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210249779.1A CN103582278B (zh) 2012-07-18 2012-07-18 一种多层印制线路板

Publications (2)

Publication Number Publication Date
CN103582278A CN103582278A (zh) 2014-02-12
CN103582278B true CN103582278B (zh) 2018-06-22

Family

ID=50052883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210249779.1A Active CN103582278B (zh) 2012-07-18 2012-07-18 一种多层印制线路板

Country Status (1)

Country Link
CN (1) CN103582278B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112652873A (zh) * 2020-12-03 2021-04-13 北京工业大学 一种扇形微带线去耦电路的设计

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101436696A (zh) * 2008-11-28 2009-05-20 杭州华三通信技术有限公司 一种微带滤波器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI371134B (en) * 2008-08-29 2012-08-21 Univ Nat Taiwan Common mode wave filter device and method applicable to defected ground structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101436696A (zh) * 2008-11-28 2009-05-20 杭州华三通信技术有限公司 一种微带滤波器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
An overview on defected ground structure;L.H.Weng et al.;《Progress In Electromagnetics Research B》;20081231;第7卷;第173-189页 *
缺陷接地结构的滤波特性研究;应莹等;《电子测量技术》;20161231;第29卷(第6期);第9-11页 *

Also Published As

Publication number Publication date
CN103582278A (zh) 2014-02-12

Similar Documents

Publication Publication Date Title
CN103369817B (zh) 印刷电路板
US7501583B2 (en) Low noise multilayer printed circuit board
KR20080086856A (ko) 인쇄회로기판, 그것의 설계 방법, 및 최종 제품의 메인보드
JP2007165483A (ja) 多層プリント回路板
CN101453828A (zh) 电磁带隙结构与印刷电路板
US8558120B2 (en) Multilayer board for suppressing unwanted electromagnetic waves and noise
CN103906350A (zh) 一种减小高速串扰的走线方法
US9635752B2 (en) Printed circuit board and electronic device
TWM244562U (en) Ground shield structure
Wu et al. Methods and designs for improving the signal integrity of vertical interconnects in high performance packaging
Chen et al. Via optimization for next generation speeds
US8779298B2 (en) Electronic circuit
CN103582278B (zh) 一种多层印制线路板
CN105101642B (zh) 一种增加多层pcb板金属箔面积的方法及多层pcb板
Wu et al. Mitigation of noise coupling in multilayer high-speed PCB: State of the art modeling methodology and EBG technology
Zhang et al. Power noise suppression using power-and-ground via pairs in multilayered printed circuit boards
Chen et al. Modeling and characterization of incomplete shielding effect of GND on common-mode EMI of a power converter
US20080072204A1 (en) Layout design of multilayer printed circuit board
Di Febo et al. Impact of planar electromagnetic band-gap structures on IR-DROP and signal integrity in high speed printed circuit boards
Fizeşan et al. Power integrity design tips to minimize the effects of mounting inductance of decoupling capacitors
Zhang et al. Reduction of PDN induced coupling into signal lines using PTL power distribution
Joo et al. Analysis of voltage regulator module (VRM) noise coupling to high-speed signals with VRM via designs
JP2002368355A (ja) プリント配線板
US8431826B2 (en) Capacitive power and ground plane structure utilizing fractal elements for the reduction of radiated emissions
US9038011B2 (en) Horizontal interconnects crosstalk optimization

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 100143 Yuquanlu Road Haidian District, No. 1, layer 4, layer 4104, 12,

Applicant after: Beijing Chaosi Electronic Technology Co., Ltd.

Address before: 100039 Beijing City, Haidian District Fuxing Road, No. 83 West floor three room 320

Applicant before: Beijing Ultra-thinking Electronic Technology Co., Ltd.

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Room 410-412, 2 / F, 3 / F, 4 / F, building 2, No.9, Shuangyuan Road, Shijingshan District, Beijing 100041

Patentee after: BEIJING CHOICE ELECTRONIC TECHNOLOGY Co.,Ltd.

Address before: 100143, Haidian District, Yuquanlu Road, No. 12, 4, 4104, Beijing

Patentee before: BEIJING CHOICE ELECTRONIC TECHNOLOGY Co.,Ltd.

CP02 Change in the address of a patent holder