CN103577371A - 一种简化的afdx冗余接收系统及其处理报文的方法 - Google Patents

一种简化的afdx冗余接收系统及其处理报文的方法 Download PDF

Info

Publication number
CN103577371A
CN103577371A CN201310540172.3A CN201310540172A CN103577371A CN 103577371 A CN103577371 A CN 103577371A CN 201310540172 A CN201310540172 A CN 201310540172A CN 103577371 A CN103577371 A CN 103577371A
Authority
CN
China
Prior art keywords
module
message
redundancy
fpga
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310540172.3A
Other languages
English (en)
Other versions
CN103577371B (zh
Inventor
刘宇波
苏宗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Goldenway Electronic Co., Ltd.
Original Assignee
CHENGDU GOLDENWAY TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHENGDU GOLDENWAY TECHNOLOGY Co Ltd filed Critical CHENGDU GOLDENWAY TECHNOLOGY Co Ltd
Priority to CN201310540172.3A priority Critical patent/CN103577371B/zh
Publication of CN103577371A publication Critical patent/CN103577371A/zh
Application granted granted Critical
Publication of CN103577371B publication Critical patent/CN103577371B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Hardware Redundancy (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种简化的AFDX冗余接收系统，包括物理层收发器、FPGA模块和CPU模块，所述FPGA模块至少包括一条由报文接收模块和CPU读写端口连接在一起组成的电路；所述CPU模块包括报文检测模块和冗余检查模块；所述物理层收发器与报文检测模块的个数与FPGA模块内的电路条数相匹配；所述物理层收发器、报文接收模块、CPU读写端口和报文检测模块依次连接在一起，所有报文检测模块均与冗余检查模块连接。该冗余接收系统改进后，将现有技术在FPGA模块中进行冗余处理的模块设置到了CPU模块中，提高了FPGA工作的灵活性，降低了FPGA模块的逻辑设计工作量。

Description

一种简化的AFDX冗余接收系统及其处理报文的方法
技术领域
本发明属于冗余接收系统，具体涉及一种简化的AFDX冗余接收系统及其处理报文的方法。
背景技术
目前，AFDX是一种新型的机载数据总线，没有现成可用的协议处理芯片，因此AFDX报文的收发都必须经过FPGA模块处理，传统的实现方案采用FE PHY+FPGA+CPU,FPGA主要实现冗余发送与接收，CPU实现协议以及相关配置。
在传统的实现方案中，FPGA中实现AFDX报文的冗余接收，使得FPGA的逻辑实现变得比较复杂，逻辑设计工作量大， FPGA成本比较高，欠缺灵活性。
发明内容
针对现有技术中的上述不足，本发明提供了一种简化的AFDX冗余接收系统及其处理报文的方法，该系统将现有技术在FPGA模块中进行冗余处理的模块设置到了CPU模块中，提高了FPGA工作的灵活性，降低了FPGA模块的逻辑设计工作量。
本发明提供的一种简化的AFDX冗余接收系统的技术方案为：其包括物理层收发器、FPGA模块和CPU模块，所述FPGA模块包括至少一条由报文接收模块和CPU读写端口连接在一起组成的电路；所述CPU模块包括报文检测模块和冗余检查模块；所述物理层收发器与报文检测模块的个数与FPGA模块内的电路条数相匹配；
所述物理层收发器、报文接收模块、CPU读写端口和报文检测模块依次连接在一起，所有报文检测模块均与冗余检查模块连接。
改进后的该系统，由于处理冗余报文的步骤是在CPU模块中完成的，所述FPGA模块可以选用加工相对便宜的FPGA芯片。
一种应用简化的AFDX冗余接收系统处理报文的方法采用的技术方案包括以下步骤： 
步骤A：报文接收，FPGA模块接收来自至少一路物理层收发器传送来的报文；
步骤B：报文传输，FPGA模块的报文接收模块将接收的报文经CPU读写端口传递给CPU模块的报文检测模块；
步骤C：报文完整性检测，检测报文中是否含有预期的帧序号，过滤不含预期帧序号的报文；
步骤D：冗余检查，冗余检查模块接收报文检测模块发送来的含有预期帧序号的报文，并判断接收的报文中含有的有效帧：
若为有效帧则发送给CPU模块内部的应用软件进行处理；若含有预期帧序号的报文为复制帧，则删除复制复制帧。
本发明的有益效果为：该冗余接收系统将现有技术在FPGA模块中进行冗余处理的模块设置到了CPU模块中，提高了FPGA工作的灵活性，降低了FPGA模块的逻辑设计工作量。
附图说明
图1为简化的AFDX冗余接收系统的原理框图。
具体实施方式
现有技术的AFDX冗余接收系统实现冗余的接收、检测和发送的硬件模块均是设置在FPGA模块中，使得FPGA的逻辑实现变得比较复杂，逻辑设计工作量大， FPGA成本比较高，欠缺灵活性。
为此本方案提供的AFDX冗余接收系统的方案为：所述FPGA模块包括至少一条由报文接收模块和CPU读写端口连接在一起组成的电路；所述CPU模块包括报文检测模块和冗余检查模块；所述物理层收发器与报文检测模块的个数与FPGA模块内的电路条数相匹配；
所述物理层收发器、报文接收模块、CPU读写端口和报文检测模块依次连接在一起，所有报文检测模块均与冗余检查模块连接。
系统改进后，由于处理冗余报文的步骤是在CPU模块中完成的，所述FPGA模块为FPGA芯片；所述FPGA模块包括两条由报文接收模块和CPU读写端口连接在一起组成的电路；物理层收发器选用快速以太网物理层收发器。
采用该系统进行报文的处理：FPGA模块接收至少一个快速以太网物理层收发器发送来的报文；FPGA模块的报文接收模块将接收的报文经CPU读写端口传递给CPU模块的报文检测模块；报文检测模块对接收的报文进行检测，判断报文中是否含有预期的帧序号，并过滤不含预期帧序号的报文；经上步骤判断保留的报文发送给冗余检查模块进行冗余检查，冗余检查模块接收报文检测模块发送来的含有预期的帧序号的报文，并判断接收的报文中含有的有效帧：若为有效帧则发送给CPU模块内部的应用软件进行处理；若含有预期帧序号的报文为复制帧，则删除复制复制帧，则删除复制复制帧。
该冗余接收系统改进后，将现有技术在FPGA模块中进行冗余处理的模块设置到了CPU模块中，提高了FPGA工作的灵活性，降低了FPGA模块的逻辑设计工作量。
虽然结合附图对本发明的具体实施方式进行了详细地描述，但不应理解为对本专利的保护范围的限定。在权利要求书所描述的范围内，本领域技术人员不经创造性劳动即可做出的各种修改和变形仍属本专利的保护范围。

Claims (5)

1.一种简化的AFDX冗余接收系统，包括物理层收发器、FPGA模块和CPU模块，其特征在于：所述FPGA模块包括至少一条由报文接收模块和CPU读写端口连接在一起组成的电路；所述CPU模块包括报文检测模块和冗余检查模块；所述物理层收发器与报文检测模块的个数与FPGA模块内的电路条数相匹配；
所述物理层收发器、报文接收模块、CPU读写端口和报文检测模块依次连接在一起，所有报文检测模块均与冗余检查模块连接。
2.根据权利要求1所述的简化的AFDX冗余接收系统，其特征在于：所述FPGA模块为FPGA芯片。
3.根据权利要1所述的简化的AFDX冗余接收系统，其特征在于：所述FPGA模块包括两条由报文接收模块和CPU读写端口连接在一起组成的电路。
4.根据权利要求1-3任一所述的简化的AFDX冗余接收系统，其特征在于：所述物理层收发器为快速以太网物理层收发器。
5.一种应用简化的AFDX冗余接收系统处理报文的方法，其特征在于：包括以下步骤：
步骤A：报文接收，FPGA模块接收来自至少一路物理层收发器传送来的报文；
步骤B：报文传输，FPGA模块的报文接收模块将接收的报文经CPU读写端口传递给CPU模块的报文检测模块；
步骤C：报文完整性检测，检测报文中是否含有预期的帧序号，过滤不含预期帧序号的报文；
步骤D：冗余检查，冗余检查模块接收报文检测模块发送来的含有预期帧序号的报文，并判断接收的报文中是否含有的有效帧：
若为有效帧则发送给CPU模块内部的应用软件进行处理；
若含有预期帧序号的报文为复制帧，则删除复制复制帧。
CN201310540172.3A 2013-11-05 2013-11-05 一种简化的afdx冗余接收系统及其处理报文的方法 Expired - Fee Related CN103577371B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310540172.3A CN103577371B (zh) 2013-11-05 2013-11-05 一种简化的afdx冗余接收系统及其处理报文的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310540172.3A CN103577371B (zh) 2013-11-05 2013-11-05 一种简化的afdx冗余接收系统及其处理报文的方法

Publications (2)

Publication Number Publication Date
CN103577371A true CN103577371A (zh) 2014-02-12
CN103577371B CN103577371B (zh) 2016-09-21

Family

ID=50049184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310540172.3A Expired - Fee Related CN103577371B (zh) 2013-11-05 2013-11-05 一种简化的afdx冗余接收系统及其处理报文的方法

Country Status (1)

Country Link
CN (1) CN103577371B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108255085A (zh) * 2016-12-28 2018-07-06 比亚迪股份有限公司 基于片上系统的控制器及轨道车辆

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110125960A1 (en) * 2006-07-28 2011-05-26 Drc Computer Corporation FPGA Co-Processor For Accelerated Computation
CN103024042A (zh) * 2012-12-13 2013-04-03 中国航空无线电电子研究所 Afdx终端协议栈及其数据接收与发送方法
CN103036685A (zh) * 2013-01-23 2013-04-10 南京航空航天大学 基于dp83849c的afdx接口转换器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110125960A1 (en) * 2006-07-28 2011-05-26 Drc Computer Corporation FPGA Co-Processor For Accelerated Computation
CN103024042A (zh) * 2012-12-13 2013-04-03 中国航空无线电电子研究所 Afdx终端协议栈及其数据接收与发送方法
CN103036685A (zh) * 2013-01-23 2013-04-10 南京航空航天大学 基于dp83849c的afdx接口转换器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王鹏: "AFDX交换机及交换芯片中关键模块的设计", 《中国优秀硕士论文全文数据库》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108255085A (zh) * 2016-12-28 2018-07-06 比亚迪股份有限公司 基于片上系统的控制器及轨道车辆
CN108255085B (zh) * 2016-12-28 2021-09-03 比亚迪股份有限公司 基于片上系统的控制器及轨道车辆

Also Published As

Publication number Publication date
CN103577371B (zh) 2016-09-21

Similar Documents

Publication Publication Date Title
CN105260337B (zh) 一种单片机的自动编址方法及系统
AU2011223511B2 (en) System and method for multiple concurrent virtual networks
CN102495920B (zh) 一种FPGA用基于PCIe的集成化逻辑分析模块
CN103207852B (zh) 多总线嵌入式处理装置
CN205563568U (zh) 一种基于fpga的高速数据采集装置
JP2022544985A (ja) イーサネットインターフェース、並びに関連するシステム、方法、及びデバイス
CN106789605A (zh) 一种铁路实时以太网trdp网关
CN107196771A (zh) 车载网络系统同步休眠方法、系统及网关控制器
CN103024042A (zh) Afdx终端协议栈及其数据接收与发送方法
CN102347830B (zh) 以太网同步方法和系统
CN203590251U (zh) 基于串行RapidIO总线的FlexRay控制系统
CN101631148A (zh) 串行通信协议中地址动态分配的通信方法
CN203706058U (zh) 一种基于can总线的多i/o板卡扩展结构
CN204256732U (zh) 基于PCI-Express接口的高速数据传输装置
CN102761488B (zh) 一种高速全双工交换以太网控制器
CN103577371A (zh) 一种简化的afdx冗余接收系统及其处理报文的方法
CN103728961B (zh) 数据采集方法、中转设备及电袋复合除尘器监控系统
CN104038550B (zh) 数据通信方法及其装置、存储系统
CN102841875A (zh) 一种具有智能总线接口的主机及安防系统
CN105991788A (zh) 基于nfc通讯实现从机网络地址分配的方法
CN102724144B (zh) 自适应网关装置及其传输数据的方法
CN104410664A (zh) 基于虚拟化桌面环境的全双工音频传输系统及方法
CN209358570U (zh) 一种适用于电网信息安全的网络隔离设备
CN103116560B (zh) 可编程刀片服务器结构
CN106899545A (zh) 一种终端安全通信的系统和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20161208

Address after: 610041 Chengdu hi tech Zone Science and Technology Incubation Park

Patentee after: Chengdu Goldenway Electronic Co., Ltd.

Address before: 610041 Chengdu hi tech Zone Science and Technology Incubation Park

Patentee before: CHENGDU GOLDENWAY TECHNOLOGY CO., LTD.

PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Simplified AFDX (full-duplex switched Ethernet) redundancy receiving system and method for processing message by same

Effective date of registration: 20171215

Granted publication date: 20160921

Pledgee: Agricultural Bank of China Limited by Share Ltd Chengdu Qingyang branch

Pledgor: Chengdu Goldenway Electronic Co., Ltd.

Registration number: 2017510000091

PE01 Entry into force of the registration of the contract for pledge of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160921

Termination date: 20191105

CF01 Termination of patent right due to non-payment of annual fee