CN108255085B - 基于片上系统的控制器及轨道车辆 - Google Patents

基于片上系统的控制器及轨道车辆 Download PDF

Info

Publication number
CN108255085B
CN108255085B CN201611239072.7A CN201611239072A CN108255085B CN 108255085 B CN108255085 B CN 108255085B CN 201611239072 A CN201611239072 A CN 201611239072A CN 108255085 B CN108255085 B CN 108255085B
Authority
CN
China
Prior art keywords
processor
chip
controller
gate array
field programmable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611239072.7A
Other languages
English (en)
Other versions
CN108255085A (zh
Inventor
王发平
其他发明人请求不公开姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BYD Co Ltd
Original Assignee
BYD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BYD Co Ltd filed Critical BYD Co Ltd
Priority to CN201611239072.7A priority Critical patent/CN108255085B/zh
Publication of CN108255085A publication Critical patent/CN108255085A/zh
Application granted granted Critical
Publication of CN108255085B publication Critical patent/CN108255085B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0421—Multiprocessor system
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/22—Pc multi processor system
    • G05B2219/2229—Multiprocessing, change over from master slave to peer to peer, no master

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Hardware Redundancy (AREA)
  • Logic Circuits (AREA)

Abstract

本申请提出一种基于片上系统的控制器及轨道车辆，其中，本申请实施例的基于片上系统的控制器，包括两个由处理器和FPGA集成的片上系统芯片，降低了电路的功耗和成本，减小了电路板面积，提高了电路的电磁兼容性，且通过两个功能和结构完全一致的片上系统芯片，实现了电路容错，提高了电路的可靠性和稳定性。

Description

基于片上系统的控制器及轨道车辆
技术领域
本申请涉及轨道交通技术领域，尤其涉及一种基于片上系统的控制器及轨道车辆。
背景技术
目前，轨道车辆中的电子系统在设计时，通常是根据设计要求的功能模块对整个系统进行综合，即根据设计要求的功能，寻找相应的集成电路，再根据设计要求的技术指标，设计所选电路的连接形式和参数。
这种设计方式，得到的是一个以功能集成电路为基础，将分布式的器件集合的电子系统。电子系统的复杂度较高，可靠性低，且电路板布板面积达，电磁兼容性差。
发明内容
本申请旨在至少在一定程度上解决相关技术中的技术问题之一。
为此，本申请的第一个目的在于提出一种基于片上系统的控制器，降低了控制器的功耗和成本，减小了控制器的电路板面积，提高了电路的电磁兼容性，且通过两个功能和结构完全一致的片上系统芯片，实现了电路容错，提高了电路的可靠性和稳定性。
本申请的第二个目的在于提出一种轨道车辆。
为达上述目的，本申请第一方面实施例提出了一种基于片上系统的控制器，包括：第一片上系统芯片和第二片上系统芯片，其中，所述第一片上系统芯片的功能和结构与所述第二片上系统芯片的功能和结构相同；
所述第一片上系统芯片中包括第一处理器和第一现场可编程逻辑门阵列；所述第二片上系统芯片中包括第二处理器和第二现场可编程门阵列；
所述第一现场可编程门阵列与所述第二现场可编程门阵列通过数字隔离通道连接，用于实现所述第一片上系统芯片和所述第二片上系统芯片间的数据通信；
所述第一处理器通过通信单元与总线连接，用于在确定所述第二处理器的处理结果与所述第一处理器的处理结果相同时，向外输出控制信号。
本申请实施例的基于片上系统的控制器，包括两个由处理器和FPGA集成的片上系统芯片，降低了电路的功耗和成本，减小了电路板面积，提高了电路的电磁兼容性，且通过两个功能和结构完全一致的片上系统芯片，实现了电路容错，提高了电路的可靠性和稳定性。
为达上述目的，本申请第二方面实施例提出了一种轨道车辆，包括：如上所述的基于片上系统的控制器。
本申请实施里提供的轨道车辆的控制器，包括两个由处理器和FPGA集成的片上系统芯片，降低了电路的功耗和成本，减小了电路板面积，提高了电路的电磁兼容性，且通过两个功能和结构完全一致的片上系统芯片，实现了电路容错，提高了电路的可靠性和稳定性。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1是本申请一个实施例的基于片上系统的控制器结构示意图；
图2是一个实施例的基于片上系统的控制器结构示意图；
图3本申请一个实施例的片上系统芯片中的逻辑控制示意图；
图4为本申请一个实施例的轨道车辆结构示意图。
附图标记说明：
第一片上系统芯片-1； 第二片上系统芯片-2； 第一HPS-11；
第一FPGA-12； 第二HPS-21； 第二FPGA-22；
数字隔离通道-3； 总线-4； 串行总线控制单元-51；
串行总线控制单元-52； 5171卡存储单元-61； 卡存储单元-62；
以太网通信控制单元-71； 以太网通信控制单元-72； 接口面板-8；
温度传感器-91； 温度传感器-92； 时钟信号单元-10；
隔离通信单元-101； 局域网通信单元-131； 局域网通信单元-132；
状态指示灯单元-141； 状态指示灯单元-142； 总线桥单元-15；
轨道车辆-40； 基于片上系统的控制器-41。
具体实施方式
下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。
下面参考附图描述本申请实施例的基于片上系统的控制器及轨道车辆。
图1是本申请一个实施例的基于片上系统的控制器结构示意图。
如图1所示，该基于片上系统的控制器包括：第一片上系统(SystemonChip，简称SOC)芯片1和第二片上系统芯片2。
其中，所述第一片上系统芯片1的功能和结构与所述第二片上系统芯片2的功能和结构相同；
所述第一片上系统芯片1中包括第一处理器(HPS)11和第一现场可编程逻辑门阵列(Field Programmable Gate Array，简称FPGA)12；所述第二片上系统芯片2中包括第二处理器21和第二现场可编程逻辑门阵列22；
所述第一现场可编程逻辑门阵列12与所述第二现场可编程逻辑门阵列22通过数字隔离通道3连接，用于实现所述第一片上系统芯片1和所述第二片上系统芯片2间的数据通信；
所述第一处理器11通过通信单元与总线4连接，用于在确定所述第二处理器21的处理结果与所述第一处理器11的处理结果相同时，向外输出控制信号。
具体的，本申请实施例中，采用两个片上系统芯片组成控制器，由于片上系统芯片中将处理器和FPGA集成在一起，可以降低控制器的功耗和成本，并且减小电路板的面积。且由于集成的片上系统芯片的引入，可以减少控制器中分离器件，从而可以降低电路板的布板难度，提高控制器的电磁兼容性。并且集成后的片上系统芯片中，处理器和FPGA之间的总线架构的性能较高，从而可以提高处理器与FPGA之间数据通路的吞吐量，从而增强系统的性能。
具体实现时，本申请实施例中，通过在控制器中设置两个功能和结构完全相同的第一片上系统芯片1和第二片上系统芯片2，来使得控制器实现冗错，从而提高控制器的可靠性。
其中，如图1所示，第一FPGA12和第二FPGA22，可通过数字隔离通道3连接，用于进行第一SOC芯片1和第二SOC芯片2间的数据通信。
数据的具体传输过程可以为：第一处理器11从外界接收到数据后，通过第一SOC芯片1的内部总线，发送给第一FPGA12，第一FPGA12之后将数据通过数字隔离通道3发送给第二FPGA22，第二FPGA22再通过第二SOC芯片的内部总线发送给第二处理器21，第二处理器21根据处理逻辑，对接收的数据进行处理后，确定控制信号，然后将控制信号通过内部总线发送给第二FPGA22，再由第二FPGA22通过数字隔离通道3发送给第一FPGA12，再由第一FPGA12通过内部总线，发送给第一处理器11，由第一处理器11判断其得到的控制信号与第二处理器21得到的控制信号是否相同，若相同，再通过通信单元向外输出控制信号。
需要说明的是，本申请实施例中，还可以由第二处理器21，判断第一处理器11的处理结果与第二处理21得到的处理结果是否相同。也就是说，第一处理器11在得到处理结果后，先将处理结果通过内部总线发送给第一FPGA12，然后再由第一FPGA12通过数字隔离通道3将处理结果发送给第二FPGA22，第二FPGA22再将第一处理器11的处理结果通过内部总线发送给第二处理器21，由第二处理器21确定了二者结果是否一致后，再将确定的结果通过上述路径，返回给第一处理器11，由第一处理器11最终确定是否输出控制信号。
通过上述分析可知，本申请实施例中，基于SOC设计的控制器，由于SOC芯片中将处理器与FPGA集成在一起，从而降低了电路的功耗和成本，减小电路板的面积，提高了电路的电磁兼容性和电路的可靠性。
图2是本申请另一个实施例的基于片上系统的控制器结构示意图。如图2所示，该控制器中，还包括：两个串行总线控制单元51、52及两个卡存储单元61、62；
所述两个串行总线控制单元51和52的一端，分别与所述第一处理器11及所述第二处理器21连接，所述两个串行总线控制单元51和52的另一端，分别与外部电路连接，用于进行数据的移动存储和备份；
所述两个卡(Miscro SD)存储单元61和62分别与所述第一FPGA12及所述第二FPGA22连接，用于为所述第一FPGA12及所述第二FPGA22提供存储卡座，以实现数据的卡存储和备份。
其中，串行总线控制单元51和52，可以为USB On-The-Go，简称，USB OGT接口，用于实现不同制式的数据移动。
通过将SOC芯片中的FPGA分别与通用的SD卡座连接，可以方便数据的卡存储和备份，进一步提高系统的可靠性。
进一步地，如图2所示，该电路还包括：两个以太网通信控制单元71和72。
其中，所述两个以太网通信控制单元71和72的一端，分别与所述第一处理器11及所述第二处理器21连接，所述两个以太网通信控制单元71和72的另一端，分别与接口面板8连接，以使所述第一处理器11及所述第二处理器21实现以太网通信。
另外，如图2所示，该电路还包括：两个温度传感器91和92。
所述两个温度传感器91和92分别与所述第一处理器11及所述第二处理器21连接，用于采集所述第一处理器11及所述第二处理器21的温度。
具体的，由于处理器在工作过程中会产生热量，从而引起处理器的温度升高，当处理器温度过高时，就会影响处理器的安全性，因此本申请实施例中，可以在SOC芯片外靠近其内部处理器的一侧设置温度传感器，以实时采集处理器的温度，进而根据处理器的温度，对处理器的工作频率等进行控制，以使处理器的温度保持在安全范围内。
在本申请一种可能的实现形式中，如图2所示，该电路中，还包括：一个时钟信号单元10；
所述时钟信号单元10与所述第一处理器11连接，用于为所述第一处理器11提供时钟。
具体的，由于该控制器中，仅第一处理器11用于与外界总线进行数据通信，因此，本申请实施例中，仅需为第一处理器11设置一个时钟信号单元10，以保证第一处理器11与外部总线时钟信号同步。
可以理解的是，由于第一FPGA12与第二FPGA22之间可以进行数据交互，因此第一FPGA12还可以通过数字隔离通道3将时钟信号发送给第二FPGA22，第二FPGA22再通过内部总线，将时钟信号发送给第二处理器21，从而保证第二处理器21与第一处理器11间时钟信号一致。
进一步地，该控制器中，还包括：隔离通信单元101。
所述隔离通信单元101分别与所述第一处理器11及所述总线4连接，用于对实现对所述第一处理器11的输入输出模块进行通信诊断。
其中，如图2所示，该隔离通信单元101，可以为RS485串行通信接口。
另外，该控制器中，还包括：两个局域网通信单元131和132。
所述两个局域网通信单元131和132的一端，分别与所述第一处理器11及所述第二处理器21连接，所述两个局域网通信单元131和132的另一端，分别与总线4连接，用于控制与所述总线4的数据通信。
具体的，如图2所示，局域网通信单元131和132具体可以为：CAN通信接口。
在具体实现时，该控制器中，还可以包括：两个状态指示灯单元141和142。
其中，所述两个状态指示灯单元141和142，分别与所述第一FPGA12及所述第二FPGA22连接，分别用于指示所述第一FPGA12及所述第二FPGA22的通信连接及数据收发的状态。
可以理解的是，状态指示灯单元141和142中，可以包括多个发光二极管，简称LED，不同的LED用于指示FPGA的不同功能，从而使得工作人员，可以根据LED灯的状态，准确确定电路的工作状态。
进一步地，该控制器中，还包括：总线桥单元15。
所述总线桥单元15，用于与所述第一FPGA12及所述总线4连接，用于对所述总线4的接口进行控制。
其中，总线桥单元15的形式，可以根据外部总线的形式确定，比如外部总线为CPCI总线时，该总线桥单元15即为CPCI总线接口，比如为PCI9054接口。
另外，如图2所示，该控制器中，各处理器还可以分别与NAND-FALASH内存、铁电存储器(ferromagnetic random access memory，简称FRAM)及DDR3等连接，以实现数据的存储与备份。
进一步地，如图2所示，该控制器中，还各FPGA还可以分别通过数字量输出和数字量输入单元，与总线进行连接，以实现各SOC芯片的数字量输入和输出。
该控制器在具体工作时，每个SOC芯片中的处理器侧外设连接及FPGA内部逻辑控制如图3所示。HPS处理器与FPGA之间可以通过高性能的内部总线AVALON-MM总线连接，可灵活配置互为主从。处理器可以通过该该总线监控FPGA侧的各个控制模块。
本申请实施例的基于片上系统的控制器，包括两个由处理器和FPGA集成的片上系统芯片，降低了电路的功耗和成本，减小了电路板面积，提高了电路的电磁兼容性，且通过两个功能和结构完全一致的片上系统芯片，实现了电路容错，提高了电路的可靠性和稳定性。
基于上述实施例提供的基于片上系统的控制器，本申请再一方面提供一种轨道车辆。
图4为本申请一个实施例的轨道车辆结构示意图。
如图4所示，该轨道车辆40，包括基于片上系统的控制器41。
其中，所述基于片上系统的控制器的结构和工作原理可参照上述各实施例的解释说明，此处不再赘述。
本申请实施里提供的轨道车辆的控制器中，包括两个由处理器和FPGA集成的片上系统芯片，降低了电路的功耗和成本，减小了电路板面积，提高了电路的电磁兼容性，且通过两个功能和结构完全一致的片上系统芯片，实现了电路容错，提高了轨道车辆的可靠性和稳定性。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构或者特点包含于本申请的至少一个实施例或示例中。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本申请的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本申请的实施例所属技术领域的技术人员所理解。
应当理解，本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。
上述提到的存储介质可以是只读存储器，磁盘或光盘等。尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种基于片上系统的控制器，其特征在于，包括：第一片上系统芯片和第二片上系统芯片，其中，所述第一片上系统芯片的功能和结构与所述第二片上系统芯片的功能和结构相同；
所述第一片上系统芯片中包括第一处理器和第一现场可编程逻辑门阵列；所述第二片上系统芯片中包括第二处理器和第二现场可编程门阵列；
所述第一现场可编程门阵列与所述第二现场可编程门阵列通过数字隔离通道连接，用于实现所述第一片上系统芯片的所述第一处理器和所述第二片上系统芯片的所述第二处理器间的数据通信，所述第一处理器或所述第二处理器判断所述第二处理器的处理结果与所述第一处理器的处理结果是否相同；
所述第一处理器通过通信单元与总线连接，用于在确定所述第二处理器的处理结果与所述第一处理器的处理结果相同时，向外输出控制信号。
2.如权利要求1所述的控制器，其特征在于，还包括：两个串行总线控制单元及两个卡存储单元；
所述两个串行总线控制单元的一端，分别与所述第一处理器及所述第二处理器连接，所述两个串行总线控制单元的另一端，分别与外部电路连接，用于进行数据的移动存储和备份；
所述两个卡存储单元分别与所述第一现场可编程逻辑门阵列及所述第二现场可编程逻辑门阵列连接，用于为所述第一现场可编程逻辑门阵列及所述第二现场可编程逻辑门阵列提供存储卡座，以实现数据的卡存储和备份。
3.如权利要求1所述的控制器，其特征在于，还包括：两个以太网通信控制单元；
所述两个以太网通信控制单元的一端，分别与所述第一处理器及所述第二处理器连接，所述两个以太网通信控制单元的另一端，分别与接口面板连接，以使所述第一处理器及所述第二处理器实现以太网通信。
4.如权利要求1所述的控制器，其特征在于，还包括：两个温度传感器；
所述两个温度传感器分别与所述第一处理器及所述第二处理器连接，用于采集所述第一处理器及所述第二处理器的温度。
5.如权利要求1-4任一所述的控制器，其特征在于，还包括：时钟信号单元；
所述时钟信号单元与所述第一处理器连接，用于为所述第一处理器提供时钟。
6.如权利要求5所述的控制器，其特征在于，还包括：隔离通信单元；
所述隔离通信单元分别与所述第一处理器及所述总线连接，用于对实现对所述第一处理器的输入输出模块进行通信诊断。
7.如权利要求6所述的控制器，其特征在于，还包括：两个局域网通信单元；
所述两个局域网通信单元的一端，分别与所述第一处理器及所述第二处理器连接，所述两个局域网通信单元的另一端，分别与总线连接，用于控制与所述总线的数据通信。
8.如权利要求7所述的控制器，其特征在于，还包括：两个状态指示灯单元；
所述两个状态指示灯单元，分别与所述第一现场可编程逻辑门阵列及所述第二现场可编程逻辑门阵列连接，分别用于指示所述第一现场可编程逻辑门阵列及所述第二现场可编程逻辑门阵列的通信连接及数据收发的状态。
9.如权利要求6或7所述的控制器，其特征在于，还包括：总线桥单元；
所述总线桥单元，用于与所述第一现场可编程逻辑门阵列及所述总线连接，用于对所述总线的接口进行控制。
10.一种轨道车辆，其特征在于包括如权利要求1-9任一所述的基于片上系统的控制器。
CN201611239072.7A 2016-12-28 2016-12-28 基于片上系统的控制器及轨道车辆 Active CN108255085B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611239072.7A CN108255085B (zh) 2016-12-28 2016-12-28 基于片上系统的控制器及轨道车辆

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611239072.7A CN108255085B (zh) 2016-12-28 2016-12-28 基于片上系统的控制器及轨道车辆

Publications (2)

Publication Number Publication Date
CN108255085A CN108255085A (zh) 2018-07-06
CN108255085B true CN108255085B (zh) 2021-09-03

Family

ID=62720514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611239072.7A Active CN108255085B (zh) 2016-12-28 2016-12-28 基于片上系统的控制器及轨道车辆

Country Status (1)

Country Link
CN (1) CN108255085B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113428096A (zh) * 2021-08-27 2021-09-24 武汉元丰汽车电控系统股份有限公司 数据采集卡、设备和方法
CN117217320B (zh) * 2023-11-07 2024-02-20 苏州元脑智能科技有限公司 一种测控系统、数据处理方法、电子设备及存储介质

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101239592A (zh) * 2008-03-12 2008-08-13 中国人民解放军国防科学技术大学 磁悬浮列车的控制器
CN102192765A (zh) * 2010-03-10 2011-09-21 连云港杰瑞电子有限公司 一种多通道并行隔离a/d采集处理方法
CN102624079A (zh) * 2012-03-15 2012-08-01 东南大学 一种基于双微处理器架构的固态开关控制系统
CN102789166A (zh) * 2011-05-16 2012-11-21 铁道部运输局 基于二乘二取二安全冗余系统的安全控制装置及系统
CN102969949A (zh) * 2012-10-31 2013-03-13 中国科学院长春光学精密机械与物理研究所 一种高精度永磁同步电机伺服控制器
CN103577371A (zh) * 2013-11-05 2014-02-12 成都金本华科技股份有限公司 一种简化的afdx冗余接收系统及其处理报文的方法
CN105335327A (zh) * 2015-10-13 2016-02-17 电子科技大学 基于Soc的可重构/双冗余VPX3U信号处理载板
CN205068150U (zh) * 2015-10-20 2016-03-02 中车大连电力牵引研发中心有限公司 冗余控制系统
CN205507453U (zh) * 2015-08-21 2016-08-24 上海船舶运输科学研究所 一种用于舰船冗余网络的高速can总线扩展板
CN105929765A (zh) * 2016-07-01 2016-09-07 沈阳远大电力电子科技有限公司 一种冗余控制系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101900777B (zh) * 2009-05-27 2012-08-08 河南省电力勘测设计院 电力系统监测方法及其装置
CN202217021U (zh) * 2011-09-01 2012-05-09 比亚迪股份有限公司 一种用于电磁兼容暗室测试系统的测试装置
CN102707678B (zh) * 2012-05-16 2014-11-12 中国铁道科学研究院机车车辆研究所 一种轨道交通车辆网络系统的输入输出工作站

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101239592A (zh) * 2008-03-12 2008-08-13 中国人民解放军国防科学技术大学 磁悬浮列车的控制器
CN102192765A (zh) * 2010-03-10 2011-09-21 连云港杰瑞电子有限公司 一种多通道并行隔离a/d采集处理方法
CN102789166A (zh) * 2011-05-16 2012-11-21 铁道部运输局 基于二乘二取二安全冗余系统的安全控制装置及系统
CN102624079A (zh) * 2012-03-15 2012-08-01 东南大学 一种基于双微处理器架构的固态开关控制系统
CN102969949A (zh) * 2012-10-31 2013-03-13 中国科学院长春光学精密机械与物理研究所 一种高精度永磁同步电机伺服控制器
CN103577371A (zh) * 2013-11-05 2014-02-12 成都金本华科技股份有限公司 一种简化的afdx冗余接收系统及其处理报文的方法
CN205507453U (zh) * 2015-08-21 2016-08-24 上海船舶运输科学研究所 一种用于舰船冗余网络的高速can总线扩展板
CN105335327A (zh) * 2015-10-13 2016-02-17 电子科技大学 基于Soc的可重构/双冗余VPX3U信号处理载板
CN205068150U (zh) * 2015-10-20 2016-03-02 中车大连电力牵引研发中心有限公司 冗余控制系统
CN105929765A (zh) * 2016-07-01 2016-09-07 沈阳远大电力电子科技有限公司 一种冗余控制系统

Also Published As

Publication number Publication date
CN108255085A (zh) 2018-07-06

Similar Documents

Publication Publication Date Title
CN110361979B (zh) 一种铁路信号领域的安全计算机平台
CN102104515B (zh) 耦合装置、包括耦合装置的系统和用于该系统的方法
EP3618363B1 (en) Network interface device and method for operating a network interface device
CN110351174B (zh) 一种模块冗余的安全计算机平台
CN107953890B (zh) 用于处理用于自动化车辆的数据的方法
JP2018518857A (ja) 車両の電子制御システムに冗長性を付与する方法及び装置
US20080040636A1 (en) Integrated circuit having a subordinate test interface
US10594587B2 (en) Operation method of communication node for diagnosing vehicle network
US10673986B2 (en) Operation method of communication node for selective wake-up in vehicle network
CN108255085B (zh) 基于片上系统的控制器及轨道车辆
EP2860640A2 (en) Systems and methods of using an SPI controller
RU2679706C2 (ru) Двухканальная архитектура
CN108255123B (zh) 基于三取二软硬件表决的列车lcu控制设备
CN110442073B (zh) 一种多余度飞机管理计算机mio板通道故障逻辑判断方法
US20130253706A1 (en) Safety signal processing system
US20190196571A9 (en) Operation methods of communication node in network
US20210049057A1 (en) Processing device
US11084435B2 (en) Control device and control system
US20170300447A1 (en) System on a chip having high operating certainty
CN103885421B (zh) 一种标准总线控制器
US7694053B2 (en) Slave assembly for determining source of data received over a two-wire master-slave communications bus
US20070016312A1 (en) Methods, circuits, and computer program products for assigning identifiers to modules in uninterruptible power supply systems
US9988139B2 (en) Fault tolerant electronic control architecture for aircraft actuation system
RU146542U1 (ru) Вычислительная система с внекристальным мажоритированием и внутрикристальным дублированием
US20200089583A1 (en) Configuration and method to guarantee high integrity data in a redundant voting data system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant