CN103560133A - 基于硅基的光无源集成器件设计平台及其制作方法 - Google Patents
基于硅基的光无源集成器件设计平台及其制作方法 Download PDFInfo
- Publication number
- CN103560133A CN103560133A CN201310492016.4A CN201310492016A CN103560133A CN 103560133 A CN103560133 A CN 103560133A CN 201310492016 A CN201310492016 A CN 201310492016A CN 103560133 A CN103560133 A CN 103560133A
- Authority
- CN
- China
- Prior art keywords
- sandwich layer
- silica
- passive integrated
- design platform
- bottom breaker
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
本发明公开了一种基于硅基的光无源集成器件设计平台及其制作方法，属一种用于光纤通讯的元件，包括芯片衬底，芯片衬底的材质为硅基材料；芯片衬底的上方涂覆有下缓冲层，下缓冲层的上方还涂覆有上缓冲层，所述下缓冲层与上缓冲层之间还设有芯层；所述芯层由下缓冲层与上缓冲层完全包覆；芯层上设有呈图案状的引导光路。通过采用硅基材料替代石英作为芯片衬底，由于硅基的硬度比石英要高，且价格便宜，因此可有效降低光波导分路器芯片的生产成本，而增设的上下缓冲层可保证芯片薄膜厚度以及折射率均匀性，且增加芯片薄膜的致密性和粘附性，通过将芯层的折射率控制在一个较高的范围内，可以大大减少光无源集成电路的尺寸，提高单片晶圆的器件产率。
Description
技术领域
本发明涉及一种用于第四代移动通信（TD-LTE）技术的光纤通讯的元件，更具体的说，本发明主要涉及一种基于硅基的光无源集成器件设计平台及其制作方法。
背景技术
目前公众所知的光无源集成电路芯片的制作方法采用石英作为衬底，在石英表面镀钛，再在上面沉积和光刻出所需要的光路；然而，前述的工艺与标准的微电子制造工艺不同，需要大量采用特种工艺设备，因而需要增加巨额的特种设备投入，不利于光无源集成电路芯片生产成本的控制，同时石英镀钛面上的光路由于缺乏缓冲介质，实际使用时会对光波的传输造成衰减现象，因而有必要针对光无源集成电路芯片的结构及其制造方法做进一步的研究和改进。
发明内容
本发明的目的之一在于针对上述不足，提供一种基于硅基的光无源集成器件设计平台及其制作方法，以期望解决现有技术中石英衬底的光无源集成电路芯片生产升本高，且在进行光波引导时易造成其衰减等技术问题。
为解决上述的技术问题，本发明采用以下技术方案：
本发明一方面提供了一种基于硅基的光无源集成器件设计平台，包括芯片衬底，所述芯片衬底的材质为硅基材料；所述芯片衬底的上方涂覆有下缓冲层，所述下缓冲层的上方还涂覆有上缓冲层，所述下缓冲层与上缓冲层之间还设有芯层；所述芯层由下缓冲层与上缓冲层完全包覆；所述芯层上设有呈图案状的引导光路。
作为优选，进一步的技术方案是：所述下缓冲层与上缓冲层的厚度均为10至20微米。
更进一步的技术方案是：所述芯层厚度为1至5微米。
更进一步的技术方案是：所述下缓冲层与上缓冲层的材质为四乙氧基硅烷。
更进一步的技术方案是：所述芯层的材质为氮氧化硅。
本发明另一方面提供了一种上述基于硅基的光无源集成器件设计平台的制作方法，所述的方法包括如下步骤：
步骤A、下缓冲层生长，在硅基材料的芯片衬底上涂覆液态的四乙氧基硅烷，并经过高温退火处理以形成下缓冲层；
步骤B、芯层生长，采用硅烷、一氧化碳与氮气的混合气体在下缓冲层的表面进行粒子沉积以形成芯层；
步骤C、芯层图案制作，在芯层表面涂覆光刻胶，并在掩模板上预设图案，通过将掩模板与光刻胶层进行对准及图案曝光，使得光刻胶层上显影呈现的图案与掩模板上预设的图案完全一致，然后按照光刻胶层上显影的图案，通过反应离子刻蚀法在芯层上形成与光刻胶层上相同的图案，最后去除光刻胶；
步骤D、重复步骤A，在芯层的上方生长上缓冲层，使芯层处于上缓冲层与下缓冲层之间。
作为优选，进一步的技术方案是：所述步骤A中的液态四乙氧基硅烷的高温退火处理的温度为1000至1400摄氏度，处理时间为18至54小时。
更进一步的技术方案是：所述步骤B中通过控制硅烷、一氧化碳与氮气在混合气体中所占的比例，将生长后的芯层的折射率控制在1.46％至2.0％的范围内；所述混合气体中硅烷占氮气总量的1％至于4％，所述一氧化氮占硅烷与氮气混合气体的0.6％至2.0％。
更进一步的技术方案是：所述步骤C中光刻胶层的厚度为2至6微米。
更进一步的技术方案是：所述步骤C中去除光刻胶后，对由下缓冲层与芯层组成的晶圆进行清洗，再执行步骤D。
与现有技术相比，本发明的有益效果之一是：通过采用硅基材料替代石英作为芯片衬底，由于硅基的硬度比石英要高，且价格便宜，因此可有效降低光无源集成电路芯片的生产成本，而增设的上下缓冲层可保证芯片薄膜厚度以及折射率均匀性，且增加芯片薄膜的致密性和粘附性，通过将芯层的折射率控制在一个较高的范围内，可以大大减少光无源集成电路的尺寸，提高单片晶圆的器件产率；同时本发明所提供的一种基于硅基的光无源集成器件设计平台的结构及其制作工艺简单，可兼容当前的互补金属氧化物半导体（CMOS）工艺，并尤其适用于移动互联网和第四代移动通信（TD-LTE）产业，利于工业化、大规模生产，且可在通信领域中的所有光无源集成器件上使用，应用范围广阔。
附图说明
图1为用于说明本发明一个实施例的结构示意图；
图中，1为芯片衬底，2为上缓冲层、3为下缓冲层、4为芯层。
具体实施方式
下面结合附图对本发明作进一步阐述。
参考图1所示，本发明的一个实施例是一种基于硅基的光无源集成器件设计平台，与现有技术相互类似，其应当包括芯片衬底1，而与现有技术所不同的是，该芯片衬底1的材质为硅基材料；并且在该芯片衬底1的上方涂覆有下缓冲层3，同时该下缓冲层3的上方还涂覆有上缓冲层2，所述下缓冲层3与上缓冲层2之间还设有芯层4；正如图中所示出的，该芯层4由下缓冲层3与上缓冲层2完全包覆；且该芯层4上还需要设置呈图案状的引导光路。
在本发明用于解决技术问题更加优选的一个实施例中，发明人为使芯片能有效控制光能量的分配，针对上述各个结构的参数进行了试验，经试验得出，当下缓冲层3与上缓冲层2的厚度为10至20微米，且芯层的厚度为1至5微米时，芯片的导光率及折射均匀性较好。
进一步的，上述下缓冲层3与上缓冲层2的材质优选为四乙氧基硅烷，而芯层的材质优选为氮氧化硅，再如图1所示，下缓冲层3、上缓冲层2的面积需远大于芯层4的面积。
在本发明的另一实施例中，还提供了一种上述实施例中基于硅基的光无源集成器件设计平台的具体制作工艺，该工艺方法包括且可以依次按照如下步骤操作：
步骤A、下缓冲层3生长，在硅基材料的芯片衬底1上涂覆液态的四乙氧基硅烷，并经过高温退火处理以形成下缓冲层3；
步骤B、芯层4生长，采用硅烷、一氧化碳与氮气的混合气体在下缓冲层3的表面进行粒子沉积以形成芯层4；
步骤C、芯层4图案制作，在芯层4表面涂覆光刻胶，并在掩模板上预设图案，通过将掩模板与光刻胶层进行对准及图案曝光，使得光刻胶层上显影呈现的图案与掩模板上预设的图案完全一致，然后按照光刻胶层上显影的图案，通过反应离子刻蚀法在芯层4上形成与光刻胶层上相同的图案，最后去除光刻胶；在本步骤中，为方便将光刻胶层上显影呈现的图案与掩模板上预设的图案相互对准，还可预先在芯片衬底1上增设V型槽，以该V型槽为基准，有利于前述的图案对准操作。
步骤D、重复步骤A，在芯层4的上方生长上缓冲层2，使芯层4处于上缓冲层2与下缓冲层3之间。
上述的反应离子刻蚀法为本领域中普遍采用的一种芯片刻蚀技术，可准确的在芯片上刻蚀出所需的光路，具体可参考公开号为CN102280337A的中国发明专利中所记载的方法，关于反应离子刻蚀法本身并不是本发明技术方案的核心，故此处不再详述。
在本发明用于解决技术问题，更加优选的一个实施例中，为使液态的四乙氧基硅烷固化后能形成上述实施例所提到的厚度，上述步骤A中的液态四乙氧基硅烷的高温退火处理的温度优选为1000至1400摄氏度，且处理时间优选为18至54小时。
再根据本发明的另一实施例，为保证芯层4的折射率，上述步骤B可通过控制硅烷、一氧化碳与氮气在混合气体中所占的比例，将生长后的芯层4的折射率控制在1.46％至2.0％的范围内；而前述混合气体中具体的配比用量可参考发明人在试验中所采用的数据：即硅烷占氮气总量的1％至于4％，而一氧化氮占硅烷与氮气混合气体的0.6％至2.0％。
进一步的，上述步骤C中光刻胶层的厚度可控制在2至6微米以内，而光刻胶又称之为光致抗蚀剂，是由感光树脂、增感剂（见光谱增感染料）和溶剂三种主要成分组成的对光敏感的混合液体。
另外，为避免光刻胶去除不彻底而影响芯片的折射率及折射均匀性，在上述步骤C中去除光刻胶后，需首先对由下缓冲层3与芯层4组成的晶圆进行清洗，再执行步骤D，即生长上缓冲层。
除上述以外，还需要说明的是，在本说明书中所谈到的“一个实施例”、“另一个实施例”、“实施例”等，指的是结合该实施例描述的具体特征、结构或者特点包括在本申请概括性描述的至少一个实施例中。在说明书中多个地方出现同种表述不是一定指的是同一个实施例。进一步来说，结合任一实施例描述一个具体特征、结构或者特点时，所要主张的是结合其他实施例来实现这种特征、结构或者特点也落在本发明的范围内。
尽管这里参照本发明的多个解释性实施例对本发明进行了描述，但是，应该理解，本领域技术人员可以设计出很多其他的修改和实施方式，这些修改和实施方式将落在本申请公开的原则范围和精神之内。更具体地说，在本申请公开、附图和权利要求的范围内，可以对主题组合布局的组成部件和/或布局进行多种变型和改进。除了对组成部件和/或布局进行的变型和改进外，对于本领域技术人员来说，其他的用途也将是明显的。
Claims (10)
1.一种基于硅基的光无源集成器件设计平台，包括芯片衬底（1），其特征在于：所述芯片衬底（1）的材质为硅基材料；所述芯片衬底（1）的上方涂覆有下缓冲层（3），所述下缓冲层（3）的上方还涂覆有上缓冲层（2），所述下缓冲层（3）与上缓冲层（2）之间还设有芯层（4）；所述芯层（4）由下缓冲层（3）与上缓冲层（2）完全包覆；所述芯层（4）上设有呈图案状的引导光路。
2.根据权利要求1所述的基于硅基的光无源集成器件设计平台，其特征在于：所述下缓冲层（3）与上缓冲层（2）的厚度均为10至20微米。
3.根据权利要求1或2所述的基于硅基的光无源集成器件设计平台，其特征在于：所述芯层（4）厚度为1至5微米。
4.根据权利要求1或2所述的基于硅基的光无源集成器件设计平台，其特征在于：所述下缓冲层（3）与上缓冲层（2）的材质为四乙氧基硅烷。
5.根据权利要求1所述的基于硅基的光无源集成器件设计平台，其特征在于：所述芯层（4）的材质为氮氧化硅。
6.一种权利要求1至5任意一项所述基于硅基的光无源集成器件设计平台的制作方法，其特征在于所述的方法包括如下步骤：
步骤A、下缓冲层（3）生长，在硅基材料的芯片衬底（1）上涂覆液态的四乙氧基硅烷，并经过高温退火处理以形成下缓冲层（3）；
步骤B、芯层（4）生长，采用硅烷、一氧化碳与氮气的混合气体在下缓冲层（3）的表面进行粒子沉积以形成芯层（4）；
步骤C、芯层（4）图案制作，在芯层（4）表面涂覆光刻胶，并在掩模板上预设图案，通过将掩模板与光刻胶层进行对准及图案曝光，使得光刻胶层上显影呈现的图案与掩模板上预设的图案完全一致，然后按照光刻胶层上显影的图案，通过反应离子刻蚀法在芯层（4）上形成与光刻胶层上相同的图案，最后去除光刻胶；
步骤D、重复步骤A，在芯层（4）的上方生长上缓冲层（2），使芯层（4）处于上缓冲层（2）与下缓冲层（3）之间。
7.根据权利要求6所述的基于硅基的光无源集成器件设计平台的制作方法，其特征在于：所述步骤A中的液态四乙氧基硅烷的高温退火处理的温度为1000至1400摄氏度，处理时间为18至54小时。
8.根据权利要求6所述的基于硅基的光无源集成器件设计平台的制作方法，其特征在于：所述步骤B中通过控制硅烷、一氧化碳与氮气在混合气体中所占的比例，将生长后的芯层（4）的折射率控制在1.46至2.0的范围内；所述混合气体中硅烷占氮气总量的1.46％至2.0％，所述一氧化氮占硅烷与氮气混合气体的0.6％至2.0％。
9.根据权利要求6所述的基于硅基的光无源集成器件设计平台的制作方法，其特征在于：所述步骤C中光刻胶层的厚度为2至6微米。
10.根据权利要求6所述的基于硅基的光无源集成器件设计平台的制作方法，其特征在于：所述步骤C中去除光刻胶后，对由下缓冲层（3）与芯层（4）组成的晶圆进行清洗，再执行步骤D。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310492016.4A CN103560133B (zh) | 2013-10-18 | 2013-10-18 | 基于硅基的光无源集成器件设计平台的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310492016.4A CN103560133B (zh) | 2013-10-18 | 2013-10-18 | 基于硅基的光无源集成器件设计平台的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103560133A true CN103560133A (zh) | 2014-02-05 |
| CN103560133B CN103560133B (zh) | 2015-09-09 |
Family
ID=50014342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310492016.4A Expired - Fee Related CN103560133B (zh) | 2013-10-18 | 2013-10-18 | 基于硅基的光无源集成器件设计平台的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103560133B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1549937A (zh) * | 2001-05-01 | 2004-11-24 | 纳幕尔杜邦公司 | 优化的多层光波导系统 |
| CN1573377A (zh) * | 2003-05-23 | 2005-02-02 | 三洋电机株式会社 | 光器件及其制造方法 |
| JP2009103827A (ja) * | 2007-10-22 | 2009-05-14 | Panasonic Electric Works Co Ltd | 光電複合基板及びその製造方法 |
| CN203536438U (zh) * | 2013-10-18 | 2014-04-09 | 绵阳芯联芯通信科技有限公司 | 基于硅基的光无源集成器件设计平台 |
-
2013
- 2013-10-18 CN CN201310492016.4A patent/CN103560133B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1549937A (zh) * | 2001-05-01 | 2004-11-24 | 纳幕尔杜邦公司 | 优化的多层光波导系统 |
| CN1573377A (zh) * | 2003-05-23 | 2005-02-02 | 三洋电机株式会社 | 光器件及其制造方法 |
| JP2009103827A (ja) * | 2007-10-22 | 2009-05-14 | Panasonic Electric Works Co Ltd | 光電複合基板及びその製造方法 |
| CN203536438U (zh) * | 2013-10-18 | 2014-04-09 | 绵阳芯联芯通信科技有限公司 | 基于硅基的光无源集成器件设计平台 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103560133B (zh) | 2015-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Pfeiffer et al. | Photonic damascene process for low-loss, high-confinement silicon nitride waveguides | |
| CN105607186B (zh) | 基于SiO2加载条形波导的波导布拉格光栅的制造方法 | |
| CN105607185B (zh) | 提高亚微米硅波导与普通单模光纤耦合效率的结构 | |
| CN104898202B (zh) | 一种光波导及其制作方法 | |
| CN108873161B (zh) | 硅基光波导结构及其制作方法 | |
| KR101900630B1 (ko) | 교차 도파관 | |
| KR20090082133A (ko) | 광전기 혼재 기판의 제조 방법과 이에 의해 얻어진 광전기 혼재 기판 | |
| CN102565940A (zh) | 一种三维波导结构及其制作方法 | |
| Borselli | High-Q microresonators as lasing elements for silicon photonics | |
| Gao et al. | Low-loss millimeter-length waveguides and grating couplers in single-crystal diamond | |
| CN203536438U (zh) | 基于硅基的光无源集成器件设计平台 | |
| CN114296182A (zh) | 一种基于硅基光波导的三维光交叉器及其制备方法 | |
| CN104062707B (zh) | 光纤对准基座阵列的制造方法 | |
| CN103560133B (zh) | 基于硅基的光无源集成器件设计平台的制作方法 | |
| CN105223646A (zh) | 低损耗三维硅波导交叉结构及其制作方法 | |
| CN105549152B (zh) | 一种Te基全硫系光波导的制备方法 | |
| CN105759352B (zh) | 热不敏感型平面光波导及其制备方法 | |
| CN103809238B (zh) | 亚波长y分支波导及制备方法 | |
| Zhang et al. | Cointegration of single-mode waveguides and embedded electrical interconnects for high-bandwidth communications | |
| Li et al. | Low-propagation-loss Ta2O5 optical waveguides on silica substrate | |
| CN111487718A (zh) | 一种离子交换玻璃基掩埋型分段式模斑转换器 | |
| JP2902640B2 (ja) | 平面光導波路の製造方法 | |
| CN108873167B (zh) | 硅基光波导结构及其制作方法 | |
| CN115308839B (zh) | 一种基于二氧化硅/聚合物嵌入波导平台的多端口波导交叉器件及其制备方法 | |
| Bakir et al. | Integration of optical polymer pillars chip I/O interconnections with Si MSM photodetectors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP03 | Change of name, title or address |
Address after: 610023 Sanjiang road Mianyang city Sichuan province Youxian District Economic Development Zone No. Patentee after: Sichuan Simai Technology Co. Ltd. Address before: 621000 Sanjiang road Mianyang city Sichuan province Youxian District Economic Development Zone No. Patentee before: Mianyang LinkStar Communication Technology Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150909 Termination date: 20181018 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |