CN103558899A

CN103558899A - 电流镜电路

Info

Publication number: CN103558899A
Application number: CN201310574475.7A
Authority: CN
Inventors: 李永胜
Original assignee: Via Technologies Inc
Current assignee: Via Technologies Inc
Priority date: 2013-06-11
Filing date: 2013-11-13
Publication date: 2014-02-05
Anticipated expiration: 2033-11-13
Also published as: US9000846B2; US20140361835A1; TW201447534A; TWI477944B; CN103558899B

Abstract

本发明提供一种电流镜电路，包括：第一开关；第二开关，与该第一开关形成电流镜，以根据耦接至该第一开关的漏极的电流源而在该第二开关的漏极处产生镜电流；第一补偿电路，根据该第二开关的该漏极处的电压而调整该第一开关的该漏极处的电压；以及第二补偿电路，根据该第二开关的该漏极处的该电压而调整通过该第一开关的电流，其中，该第一开关的该漏极耦接至该第一开关的栅极以及该第二开关的栅极。在本发明中，第一补偿电路基于第二开关的漏极电压而调整第一开关的漏极电压，且第二补偿电路基于第二开关的漏极电压而调整通过第一开关的电流。本发明能够在较大范围的第二开关的漏极电压下维持电流匹配，且能够减轻通道调制效应。

Description

电流镜电路

技术领域

本发明有关于一种电路，且特别是有关于一种用于镜射电流的系统及方法。

背景技术

随着用于金属氧化物半导体（metal-oxide semiconductor,MOS）的制造技术的进步，电源供应电压可相应地减小。然而，电源供应电压的持续减小将产生其自身的缺点。因此，在工业中仍然存在迄今尚未解决的需求，并需要对前述缺陷及不足之处加以解决。

发明内容

本发明提供一种用于镜射电流的系统及方法。简而言之，本发明提供一种电流镜电路，包括：第一开关；第二开关，与该第一开关形成电流镜，以根据耦接至该第一开关的漏极的电流源而在该第二开关的漏极处产生镜电流；第一补偿电路，根据该第二开关的该漏极处的电压而调整该第一开关的该漏极处的电压；以及第二补偿电路，根据该第二开关的该漏极处的该电压而调整通过该第一开关的电流，其中，该第一开关的该漏极耦接至该第一开关的栅极以及该第二开关的栅极。在本发明中，第一补偿电路基于第二开关的漏极电压而调整第一开关的漏极电压，且第二补偿电路基于第二开关的漏极电压而调整通过第一开关的电流。

本发明能够在较大范围的第二开关的漏极电压下维持电流匹配，且能够减轻通道调制效应。

结合以下的附图及详细描述，对于本领域技术人员而言，其它系统、装置、方法、特征及优点将变得显而易见。本发明所涉及的所有额外系统、方法、特征及优点均包含于本发明内，本发明的范畴由权利要求书所界定的范围为准。

附图说明

可参看附图更好地理解本发明的许多态样。各图中的组件未必按比例绘制，而是着重于清楚地说明本发明的原理。此外，在各图中，遍及若干视图中的相似/相同附图标记表示相对应的部分。

图1为展示电流镜的一个实施例的电路图。

图2A为展示具有补偿电路的电流镜的一个实施例的电路图。

图2B为展示具有补偿电路的电流镜的另一实施例的电路图。

图2C为展示具有补偿电路的电流镜的又一实施例的电路图。

图3为展示具有补偿电路的电流镜的又一实施例的电路图。

图4为展示放大器的一个实施例的电路图。

图5为展示电流镜的一个实施例的模拟图表。

图6为展示具有补偿电路的电流镜的一个实施例的模拟图表。

附图中符号的简单说明如下：

AMP1：第一放大器

AMP2：第二放大器

AMP3：第三放大器

Io：镜射电流

Iref：电流源

MN3：第三晶体管

MN6：第六晶体管

MN9：NMOS晶体管

MN10：NMOS晶体管

MN11：NMOS晶体管

MP1：第一晶体管

MP2：第二晶体管

MP4：第四晶体管

MP5：第五晶体管

MP7：PMOS晶体管

MP8：PMOS晶体管

Rs：电阻器

Vb：偏压电压

Vd：漏极电压

VDD：电源供应电压/电压源

Vg：栅极电压

Vo：输出电压

Vref：参考电压。

具体实施方式

随着用于金属氧化物半导体（MOS）的制造技术的进步，电源供应电压持续减小。然而，当电源供应电压（VDD）变得足够低（例如，约1伏或2伏）时，电压顶端余量（headroom）将变得重要。在电流镜的状况下，低的VDD可导致镜射效应的降低（degradation）。可参看图1及图5了解此降低的实例。

具体言之，图1为展示电流镜的一个实施例的电路图。如图1所示，电流镜包括具有栅极、源极及漏极的第一晶体管（MP1）。MP1的漏极电性耦接至电流源（Iref）。MP1的栅极电性耦接至第二晶体管（MP2），第二晶体管（MP2）也具有栅极、源极及漏极。MP1及MP2的栅极以一方式电性耦接，所述方式使得MP1的栅极电压（Vg）根据Iref而决定，且镜射电流（Io）与MP2的漏极处的对应输出电压（Vo）一起产生于MP2的漏极处。本领域技术人员均可了解，Iref可通过额外的、近似的电流镜分支以镜射至许多局部电路。

在图1的电路中，若Vo比Vg低，则MP2进入饱和区域，借此维持恰当的电流镜射。相比而言，若Vo持续增大，则在Vo的某一点处，MP2进入镜射效应降低的线性区域。参看图5来展示此降低的一个实施例，图5展示图1的电流镜的模拟图表。

在图5的模拟图表中，Iref设定为约100微安培（约100μA），且VDD设定为约1伏（约1V）。如图5所示，随着Vo自约1V升高至约1.8V，电流匹配误差会改变。具体言之，在Vo范围约1V至约1.5V之间，误差在约百分之十（约10%）内。然而，随着Vo增大而超过约1.5V，此失配（mismatch）将显著地增大且在Vo为约1.7V时达到约50%误差。

本发明所述的实施例设法通过使用补偿电路来减少所述类型的电流失配。举例而言，一些实施例提供用于具有两个开关（第一开关及第二开关）的电流镜的电流补偿系统。在一些实施例中，电流补偿系统包括两个补偿电路（第一补偿电路及第二补偿电路），其中第一补偿电路基于第二开关的漏极电压而调整第一开关的漏极电压，且第二补偿电路基于第二开关的漏极电压而调整通过第一开关的电流。通过调整每一开关处的适当的漏极电压，电流补偿系统提供遍及较大Vo范围维持电流匹配的机制。

随着电流补偿系统的概述，现详细地参考如图式所说明的实施例的描述。虽然若干实施例是结合所述图式而描述，但本发明不欲将本发明限于所述的一或多个实施例。相反地，本发明意欲涵盖所有替代、修改及等效发明的实施方式。

图2A为展示电流补偿系统的一个实施例的电路图。为了清楚起见，图2A的实施例使用场效晶体管（field-effect transistor,FET）技术，具体而言为金属氧化物半导体（MOS）FET技术，来描述。然而，应了解，系统可使用其它技术（诸如，双极结型面晶体管（bipolar junction transistor,BJT）或其它等效结构）来实施。

如图2A所示，系统包括展示为P型MOS（positive MOS,PMOS）的第一晶体管（MP1），第一晶体管（MP1）具有第一栅极、第一源极及第一漏极。第一源极电性耦接至电压源（VDD），且在（MP1的）第一漏极处具有漏极电压（Vd）。系统还包括具有第二栅极、第二源极及第二漏极的第二晶体管（MP2，也展示为PMOS）。此处，（MP2的）第二源极电性耦接至VDD，且（MP2的）第二栅极电性耦接至（MP1的）第一栅极。系统还包括展示为N型MOS（negative MOS,NMOS）的第三晶体管（MN3）。MN3具有第三栅极、第三源极及第三漏极，其中（MN3的）第三漏极电性耦接至（MP1的）第一漏极。MP1、MP2及MN3电耦性接至展示为差动放大器的第一放大器（AMP1）。AMP1包括第一输入（展示为对AMP1的负输入）、第二输入（展示为对AMP1的正输入）及第一输出。（AMP1的）负输入电性耦接至（MP1的）第一漏极，（AMP1的）正输入电性耦接至（MP2的）第二漏极，且（AMP1的）第一输出电性耦接至（MN3的）第三栅极。（MN3的）第三源极电性耦接至电流源（Iref）。

在此特定组态中，MP2在其漏极处具有输出电压（Vo），且产生镜射电流（Io）。由于在AMP1的正输入与负输入之间所发生的虚拟短路（virtual shortcircuit），Vd会跟随Vo。因此，即使当Vo增大时，MP2的电流仍与MP1的电流相匹配。换言之，不同于在Vo增大超过约1.5V时存在大的电流而发生失配的图1的实施例，图2A的实施例即使在Vo增大至约1.7V时仍维持紧密的电流匹配。

在较低的电压范围下，当Vo下降至约1V以下时，电流镜会经历通道调制效应（channel modulation effect）。因此，当Vo极低时，AMP1的输出变高，且启动MN3使其具有极低的等效电阻值。当此情况发生时，反馈回路增益变得过低而不能维持闭合回路响应，因此产生开放回路响应，且由此消除在Vo与Vd之间的虚拟短路。此将必然地导致在较低电压范围下的电流失配。然而，此较低电压范围失配可通过使用第二放大器（AMP2，其展示为差动放大器）、第四晶体管（MP4，其展示为PMOS）及第五晶体管（MP5，其也展示为PMOS）来减小，所有所述组件展示于图2A中。

继续参看图2A，AMP2包括第三输入（展示为对AMP2的负输入）、第四输入（展示为对AMP2的正输入）及第二输出。第三输入电性耦接至（MN3的）第三源极，且第四输入电性耦接至（MP2的）第二漏极。MP4包括第四栅极、第四源极及第四漏极。（MP4的）第四栅极电性耦接至（MP2的）第二输出，而（MP4的）第四漏极电性耦接至（MN3的）第三源极。MP5包括第五栅极、第五源极及第五漏极。（MP5的）第五栅极电性耦接至（MP1的）第一栅极，（MP5的）第五源极电性耦接至VDD，且（MP5的）第五漏极电性耦接至（MP4的）第四源极。

如上所述，AMP2、MP4及MP5的组合在Vo较低时提供电流补偿。具体言之，在较低电压范围下，当通道调制发生时，MP2中的电流增大。作为差动放大器，AMP2侦测增大的电流并启动MP4，其将Iref的一部分自MP1分流。因此，MP1中的电流减小，借此使得来自MP2的镜射电流Io对应减小。

本领域技术人员将了解，分流的电流的部分可通过MP1的纵横比（W/L）与MP5的纵横比（W/L）之间的比率（1:N）决定，所述比率可基于MP2的通道调制参数与Vo的操作范围的乘积来决定。针对一些实施例，N可为约0.1至约0.2。

图6为展示具有补偿电路的电流镜的模拟图表。具体言之，图6比较以下各者的模拟结果：（a）图1的电路；（b）具有仅使用AMP1及MN3的电流补偿的图2A的电路；以及（c）具有使用AMP1、MN3、AMP2、MP4及MP5的电流补偿的图2A的电路。如图6所示，当Vo增大超过约1.5V时，图1中未经补偿的电路展现大的电流失配。使用AMP1及MN3的电流补偿随着Vo增大高达约1.7V而提供较好的电流匹配，但在Vo低于约1V时展示通道调制效应。当电流是使用AMP1、MN3、AMP2、MP4及MP5来补偿时，系统针对在约0V至约1.7V之间的Vo展现较好的电流匹配，借此减轻通道调制效应。

在图2A的实施例中，当Vo接近VDD（在图5及图6中展示为约1.8V）时，在MP1及MP2处的栅极电压（Vg）变得极低，此可使Iref出现故障。此类型的故障可通过使电流镜包含第六晶体管（MN6）而减小，如图2B所示。具体言之，MN6（展示为NMOS）包括第六栅极、第六源极及第六漏极。MN6的漏极电性耦接至MN6的栅极，借此产生电压箝（voltage clamp），此电压箝将Vg与Vd之间的电压差箝制在一定值，借此减小Iref将出现故障的可能性。因为图2B的其它组件与图2A中的描述类似，所以省略图2B中的其它组件的进一步论述。

在另一实施例中，如图2C所示，通过用N型晶体管替换图2A中的P型晶体管且用P型晶体管替换图2A中的N型晶体管，镜射电流（Io）可自供应电流改变为灌电流（sinking current）。由于图2C中的电路的操作与图2A中的电路的操作相当且对于本领域技术人员而言可易于理解，因此此处省略图2C的进一步描述。

图3为展示具有补偿电路的电流镜的又一实施例的电路图。特定言之，图3展示通过第三放大器（AMP3）以及电阻器（Rs）而实施的Iref的一个实施例。AMP3包括第五输入（展示为对AMP3的负输入）、第六输入（展示为对AMP3的正输入）及第三输出。对AMP3的负输入电性耦接至（MN3的）第三源极以及Rs的一个末端，而对AMP3的正输入电性耦接至参考电压（Vref）。Rs的另一末端为接地的。因此，Vref与Rs的组合产生电流源Iref(=Vref/Rs)。

图4为展示放大器的一个实施例的电路图。具体言之，放大器中的每一者（AMP1、AMP2及AMP3）可使用MOSFET技术来实施，如图4所示。举例而言，放大器可使用各自具有源极、漏极及栅极的两个PMOS晶体管（MP7及MP8）以及三个NMOS晶体管（MN9、MN10及MN11）来建构。如图4所示，MP7的栅极电性耦接至MP8的栅极，且MP8的栅极箝制至MP8的漏极。MP8及MN10的漏极彼此电性耦接，而MP7及MP9的漏极彼此电性耦接。MN9及MN10的源极电性耦接至MN11的漏极。偏压电压（Vb）供应于MN11的栅极处，且MN11的源极为接地的。晶体管MN9的栅极充当放大器的负输入，晶体管MN10的栅极充当放大器的正输入，且晶体管MN9的漏极充当放大器的输出。本领域技术人员应了解，放大器可使用其它已知的组态来实施，且图4仅用以展示放大器的一个实施例。

由图1至图6的详细描述，应了解，虽然已展示且描述了例示性实施例，但可对所述的本发明进行多种改变、修改或更改。举例而言，虽然电路的较佳实施例展示为使用晶体管作为开关来实施，但应了解，其它类型的开关可针对开关来实施。另外，虽然FET（且更具体言之为MOSFET）技术用以描述晶体管，但晶体管也可使用双极接面晶体管（BJT）来实施。因此，术语栅极在晶体管为FET或MOSFET时清楚地定义为FET栅极，但在晶体管为BJT时定义为基极。因此，术语源极在晶体管为FET或MOSFET时清楚地定义为FET源极，但在晶体管为BJT时定义为发射极。类似地，术语漏极在晶体管为FET或MOSFET时清楚地定义为FET漏极，但在晶体管为BJT时定义为集电极。且，虽然某些晶体管展示为PMOS抑或NMOS，但本领域技术人员应了解，正端子及负端子可经切换以使得PMOS晶体管可使用NMOS来实施，且NMOS晶体管可使用PMOS来实施。所有所述改变、修改及更改应因此被视为在本发明的范畴内。

以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims

1.一种电流镜电路，其特征在于，包括：

第一开关；

第二开关，与该第一开关形成电流镜，以根据耦接至该第一开关的漏极的电流源而在该第二开关的漏极处产生镜电流；

第一补偿电路，根据该第二开关的该漏极处的电压而调整该第一开关的该漏极处的电压；以及

第二补偿电路，根据该第二开关的该漏极处的该电压而调整通过该第一开关的电流，

其中，该第一开关的该漏极耦接至该第一开关的栅极以及该第二开关的栅极。

2.根据权利要求1所述的电流镜电路，其特征在于，该第一补偿电路包括：

第一差动放大器，具有耦接至该第一开关的该漏极的第一输入端子、耦接至该第二开关的该漏极的第二输入端子以及输出端子；以及

第三开关，具有耦接至该电流源的源极、耦接该第一差动放大器的该输出端子的栅极以及耦接至该第一开关的该漏极的漏极。

3.根据权利要求1所述的电流镜电路，其特征在于，该第一补偿电路包括：

第六开关，具有耦接至该电流源的源极、耦接至该第一开关的该漏极的栅极以及耦接至该第一开关的该漏极的栅极的漏极。

4.根据权利要求1所述的电流镜电路，其特征在于，该第二补偿电路包括：

第二差动放大器，具有耦接至该电流源的第一输入端子、耦接至该第二开关的该漏极的第二输入端子以及输出端子；以及

第四开关，具有耦接该第二差动放大器的该输出端子的栅极、耦接至该电流源的漏极以及源极。

5.根据权利要求4所述的电流镜电路，其特征在于，该第二补偿电路还包括：

第五开关，具有耦接该第一开关的该栅极的栅极以及耦接至该第四开关的该源极的漏极。

6.根据权利要求5所述的电流镜电路，其特征在于，该第一开关的纵横比与该第五开关的纵横比之间的比率介于0.1与0.2之间。

7.根据权利要求1所述的电流镜电路，其特征在于，该电流源包括：

电阻器，耦接于该第一开关的该漏极与接地之间；以及

第三差动放大器，具有耦接至该电阻器的第一输入端子、耦接至参考电压的第二输入端子以及耦接至该第一开关的该栅极的输出端子。

8.根据权利要求1所述的电流镜电路，其特征在于，该第一开关以及该第二开关为N型晶体管。

9.根据权利要求1所述的电流镜电路，其特征在于，该第一开关以及该第二开关为P型晶体管。

10.根据权利要求2、4至7中任一项所述的电流镜电路，其特征在于，该第一差动放大器、该第二差动放大器或该第三差动放大器包括：

第七开关，具有栅极、耦接至电压源的源极以及漏极；

第八开关，具有耦接至该第七开关的该栅极的栅极、耦接至该第七开关的该栅极的栅极的漏极以及耦接至该电压源的源极；

第九开关，具有耦接至该第七开关的该漏极的漏极、源极以及栅极；

第十开关，具有耦接至该第八开关的该漏极的漏极、耦接至该第九开关的该源极的源极以及栅极，

其中该第九开关的该栅极为该第一差动放大器、该第二差动放大器或该第三差动放大器的该第一输入端子，该第十开关的该栅极为该第一差动放大器、该第二差动放大器或该第三差动放大器的该第二输入端子，且该第九开关的该漏极为该第一差动放大器、该第二差动放大器或该第三差动放大器的该输出端子。