CN103531146B - 一种支持全彩多灰度led刷屏的数据处理模块 - Google Patents

Abstract

本发明提供了一种支持全彩多灰度LED刷屏的数据处理模块，该数据处理模块包括读总线主设备接口模块、控制寄存器模块、行列转换缓冲区模块、位重新排列模块及写总线主设备接口模块。本发明提供了一个从系统内存到系统内存的LED数据处理通道，主要用于将解码出的数据格式转换成能直接用于LED显示的数据格式。本发明全由硬件完成，支持单色、双色及全彩数据格式并支持多个灰度等级，支持bit位的重新排列，支持将不同灰度等级的数据存放到不同的系统内存空间，大大简化了后期软件开发复杂度。本发明结合上述特点，能使利用本发明的产品具有数据处理速度快，支持大数据量显示，支持多灰度等级，支持全彩，软件开发简单等优点。

Description

一种支持全彩多灰度LED刷屏的数据处理模块

技术领域

本发明涉及LED显示数据处理技术，尤其是一种适用于全彩显示、多灰度等级、大尺寸的LED显示数据处理技术。

背景技术

LED显示屏技术飞速发展，显示屏色彩从单、双色到全彩普及，显示内容由文字图片转化为视频实时显示，这对LED显示屏的刷新能力及数据的处理能力提出了更高的要求。在传统的LED显示屏的控制卡中，如果需要大数据量的大尺寸的显示刷新，则必须需要快速的大数据量的数据处理，单纯的靠CPU处理数据已经不能满足日益增长的刷屏需求，所以需要硬件加速模块来完成这样的数据处理。但现有各种硬件加速模块在对全彩显示、多灰度等级、大尺寸的LED显示数据处理的支持度、方便性和处理效率上还有所欠缺。

中国专利文献CN 102148010 A是本发明最接近的现有技术。

发明内容

本发明的目的是针对以上需要和技术缺陷提供一种支持全彩多灰度LED刷屏的数据处理模块，其能很好的满足LED显示屏的数据处理要求，并大大降低软件开发的复杂度，提高数据处理的速度。

本发明的技术方案如下：

一种支持全彩多灰度LED刷屏的数据处理模块，包括以下结构：

读总线主设备接口模块，与系统内存和行列转换缓冲区模块相连，用于从系统内存中读取原始的显示数据，然后分发到行列转换缓冲区模块中；

控制寄存器模块，与CPU模块、读总线主设备接口模块、行列转换缓冲区模块、位重新排列模块及写总线主设备接口模块相连，用于存储CPU模块的控制指令和状态数据并向读总线主设备接口模块、行列转换缓冲区模块、位重新排列模块及写总线主设备接口模块分发控制信号；

行列转换缓冲区模块，与读总线主设备接口模块、控制寄存器模块和位重新排列模块相连，用于数据的缓冲及数据的行列转换；行列转换缓冲区模块内部由24个8*8的缓冲区组成，按照8*8的格式存储从读总线主设备接口模块发来的红、绿、蓝的数据，每个颜色各有8个缓冲区，分为2组，每组由4个缓冲区构成；其中一组缓冲区在读出数据的时候，另一组缓冲区接收新的待转换数据；每个8*8的缓冲区内数据按bit存储，按行写入，按列读出；

位重新排列模块，与控制寄存器模块、行列转换缓冲区模块及写总线主设备接口模块相连，用于将行列转换缓冲区模块每次转换完成后的4个8位的红数据、4个8位的绿数据、4个8位的蓝数据这12个8位的红绿蓝数据的bit位重新排列，组成新的数据，以便写总线主设备接口模块将数据写回到系统内存中；当位重新排列模块为全彩模式时，上述数据bit位重新排列变成一组红绿蓝交错放置的数据；当位重新排列模块为双色模式时，上述数据bit位重新排列变成一组红绿交错放置的数据；当位重新排列模块为单色模式时，不进行bit位重新排列；

写总线主设备接口模块，与控制寄存器模块、位重新排列模块和系统内存相连，用于将位重新排列模块转换完的数据写回到系统内存中。

本发明的有益技术效果是：

(1)本发明提供一个系统内存到系统内存的数据处理通道，对软件是透明的，软件只需要放置好待处理的数据，然后启动本发明的数据处理模块，在相应的系统内存中就会得到转换完成的数据，这样就使软件处理变的非常方便，简化了软件后期开发的复杂度。

(2)本发明所有的数据处理和数据分发都由硬件自动完成，在数据处理的速度上有很大的提高。

(3)本发明有一个读总线主设备接口模块和一个写总线主设备接口模块，他们是系统总线上两个主设备，读取待转换数据和分发转换后的数据，都由这两个总线主设备接口模块完成，减轻了CPU的负担，节省了系统资源。

(4)本发明支持单色、双色及全彩的数据处理，可以由软件动态配置。

(5)本发明支持多灰度数据转换，并可以将不同灰度等级的数据分发到不同的系统内存空间，方便软件操作。

(6)本发明支持bit位的重新排列，使软件处理变得很方便。

附图说明

图1是本发明的结构框图。

图2是行列转换缓冲区模块中每个8*8缓冲区的内部结构图。

图3是位重新排列模块为全彩模式的内部结构图。

图4是位重新排列模块为双色模式的内部结构图。

图5是位重新排列模块为单色模式的内部结构图。

具体实施方式

以下结合附图对本发明的具体实施方式做进一步说明。

如图1所示，本发明即图1中的全彩多灰度LED刷屏数据处理模块6，其由读总线主设备接口模块1、控制寄存器模块2、行列转换缓冲区模块3、位重新排列模块4及写总线主设备接口模块5这五部分组成。

下面对各部分进行详细说明：

读总线主设备接口模块1，与控制寄存器模块2、系统内存7和行列转换缓冲区模块3相连，用于从系统内存7中读取原始的显示数据，然后分发到行列转换缓冲区模块3中。当行列转换缓冲区模块3内有空间存放待转换数据时，读总线主设备接口模块1自动启动从系统内存7中读取数据，本实施例中红、绿、蓝的数据在系统内存7中是依次间隔存储的，每个数据由8个bit位组成，单色可以实现256级灰度，双色可以实现65536(256²)级灰度，全彩可以实现16777216(256³)级灰度。该模块的基本结构是本领域技术人员所公知，是常规模块；如在AHB总线系统中，其就作为AHB总线的一个主设备。

控制寄存器模块2，与CPU模块8、读总线主设备接口模块1、行列转换缓冲区模块3、位重新排列模块4及写总线主设备接口模块5相连。在本发明工作之前，需要CPU模块8向控制寄存器模块2写入相关的配置信息，用来控制本发明的工作模式。控制寄存器模块2用于存储CPU模块8的控制指令和状态数据，并向读总线主设备接口模块1、行列转换缓冲区模块3、位重新排列模块4及写总线主设备接口模块5分发控制信号。该模块的基本结构是本领域技术人员所公知，是常规模块。

行列转换缓冲区模块3，与读总线主设备接口模块1、控制寄存器模块2和位重新排列模块4相连，用于数据的缓冲及数据的行列转换。行列转换缓冲区模块3首先按照8*8的格式存储从读总线主设备接口模块1发来的红、绿、蓝的数据，本实例中每个颜色单元各有8个缓冲区，分为2组，每组由4个缓冲区构成，用于实现乒乓操作；即一组在读出数据的时候，另外一组可以接收新的待转换数据，这样数据转换就可以实现无缝操作。行列转换缓冲区模块3内部是由24个8*8的缓冲区组成，每个8*8的缓冲区内部结构如图2所示。每个8*8缓冲区内数据都是按bit存储的，写入的时候按行写入，读出的时候则按列读出，这样就实现了行列转换的功能。

位重新排列模块4，与控制寄存器模块2、行列转换缓冲区模块3及写总线主设备接口5模块相连，用于将行列转换缓冲区模块3中转换完成的红、绿、蓝数据的bit位重新排序，组成新的数据，以便写总线主设备接口模块5将数据写回到系统内存中。行列转换缓冲区模块3中每次转换完成后有4个8位的红数据、4个8位的绿数据、4个8位的蓝数据，位重新排列模块4的主要工作就是将这12个8位的红绿蓝数据bit位重新排列。位重新排列模块4内部结构分为3种模式，分别为全彩模式、双色模式以及单色模式。如果是全彩模式，则bit位重新排列后变成一组红绿蓝交错放置的数据，如图3所示。如果是双色模式，则bit位重新排列后变成一组红绿交错放置的数据(蓝数据不需要了)，如图4所示。如果是单色模式，则不进行bit位重新排列(绿数据和蓝数据都不需要了，只需要红数据)，如图5所示。注：这里的红、绿、蓝只是硬件上数据通道的对应关系，在应用中，可以根据实际情况，将蓝数据写到红数据的数据通道上，或者将绿数据写到红数据的数据通道上，因此在单色模式下就可以显示不同的颜色。

写总线主设备接口模块5，与控制寄存器模块2、位重新排列模块4和系统内存相连7，用于将位重新排列模块4转换完的数据写回到系统内存7中。写总线主设备接口模块5总共有8个分发地址寄存器，用于控制8个不同灰度的帧数据在系统内存7中存储的空间地址。经位重新排列模块4行列转换后的第一行数据分发到系统内存7中的帧0处，第二行数据分发到系统内存7中的帧1处，依次类推。该模块的基本结构是本领域技术人员所公知，是常规模块；如在AHB总线系统中，其就作为AHB总线的一个主设备。

图1中的系统内存7、CPU模块8都是通用模块，不属于本发明。图1中左、右两侧的系统内存7指代同一个模块。

通过上述结构，使得本发明中数据的读取分发、数据行列转换、数据的位重新排列等都是同步进行，这样数据的处理速度就非常快；而且不同灰度等级的数据被分发到不同的系统内存空间中，这样为后续刷LED屏提供了很大的方便。

以上所述的仅是本发明的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下，可以做出其他改进和变化。

Claims (1)

1.一种支持全彩多灰度LED刷屏的数据处理模块，其特征在于包括以下结构：

读总线主设备接口模块，与系统内存和行列转换缓冲区模块相连，用于从系统内存中读取原始的显示数据，然后分发到行列转换缓冲区模块中；

控制寄存器模块，与CPU模块、读总线主设备接口模块、行列转换缓冲区模块、位重新排列模块及写总线主设备接口模块相连，用于存储CPU模块的控制指令和状态数据并向读总线主设备接口模块、行列转换缓冲区模块、位重新排列模块及写总线主设备接口模块分发控制信号；

行列转换缓冲区模块，与读总线主设备接口模块、控制寄存器模块和位重新排列模块相连，用于数据的缓冲及数据的行列转换；行列转换缓冲区模块内部由24个8*8的缓冲区组成，按照8*8的格式存储从读总线主设备接口模块发来的红、绿、蓝的数据，每个颜色各有8个缓冲区，分为2组，每组由4个缓冲区构成；其中一组缓冲区在读出数据的时候，另一组缓冲区接收新的待转换数据；每个8*8的缓冲区内数据按bit存储，按行写入，按列读出；

位重新排列模块，与控制寄存器模块、行列转换缓冲区模块及写总线主设备接口模块相连，用于将行列转换缓冲区模块每次转换完成后的4个8位的红数据、4个8位的绿数据、4个8位的蓝数据这12个8位的红绿蓝数据的bit位重新排列，组成新的数据，以便写总线主设备接口模块将数据写回到系统内存中；当位重新排列模块为全彩模式时，上述数据bit位重新排列变成一组红绿蓝交错放置的数据；当位重新排列模块为双色模式时，上述数据bit位重新排列变成一组红绿交错放置的数据；当位重新排列模块为单色模式时，不进行bit位重新排列；

写总线主设备接口模块，与控制寄存器模块、位重新排列模块和系统内存相连，用于将位重新排列模块转换完的数据写回到系统内存中。