CN103530188B - 一种可动态配置ram资源池的多通道芯片 - Google Patents
一种可动态配置ram资源池的多通道芯片 Download PDFInfo
- Publication number
- CN103530188B CN103530188B CN201310446687.7A CN201310446687A CN103530188B CN 103530188 B CN103530188 B CN 103530188B CN 201310446687 A CN201310446687 A CN 201310446687A CN 103530188 B CN103530188 B CN 103530188B
- Authority
- CN
- China
- Prior art keywords
- module
- chip
- resource
- ram
- multipath
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Dram (AREA)
Abstract
本发明公开了一种可动态配置RAM资源池的多通道芯片,包括芯片多路接收模块、芯片多路发送模块、两个多路选择模块、地址译码器模块、资源池配置模块和双口RAM资源模块,双口RAM资源模块中包括多个双口存储器。使用本芯片,可以在资源相同的情况下,增加可实现的通信通道数,增加芯片使用的灵活性,减少资源的浪费。也可以做到在针对制定的通道数量与使用情况,能够利用最少的RAM资源来实现芯片功能。
Description
技术领域
本发明涉及一种数字芯片设计技术,尤其涉及一种可动态配置RAM资源池的多通道芯片,可根据使用要求动态配置逻辑资源给各数据发送/接收通道。
背景技术
在数字通讯领域中,多通道芯片应用广泛(如OTN、SDH、UART等),在此类芯片的实际使用过程中,常常存在只使用某路通道的发送端或接收端功能的单向通信方式,此时同一个通道的另一个方向没有被利用。传统上,此类芯片的设计方式为,对于N个通道,每个通道都有其专属的发送端/接收端存储器资源,这种结构如图1所示。这种结构虽然设计简单,但是对于上述并非所有通道的双向通信方式都被使用的实际使用方式,存在着较大的RAM资源浪费。尤其是对于芯片而言,RAM的面积是非常大的,闲置不用的RAM增加了芯片的生产成本。
为了解决此类问题,需要改变通用的芯片设计架构,争取将闲置不用的RAM资源利用起来,减少资源的浪费。
发明内容
本发明的目的是设计一种新型的可将RAM资源进行动态配置的多通道通信芯片。该芯片在RAM资源数目一定的情况下,能够实现最多通道数的通信协议发送/接收功能,并实现RAM资源的动态可配置,适应不同用户的多种通信需求。
本发明将芯片内部的所有RAM作为一个资源池,通过芯片内部的资源池配置寄存器模块,为每一个通信通道配置RAM资源。
本发明的技术方案为;一种可动态配置RAM资源池的多通道芯片,包括芯片多路接收模块、芯片多路发送模块、两个多路选择模块、地址译码器模块、资源池配置模块和双口RAM资源模块,双口RAM资源模块中包括多个双口存储器,芯片多路接收模块和芯片多路发送模块分别通过一个多路选择模块与双口RAM资源模块连接,地址译码器模块与双口RAM资源模块连接,资源池配置模块分别与地址译码器模块、双口RAM资源模块、芯片多路接收模块和芯片多路发送模块连接,芯片多路接收模块接收芯片外部数据并通过多路选择模块写入双口RAM资源模块中,芯片多路发送模块通过多路选择模块从双口RAM资源模块中读取数据向芯片外部发送,两个多路选择模块根据资源配置模块中的配置信息选择双口RAM资源模块中相应存储器的A口或B口进行读写操作,资源池配置模块存储配置信息并传输配置信息到多路选择模块,地址译码器将以通道地址为基准的CPU读写指令,根据资源池配置模块中的配置信息,转换为内部以存储器为基准的读写指令,实现对通道对应的存储器的读写。
所述芯片多路接收模块具有N个接收通道,每个接收通道配置2个双口存储器。
所述芯片多路发送模块具有2N个发送通道,每个发送通道配置1个双口存储器。
所述资源池配置模块包括N个接收通道的RAM资源配置寄存器,2N个发送通道的RAM资源配置寄存器和2N个读写选择配置寄存器,N个接收通道的RAM资源配置寄存器与芯片多路接收模块具有N个接收通道对应连接,2N个发送通道的RAM资源配置寄存器与芯片多路发送模块具有2N个发送通道对应连接,2N个读写选择配置寄存器对地址译码器连接。
所述与芯片多路接收模块连接的多路选择模块包括2N个第一层多路选择器,2N个第二层多路选择器,2N个第一层多路选择器与2N个第二层多路选择器分别连接,第一层多路选择器将数据发送到第二层多路选择器,第二层多路选择器将数据写入双口RAM资源模块中对应的存储器中。
双口RAM资源模块还包括读写冲突预防模块。该模块为通用模块。
使用本芯片,可以在资源相同的情况下,增加可实现的通信通道数,增加芯片使用的灵活性,减少资源的浪费。也可以做到在针对制定的通道数量与使用情况,能够利用最少的RAM资源来实现芯片功能。对于给定2N个ram模块,本芯片架构最多可以实现2N个通道的单向发送功能,N个通道的单向接收功能,以及3N/2个通道的双向通信功能。当本芯片需要全双工运行时,需要将RAM配置到3N/2个通道中,进行接收/发送。当不需要全部进行全双工时,例如3N/2个通道中有某一个通道只需要进行发送功能,那么便会剩余2个RAM,可以将这两个RAM分配到同一个通道进行数据接收,这样比原来增加了一个数据接收通道,运行的通道总数由3N/增至3N/2+1;也可以将这两个RAM分配到两个通道进行数据发送,这样增加了两个数据发送的通道,运行的通道总数由3N/2增至3N/2+1。
附图说明
图1是现有的多通道芯片结构示意图;
图2是本发明的可动态配置RAM资源池的多通道芯片的结构示意图;
图3是本发明的可动态配置RAM资源池的多通道芯片的详细结构示意图。
具体实施方式
下面以一款多通道串口芯片为例,根据附图对本发明的可动态配置RAM资源池的多通道芯片做进一步描述。
本发明中阐述的芯片主要包括芯片多路接收模块、芯片多路发送模块、两个多路选择模块(接收端、发送端各实例化一个)各对应芯片多路接收模块和芯片多路发送模块、地址译码器模块、资源池配置模块、包括2N个双口ram的双口RAM资源模块。上述模块与CPU总线连接,芯片结构如图2所示。
芯片多路接收模块实现了串口传送协议,实现字节接收、搜帧定帧、校验域的校验等功能。在连接关系上,芯片多路接收模块的下游为接收端的多路选择模块,该多路选择模块将芯片多路接收模块从芯片外部串口总线接收到的数据进行选择后写入相应的ram。本芯片中芯片多路接收模块对ram进行乒乓操作,因此对于给定的2N个ram资源,本芯片的芯片多路接收模块能够进行N个通道的串行数据接收。
芯片多路模块实现将CPU写入指定区域的数据按照串口协议,添加帧头、校验域等,并发送出去。在连接关系上,芯片多路模块的下游为发送端的多路选择模块,该多路选择模块将芯片多路发送模块所要发送的数据进行选择后从相应的ram中读取出来至CPU总线。本芯片中芯片多路发送模块能够进行2N个通道的串行数据发送,每个发送通道只需要一个RAM模块,因此对于给定的2N个ram资源,设计了2N个发送通道。
图3进一步详细地显示本发明的可动态配置RAM资源池的多通道芯片的结构,地址译码器模块实现将芯片外部CPU输入的以通道地址为基准的CPU读写指令,根据资源池配置模块中的配置信息,转换为内部以存储器为基准的读写指令,来实现对通道对应的存储器的读写。在连接关系上,地址译码器模块与RAM资源池模块和资源池配置模块相连接。在功能上,对于芯片的上位机CPU,它对芯片内部数据的读取是以通道为基准的,偏移地址也以通道为单位进行分配。但是在芯片内部,由于ram的可分配性,导致无法按照传统方式,根据CPU给出的地址直接读取存储器中的数据。因此对于上位机的读写指令,本芯片应当先查询资源池配置模块中的配置信息,获得该通道地址对应于哪一个ram的信息,再将CPU给出的地址转义为芯片内部分配好的地址,读取所指向的ram中的数据,反馈给上位机CPU。
如图3所示,资源池配置模块存储了由外部CPU配置的所有ram资源的分配情况。对于每一块ram,资源池配置模块保存的信息包括:N个接收通道的(每个通道配置2个ram)ram资源配置寄存器、2N个发送通道的(每个通道配置1个ram)ram的资源配置寄存器、2N个读写选择配置寄存器等。该模块的功能为存储上述配置信息,并转换为多路选择器、地址译码器所需要的ram与通信通道及所属发送/接收端的对应的多路选择信息。在连接关系上,该模块与地址译码器模块和多路选择器模块都建立连接。
如图3所示,本芯片结构中包含2个多路选择器模块。多路选择器模块的功能为根据资源池配置模块中传递过来的存储的配置信息,实现将芯片接收模块写入数据请求、芯片发送模块读取数据请求、地址译码器读写数据请求等指令,按照ram的资源配置情况,分配到相应的2N个双口ram的A口或者B口。
对于某一ram被配置给接收通道的情况,当上游的芯片多路接收模块某一路接收通道接收到字节数据时,就会向多路选择器模块进行传输。之后分为两步,第一步为多路选择器模块根据资源池配置模块传递过来的ram配置信号进行判断,导通该接收通道对应的第一层多路选择器,将数据送至第一层多路选择器的输入端口;第二步为多路选择器根据资源池配置模块传递过来的写选择信号进行判断,选择性导通该接收通道对应的第二层多路选择器,将数据送至配置给该接收通道的ram中去。当CPU需要从RAM中读数据时,通过配置资源池配置模块,来选通该路接收通道的多路选择器,将数据送至CPU总线。
对于某一ram被配置给发送通道的情况,当CPU向RAM中写入数据后,启动发送命令。发送端的多路选择器模块就会根据资源池配置模块传递过来的配置数据进行判断,选择从对应的ram中读取需要发送的数据,并送至下游的芯片多路发送模块,按照串口协议将字节数据发送出去。当CPU需要向RAM中写入数据时,只需要一步,即选择该路通道的第二层多路选择器,选择将CPU写入的数据送至该路通道的RAM中去。
如图3所示,本芯片结构中的资源池模块包含2N个ram,以及相应的读写冲突预防模块。在连接关系上,多路选择模块与地址译码器模块与其连接,实现转换之后的读写。
Claims (3)
1.一种可动态配置RAM资源池的多通道芯片,其特征在于,包括芯片多路接收模块、芯片多路发送模块、两个多路选择模块、地址译码器模块、资源池配置模块和双口RAM资源模块,双口RAM资源模块中包括多个双口存储器,芯片多路接收模块和芯片多路发送模块分别通过一个多路选择模块与双口RAM资源模块连接,地址译码器模块与双口RAM资源模块连接,资源池配置模块分别与地址译码器模块、双口RAM资源模块、芯片多路接收模块和芯片多路发送模块连接,芯片多路接收模块接收芯片外部数据并通过多路选择模块写入双口RAM资源模块中,芯片多路发送模块通过多路选择模块从双口RAM资源模块中读取数据向芯片外部发送,两个多路选择模块根据资源配置模块中的配置信息选择双口RAM资源模块中相应存储器的A口或B口进行读写操作,资源池配置模块存储配置信息并传输配置信息到多路选择模块,地址译码器将以通道地址为基准的CPU读写指令,根据资源池配置模块中的配置信息,转换为内部以存储器为基准的读写指令,实现对通道对应的存储器的读写,所述芯片多路接收模块具有N个接收通道,每个接收通道配置2个双口存储器,所述芯片多路发送模块具有2N个发送通道,每个发送通道配置1个双口存储器,所述资源池配置模块包括N个接收通道的RAM资源配置寄存器,2N个发送通道的RAM资源配置寄存器和2N个读写选择配置寄存器,N个接收通道的RAM资源配置寄存器与芯片多路接收模块具有N个接收通道对应连接,2N个发送通道的RAM资源配置寄存器与芯片多路发送模块具有2N个发送通道对应连接,2N个读写选择配置寄存器对地址译码器连接。
2.根据权利要求1所述的可动态配置RAM资源池的多通道芯片,其特征在于,所述与芯片多路接收模块连接的多路选择模块包括2N个第一层多路选择器,2N个第二层多路选择器,2N个第一层多路选择器与2N个第二层多路选择器分别连接,第一层多路选择器将数据发送到第二层多路选择器,第二层多路选择器将数据写入双口RAM资源模块中对应的存储器中。
3.根据权利要求1所述的可动态配置RAM资源池的多通道芯片,其特征在于,双口RAM资源模块还包括读写冲突预防模块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310446687.7A CN103530188B (zh) | 2013-09-26 | 2013-09-26 | 一种可动态配置ram资源池的多通道芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310446687.7A CN103530188B (zh) | 2013-09-26 | 2013-09-26 | 一种可动态配置ram资源池的多通道芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103530188A CN103530188A (zh) | 2014-01-22 |
CN103530188B true CN103530188B (zh) | 2018-04-10 |
Family
ID=49932225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310446687.7A Active CN103530188B (zh) | 2013-09-26 | 2013-09-26 | 一种可动态配置ram资源池的多通道芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103530188B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104539281B (zh) * | 2014-10-28 | 2018-05-11 | 北京航空航天大学 | 一种具有程控功能的双口ram读写通道切换分配模块 |
CN110996005B (zh) * | 2019-12-18 | 2021-02-02 | 中国科学院长春光学精密机械与物理研究所 | 一种实时数字图像增强方法及系统 |
CN116662235B (zh) * | 2023-08-01 | 2023-12-08 | 佛山冠湾智能科技有限公司 | 一种用于多协议编码器的接口 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100210447B1 (ko) * | 1997-06-18 | 1999-07-15 | 김형벽ㅂ | 철도차량 모니터링 시스템의 다채널 통신보드 |
CN101237318A (zh) * | 2007-01-29 | 2008-08-06 | 中兴通讯股份有限公司 | 一种多通道数据传输的同步装置 |
CN101770344A (zh) * | 2008-12-31 | 2010-07-07 | 中国航空工业第一集团公司第六三一研究所 | 一种高速多通道信号自动采集电路 |
-
2013
- 2013-09-26 CN CN201310446687.7A patent/CN103530188B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100210447B1 (ko) * | 1997-06-18 | 1999-07-15 | 김형벽ㅂ | 철도차량 모니터링 시스템의 다채널 통신보드 |
CN101237318A (zh) * | 2007-01-29 | 2008-08-06 | 中兴通讯股份有限公司 | 一种多通道数据传输的同步装置 |
CN101770344A (zh) * | 2008-12-31 | 2010-07-07 | 中国航空工业第一集团公司第六三一研究所 | 一种高速多通道信号自动采集电路 |
Non-Patent Citations (3)
Title |
---|
ARM与FPGA通信接口板设计;汪毅强;《硅谷》;20110505;44-45 * |
DSP间高速数据传输的设计与实现;贾志纲;《太原重型机械学院院报》;20041230;第25卷(第4期);第279页第1节第1段,图1 * |
基于FPGA的飞控计算机多路串行通信设计;喻少林;《计算机工程》;20111020;第37卷(第20期);第242页第1节第3段,第2节第1段,第243页第2.1节-第244页第2.4节,图1-4 * |
Also Published As
Publication number | Publication date |
---|---|
CN103530188A (zh) | 2014-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180276157A1 (en) | Serial peripheral interface daisy chain mode system and apparatus | |
US8165120B2 (en) | Buffering architecture for packet injection and extraction in on-chip networks | |
WO2021207919A1 (zh) | 控制器、存储器件访问系统、电子设备和数据传输方法 | |
CN101571842B (zh) | 一种用于arinc429通讯的pci板卡装置 | |
JP6173340B2 (ja) | バス上の複数のデータ線を介してデータを送るシステムおよび方法 | |
US20070126474A1 (en) | Crossbar switch architecture for multi-processor SoC platform | |
US8838869B1 (en) | Multi-protocol data bus interface | |
EP1914637A2 (en) | Network on chip (noc) response signal control apparatus and noc response signal control method using the apparatus | |
CN108776647A (zh) | 基于axi总线的多ddr控制器管理模块 | |
CN104199796B (zh) | Iic通信方法以及实现iic通信的嵌入式系统 | |
CN103532807A (zh) | 一种用于pcie数据服务质量管理的技术 | |
CN104123262A (zh) | 在PCIExpress上启用基于ID的流的方法和装置 | |
CN103530188B (zh) | 一种可动态配置ram资源池的多通道芯片 | |
CN103530245B (zh) | 一种基于fpga的srio互联交换装置 | |
CN111078609A (zh) | 一种基于FPGA的PCIe转三总线接口及方法 | |
CN101217468A (zh) | 路由查表系统、三态内容寻址存储器和网络处理器 | |
US20230161516A1 (en) | Control method for requesting status of flash memory, flash memory system | |
CN104657297B (zh) | 计算设备扩展系统及扩展方法 | |
WO2014194752A1 (zh) | 一种数据映射方法、装置及电子设备 | |
US6535522B1 (en) | Multiple protocol interface and method for use in a communications system | |
CN100521657C (zh) | 用于设计片上网络的一种带宽动态分配方法 | |
JP5643896B2 (ja) | デイジーチェーン接続されたデバイスのための高速インターフェイス | |
CN102467953B (zh) | 半导体存储装置及包括半导体存储装置的半导体系统 | |
CN110932748B (zh) | 一种大规模天线阵数字波控信号接口设计方法 | |
US7426596B2 (en) | Integrated circuit with a scalable high-bandwidth architecture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |