CN103501178B - 一种高稳时基振荡器自动校准电路及方法 - Google Patents

Abstract

本发明提出了一种高稳时基振荡器自动校准电路，包括：控制系统、FPGA控制单元、D／A转换单元和稳压电源产生单元；所述FPGA控制单元检测晶体振荡器的当前频率，输出偏移值；所述控制系统对晶体振荡器的频率进行粗调和高精度校准；所述D／A转换单元接收所述控制系统输出的老化率DAC数组，将其转换为模拟信号，输出EFC电压到晶体振荡器的电压调谐端；所述稳压电源产生单元包括开关稳压电源和线性稳压电源，输出参考电压到所述D／A转换单元的参考端。本发明的高稳时基振荡器自动校准电路消除了其他校准方法中对于外部精密参考信号的依赖和晶体振荡器老化率带来的频率偏移。

Description

一种高稳时基振荡器自动校准电路及方法

技术领域

本发明涉及测试技术领域，特别涉及一种高稳时基振荡器自动校准电路，还涉及一种高稳时基振荡器自动校准方法。

背景技术

现代社会，在卫星导航、通讯、广播、雷达、精确制导、电子对抗、遥控遥测等各种领域，晶体振荡器都是必不可少的部件，而且对于晶体振荡器的频率准确度要求越来越高。业界已经利用温度补偿技术设计了恒温晶体振荡器(OCXO)，其频率稳定度有了极大的改善。但是随着时间的推移，即使是恒温晶体振荡器，其频率准确度也会逐渐恶化，其主要原因包括老化、外界环境变化、压控电压的失调等等。

老化是晶体振荡器的时间效应，是不可避免的误差项。引起谐振器频率老化的主要原因有质量效应和应力效应两种。目前为了减小老化在工艺上均采取了许多措施，使得谐振器的老化大为降低。然而，即使是相同设计和加工工艺的谐振器，其老化率也会表现出不同的结果，因此在谐振器使用一段时间之后，会对其输出频率准确度造成较大的影响。

而外界环境变化、压控电压失调，同样也是不可避免的。在晶体谐振器使用一段时间后，其频率准确度必然由于上述因素而恶化。但是不管是那一种因素，或是共同作用造成的频率准确度恶化，都可以通过调整晶体谐振器的压控端电压来校准补偿其频率偏移。

目前振荡器校准技术主要有：

(1)基于GPS与北斗双模受时的压控晶体振荡器校准

系统优选GPS与北斗系统中时基稳定度较高的1pps信号与晶体振荡器分频后得到的1pps信号进行鉴相、滤波、EFC(Electrical Frequency Control)控制电压等，然后将控制电压数值送入D／A转换器转换为电压值，该电压值送入晶体振荡器EFC调谐端，来修正晶体振荡器的频率偏移。

通过基于GPS与北斗双模受时的压控晶体振荡器校准的方法校准频率精度时，当所处环境无法接收其中的任意一个系统时，该晶体振荡器校准方法将失效。同时该方法对于专门的晶体振荡器校准系统来说有效，但当所需要校准的晶体振荡器应用在测试仪器等领域时，比如频率计数器、脉冲调制域分析仪等，该方法集成度有限，不利于集成到空间有限的印制板上。

(2)闭环数字稳频校准

由单片机判断晶体振荡器的频率值，然后根据频率偏移方向，在当前电压控制数据的基础上调整输出数据，并通过D／A转换为调谐电压加到振荡器上，来控制振荡器的频率，直到其频率值达到预设的精度要求。

闭环数字稳频校准方法受环路所能允许的频偏范围影响，当振荡器的输出频率偏移超出其最大频偏时，该系统将无法正常工作，频率也无法稳定到标准频率上。而温度对于振荡器的输出频率偏移影响最大，温度范围越宽，所能引起的频率偏移越大，也就是说，该方法对于温度范围宽的振荡器不适用。

上述两种方法都需要依赖精密的外部参考信号。

发明内容

本发明提出了一种高稳时基振荡器自动校准电路及方法，解决了现有技术中振荡器频率准确度受外界环境影响、依赖外部参考的问题。

本发明的技术方案是这样实现的：

一种高稳时基振荡器自动校准电路，包括：控制系统、FPGA控制单元、D／A转换单元和稳压电源产生单元；

所述FPGA控制单元检测晶体振荡器的当前频率，并与晶体振荡器的标称频率相比较，输出偏移值；

所述控制系统包括图形解析处理单元，所述控制系统接收晶体振荡器的老化率曲线，所述图形解析处理单元根据老化率曲线生成一组时间对频率值的数组，控制系统计算出对应的老化率DAC数组，对晶体振荡器的频率进行粗调；所述控制系统还接收所述FPGA控制单元输出的偏移值，调整所述老化率DAC数组，对晶体振荡器频率进行高精度校准；

所述D／A转换单元接收所述控制系统输出的老化率DAC数组，将其转换为模拟信号，输出EFC电压到晶体振荡器的电压调谐端；

所述稳压电源产生单元包括开关稳压电源和线性稳压电源，输出参考电压到所述D／A转换单元的参考端。

可选地，所述图形解析处理单元在所述控制系统中通过软件实现。

可选地，所述时间对频率值的数组中时间的单位为小时、天、月或者年。

本发明还提供了一种高稳时基振荡器自动校准方法，包括以下步骤：

通过FPGA控制单元检测晶体振荡器的当前频率，并与晶体振荡器的标称频率相比较，输出偏移值；

根据晶体振荡器的老化率曲线生成一组时间对频率值的数组，计算出对应的老化率DAC数组，对晶体振荡器的频率进行粗调；

根据FPGA控制单元输出的偏移值，调整所述老化率DAC数组，对晶体振荡器频率进行高精度校准；

通过D／A转换单元将所述老化率DAC数组转换为模拟信号，输出EFC电压到晶体振荡器的电压调谐端。

可选地，将所述晶体振荡器的当前频率与标称频率相比较的步骤具体包括：

在晶体振荡器出厂初次使用时，通过FPGA控制单元对晶体振荡器输出频率信号进行计数，计N个周期，产生一个脉冲信号，然后利用FPGA控制单元内部的固定延迟单元对该脉冲信号进行计数，得到该脉冲信号共包含的延迟单元的个数M0；

在经过一个校准周期后，当需要对晶体振荡器进行校准时，FPGA控制单元再次对晶体振荡器的输出频率计N个周期，同样产生一个脉冲信号，利用FPGA控制单元内部的固定延迟单元再次对新产生的脉冲信号进行计数，得到新产生的脉冲信号所包含的延迟单元的个数M1，对比M0和M1的大小，输出偏移值。

可选地，所述N个周期中，N的取值大于100。

可选地，计算新产生的脉冲信号所包含的延迟单元的个数M1的步骤中，FPGA控制单元在一个校准周期内每间隔一定时间即启动一次M1的计算程序，这样在启动晶体振荡器频率校准之前，连续产生了一系列数据，通过取平均的方式得到准确的M1数据。

可选地，所述校准周期为日、月或者年。

本发明的有益效果是：

(1)通过对FPGA内部固定延迟单元的有效利用，消除了其他校准方法中对于外部精密参考信号的依赖；

(2)利用晶体振荡器的老化率曲线有效消除了晶体振荡器老化率带来的频率偏移；

(3)利用开关稳压电源与线性稳压电源组合的方式，实现输出电压的高稳定，低噪声、无失真。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一种高稳时基振荡器自动校准电路的控制框图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明的高稳时基振荡器自动校准电路包括：控制系统20、FPGA控制单元40、D／A转换单元30和稳压电源产生单元60。

FPGA控制单元40检测晶体振荡器50的当前频率，并与晶体振荡器50的标称频率相比较，输出偏移值。控制系统20包括图形解析处理单元，图形解析处理单元在控制系统20中通过软件实现，控制系统20接收晶体振荡器的老化率曲线10，图形解析处理单元根据老化率曲线生成一组时间对频率值的数组，上述时间可以是小时、天、月或者年，控制系统20计算出对应的老化率DAC数组，对晶体振荡器50的频率进行粗调；控制系统20还接收FPGA控制单元40输出的偏移值，调整老化率DAC数组，对晶体振荡器50频率进行高精度校准。D／A转换单元30接收控制系统20输出的老化率DAC数组，将其转换为模拟信号，输出EFC电压到晶体振荡器50的电压调谐端。稳压电源产生单元60包括开关稳压电源和线性稳压电源，输出参考电压到D／A转换单元30的参考端。

在晶体振荡器出厂初次使用时，FPGA控制单元40对晶体振荡器输出频率信号进行计数，计N个周期，为保证一定的精度，N的取值需要大于100，产生一个脉冲信号，然后利用FPGA控制单元40内部的固定延迟单元对该脉冲信号进行计数，得到该脉冲共包含的延迟单元的个数M0；在经过一定时间周期后，当需要对晶体振荡器进行校准时，控制系统20会根据所对应的老化率DAC数据粗调晶体振荡器频率，同时FPGA控制单元40再次对晶体振荡器的输出频率计N个周期，同样产生一个脉冲，利用FPGA控制单元40内部的固定延迟单元再次对新产生的脉冲进行计数，得到脉冲所包含的延迟单元的个数M1，对比M0和M1的大小。FPGA控制单元40根据对比结果输出偏移值到控制系统20，控制系统20增大或减小DAC数据，来微调晶体振荡器50频率，以实现晶体振荡器频率的高精度校准。为满足晶体振荡器校准精度要求，需要增大计数周期N的个数，展宽脉冲的宽度，以同时提高M0和M1的精度，从而保证晶体振荡器校准的精度。

另外，由于FPGA控制单元40内部的一个固定延迟单元一般不大于100ps，同时其延时单元还受到FPGA芯片温度、供电电压的影响，因此M1数据会受到上述因素的影响而产生误差。为了满足晶体振荡器校准精度要求，得到精确的M1的数据，因此，采取多次计算取平均的方法来减小M1的误差。具体方法是：FPGA在一个校准周期内，例如校准周期为1个月，每间隔一天即启动一次M1的计算程序，这样在启动晶体振荡器频率校准之前，就连续产生了M10、M11、M12……等一系列数据，通过取平均的方式可以得到准确的M1数据。

其中，时间T根据校准周期以及一个周期内的M1计算次数得到，比如：校准周期为30天，每一天启动了一次M1的计算程序，T即为30。

以PFOC2-0020-10MHz晶体振荡器为例，表1中描述了采用本发明的高稳时基振荡器自动校准电路校准得到的晶体振荡器频率准确度数据。

标称频率	30天后频率偏移	校准后频率
			10000000Hz	10000000.05Hz	10000000.01Hz
标称频率	6个月频率偏移	校准后频率
			10000000Hz	10000000.3Hz	10000000.08Hz

由表1可见，利用本发明的高稳时基振荡器自动校准电路校准后的频率准确度大幅度提高。

基于上述高稳时基振荡器自动校准电路，本发明还提供了一种高稳时基振荡器自动校准方法，包括以下步骤：通过FPGA控制单元检测晶体振荡器的当前频率，并与晶体振荡器的标称频率相比较，输出偏移值；根据晶体振荡器的老化率曲线生成一组时间对频率值的数组，计算出对应的老化率DAC数组，对晶体振荡器的频率进行粗调；根据FPGA控制单元输出的偏移值，调整所述老化率DAC数组，对晶体振荡器频率进行高精度校准；通过D／A转换单元将所述老化率DAC数组转换为模拟信号，输出EFC电压到晶体振荡器的电压调谐端。

其中，上述将晶体振荡器的当前频率与标称频率相比较的步骤具体包括：在晶体振荡器出厂初次使用时，通过FPGA控制单元对晶体振荡器输出频率信号进行计数，计N个周期，产生一个脉冲信号，然后利用FPGA控制单元内部的固定延迟单元对该脉冲信号进行计数，得到该脉冲信号共包含的延迟单元的个数M0；在经过一个校准周期后，校准周期为日、月或者年，当需要对晶体振荡器进行校准时，FPGA控制单元再次对晶体振荡器的输出频率计N个周期，同样产生一个脉冲信号，利用FPGA控制单元内部的固定延迟单元再次对新产生的脉冲信号进行计数，得到新产生的脉冲信号所包含的延迟单元的个数M1，对比M0和M1的大小，输出偏移值。为保证一定的精度，N个周期中N的取值大于100。

上述计算新产生的脉冲信号所包含的延迟单元的个数M1的步骤中，FPGA控制单元在一个校准周期内每间隔一定时间即启动一次M1的计算程序，这样在启动晶体振荡器频率校准之前，连续产生了一系列数据，通过取平均的方式得到准确的M1数据。

本发明的高稳时基振荡器自动校准电路及方法，通过对FPGA内部固定延迟单元的有效利用，消除了其他校准方法中对于外部精密参考信号的依赖；利用晶体振荡器的老化率曲线有效消除了晶体振荡器老化率带来的频率偏移；利用开关稳压电源与线性稳压电源组合的方式，实现输出电压的高稳定，低噪声、无失真。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种高稳时基振荡器自动校准电路，其特征在于，包括：控制系统、FPGA控制单元、D/A转换单元和稳压电源产生单元；

所述FPGA控制单元检测晶体振荡器的当前频率，并与晶体振荡器的标称频率相比较，输出偏移值；

所述控制系统包括图形解析处理单元，所述控制系统接收晶体振荡器的老化率曲线，所述图形解析处理单元根据老化率曲线生成一组时间对频率值的数组，控制系统计算出对应的老化率DAC数组，对晶体振荡器的频率进行粗调；所述控制系统还接收所述FPGA控制单元输出的偏移值，调整所述老化率DAC数组，对晶体振荡器频率进行高精度校准；

所述D/A转换单元接收所述控制系统输出的老化率DAC数组，将其转换为模拟信号，输出电气频率控制电压到晶体振荡器的电压调谐端；

所述稳压电源产生单元包括开关稳压电源和线性稳压电源，输出参考电压到所述D/A转换单元的参考端。

2.如权利要求1所述的高稳时基振荡器自动校准电路，其特征在于，所述图形解析处理单元在所述控制系统中通过软件实现。

3.如权利要求2所述的高稳时基振荡器自动校准电路，其特征在于，所述时间对频率值的数组中时间的单位为小时、天、月或者年。

4.一种高稳时基振荡器自动校准方法，其特征在于，包括以下步骤：

通过FPGA控制单元检测晶体振荡器的当前频率，并与晶体振荡器的标称频率相比较，输出偏移值；

根据晶体振荡器的老化率曲线生成一组时间对频率值的数组，计算出对应的老化率DAC数组，对晶体振荡器的频率进行粗调；

根据FPGA控制单元输出的偏移值，调整所述老化率DAC数组，对晶体振荡器频率进行高精度校准；

通过D/A转换单元将所述老化率DAC数组转换为模拟信号，输出电气频率控制电压到晶体振荡器的电压调谐端。

5.如权利要求4所述的一种高稳时基振荡器自动校准方法，其特征在于，将所述晶体振荡器的当前频率与标称频率相比较的步骤具体包括：

在晶体振荡器出厂初次使用时，通过FPGA控制单元对晶体振荡器输出频率信号进行计数，计N个周期，产生一个脉冲信号，然后利用FPGA控制单元内部的固定延迟单元对该脉冲信号进行计数，得到该脉冲信号共包含的延迟单元的个数M0；

在经过一个校准周期后，当需要对晶体振荡器进行校准时，FPGA控制单元再次对晶体振荡器的输出频率计N个周期，同样产生一个脉冲信号，利用FPGA控制单元内部的固定延迟单元再次对新产生的脉冲信号进行计数，得到新产生的脉冲信号所包含的延迟单元的个数M1，对比M0和M1的大小，输出偏移值。

6.如权利要求5所述的一种高稳时基振荡器自动校准方法，其特征在于，所述N个周期中，N的取值大于100。

7.如权利要求6所述的一种高稳时基振荡器自动校准方法，其特征在于，计算新产生的脉冲信号所包含的延迟单元的个数M1的步骤中，FPGA控制单元在一个校准周期内每间隔一定时间即启动一次M1的计算程序，在启动晶体振荡器频率校准之前连续产生了一系列数据，通过取平均的方式得到准确的M1数据。

8.如权利要求5所述的一种高稳时基振荡器自动校准方法，其特征在于，所述校准周期为日、月或者年。