JP2020170795A - 回路システム、及び集積回路 - Google Patents
回路システム、及び集積回路 Download PDFInfo
- Publication number
- JP2020170795A JP2020170795A JP2019071562A JP2019071562A JP2020170795A JP 2020170795 A JP2020170795 A JP 2020170795A JP 2019071562 A JP2019071562 A JP 2019071562A JP 2019071562 A JP2019071562 A JP 2019071562A JP 2020170795 A JP2020170795 A JP 2020170795A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- integrated circuit
- reference clock
- correction
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012937 correction Methods 0.000 claims abstract description 156
- 238000004891 communication Methods 0.000 claims abstract description 91
- 238000000034 method Methods 0.000 claims description 47
- 230000001360 synchronised effect Effects 0.000 abstract description 36
- 230000000737 periodic effect Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 238000005259 measurement Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000002265 prevention Effects 0.000 description 5
- 230000010354 integration Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009529 body temperature measurement Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
まずは、実施の形態の基本的概念について説明する。実施の形態は、概略的に、回路システムに関するものである。
次に、実施の形態の具体的内容について説明する。
まず、本実施の形態に係る回路システムの構成について説明する。図1は、本実施の形態に係る回路システムのブロック図である。
発振器1は、無線通信用IC2が出力する同期通信用クロック信号S1の基準となる基準信号を生成して当該無線通信用IC2に出力する出力手段である。この発振器1の具体的な種類や構成は任意であるが、例えば、温度補償型水晶発振器(TCXO)を用いて構成することができる。
無線通信用IC2は、前述の他の集積回路である。この無線通信用IC2の具体的な種類や構成は任意であるが、例えば、制御用IC3との間で同期通信を行うように構成されているものである。なお、無線通信用IC2は、アンテナ側とも電気的に接続されているが、アンテナ側との電気的な接続は公知であるので、説明を省略する。制御用IC3との間の同期通信については、例えば、発振器1から受信する基準信号に基づいて、同期通信用クロック信号S1を生成して出力し、また、当該同期通信用クロック信号S1に基づいてデータ信号S2を送受信することにより行われる。
制御用IC3は、前述の集積回路である。この制御用IC3の具体的な種類や構成は任意であるが、例えば、防災機器を制御するためのマイクロコンピュータであり、また、無線通信用IC2との間で同期通信を行うように構成されているものである。制御用IC3は、例えば、通信部31、高速クロック生成部32、低速クロック生成部33、第1カウンタ34、第2カウンタ35、及び制御部36を備える。なお、制御用IC3は、図1で図示されている構成以外に様々な構成を備え得るが、ここでは、本願に特徴的な構成のみ図示して説明する。
通信部31は、無線通信用IC2との間で通信を行う通信手段である。この通信部31の具体的な種類や構成は任意であるが、例えば、公知の通信回路を用いて構成することができる。
高速クロック生成部32は、高速基準クロック信号を生成する生成手段である。この高速クロック生成部32の具体的な種類や構成は任意であるが、例えば、発振器(一例としては、水晶発振子を含む回路等)を用いずに信号を生成するものであり、また、マイクロコンピュータに内蔵されている発振回路を用いて構成することができる。「高速基準クロック信号」とは、前述の基準クロック信号であり、任意の周波数(例えば、4MHz等)の信号である。
低速クロック生成部33は、低速基準クロック信号を生成する生成手段である。この低速クロック生成部33の具体的な種類や構成は任意であるが、例えば、高速クロック生成部32と同様にして構成することができる。「低速基準クロック信号」とは、前述の基準クロック信号であり、また、高速基準クロック信号よりも低い任意の周波数(例えば、15KHz等)の信号である。
第1カウンタ34は、無線通信用IC2から受信する同期通信用クロック信号S1のパルスの個数を計数する計数手段である。この第1カウンタ34の具体的な種類や構成は任意であるが、例えば、公知の周波数カウンタ回路等を用いて構成することができる。
第2カウンタ35は、高速クロック生成部32で生成されて出力された高速基準クロック信号、又は低速クロック生成部33で生成されて出力された低速基準クロック信号のパルスの個数を計数する計数手段である。この第2カウンタ35の具体的な種類や構成は任意であるが、例えば、公知のタイマカウンタ回路等を用いて構成することができる。
制御部36は、制御用IC3を制御する制御手段であり、具体的には、無線通信用ICから受信する同期通信用クロック信号S1を、高速基準クロック信号及び低速基準クロック信号に関する制御用IC3の動作を補正する補正用信号として用いて、高速基準クロック信号及び低速基準クロック信号に関する制御用IC3の動作を補正する処理を行う補正手段であり、また、同期通信用クロック信号S1の周波数を指定する指定手段である。この制御部36の具体的な種類や構成は任意であるが、例えば、公知の演算回路、及びメモリ等を用いて構成することができる。
次に、このように構成される回路システム100によって実行される補正処理について説明する。図2は、補正処理のフローチャートである(以下の各処理の説明ではステップを「S」と略記する)。「補正処理」とは、制御用IC3の動作を補正するための処理であり、概略的には、制御用IC3によって実行される処理である。この補正処理を実行するタイミングは任意であるが、例えば、回路システム100の電源をオンした場合に実行開始し、繰り返し実行するものとし、実行が開始されたところから説明する。
このように本実施の形態によれば、無線通信用IC2から受信する同期通信用クロック信号S1を、基準クロック信号に関する制御用IC3の動作を補正する補正用信号として用いて、基準クロック信号に関する制御用IC3の動作を補正する処理を行うことにより、例えば、基準クロック信号に関する動作を補正することが可能となる。特に、例えば、補正用信号を容易に得られない場合であっても、制御用IC3の動作を補正することが可能となる。
以上、本発明に係る実施の形態について説明したが、本発明の具体的な構成及び手段は、特許請求の範囲に記載した各発明の技術的思想の範囲内において、任意に改変及び改良することができる。以下、このような変形例について説明する。
まず、発明が解決しようとする課題や発明の効果は、上述の内容に限定されるものではなく、発明の実施環境や構成の詳細に応じて異なる可能性があり、上述した課題の一部のみを解決したり、上述した効果の一部のみを奏したりすることがある。
また、上述した構成は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各部の分散や統合の具体的形態は図示のものに限られず、その全部または一部を、任意の単位で機能的または物理的に分散又は統合して構成できる。また、本出願における「装置」とは、単一の装置によって構成されたものに限定されず、複数の装置によって構成されたものを含む。
また、上記実施の形態では、図2のSA1において3個の条件に基づいて補正するか否かを判定したが、これに限らず、1個のみ、2個のみ、あるいは、他の条件を含めた4個以上の条件に基づいて補正するか否かを判定するように構成してもよい。また、上記実施の形態では、「温度条件」が、例えば、直近に補正を行ってから所定温度(例えば、5度〜6度等)以上温度変化があった場合に補正を行うという条件である場合について説明したが、これに限らない。例えば、「温度条件」が、現在の温度が所定の温度範囲から逸脱した場合に、補正を行うという条件であることとしてもよい。
また、上記実施の形態では、無線通信用IC2から温度情報を取得する場合について説明したが、これに限らない。例えば、無線通信用IC2以外の他のIC又は素子から温度情報を取得するように構成してもよいし、あるいは、制御用IC3に温度測定機能を実装して当該機能を用いて温度情報を取得するように構成してもよい。
また、上記実施の形態では、図2のSA2において同期通信用クロック信号S1の周波数を指定する場合について説明したが、これに限らない。例えば、同期通信用クロック信号S1の周波数がデータ通信用に予め定められているので、周波数の指定を行わずに、予め定められている周波数の同期通信用クロック信号S1を出力するように構成してもよい。
また、上記実施の形態では、図2のSA2で指定した1個の周波数の同期通信用クロック信号S1を用いてSA3の合わせ込みの処理を行う場合について説明したが、これに限らない。例えば、高速クロック生成部32の合わせ込みを行う場合、及び低速クロック生成部33の合わせ込みを行う場合の各々において、各々相互に異なる周波数を指定して、相互に異なる周波数の同期通信用クロック信号S1を用いてSA3の合わせ込みの処理を行うように構成してもよい。
また、上記実施の形態では、図2のSA2において、各基準クロック信号の周波数よりも低い周波数を指定して同期通信用クロック信号S1を出力する場合について説明したが、採用する各ICの構成に依存して、各基準クロック信号の周波数よりも高い周波数を指定してもよいし、あるいは、一方の基準クロック信号の周波数よりも高く、且つ、他の方の基準クロック信号の周波数よりも低い周波数を指定してもよい。
また、上記実施の形態の図2のSA3及びSA5において、同期通信用クロック信号S1を用いて、高速クロック生成部32及び低速クロック生成部33の合わせ込みを行う場合について説明したが、これに限らない。例えば、同期通信用クロック信号S1を用いて、高速クロック生成部32又は低速クロック生成部33の一方のクロック生成部の調整用の設定値を決定することにより合わせ込みを行い、合わせ込みを行った当該一方のクロック生成部に当該決定した調整用の設定値を設定することにより当該一方のクロック生成部の補正を行い、この後に、当該補正後のクロック生成部が生成する基準クロック信号を用いて、高速クロック生成部32又は低速クロック生成部33の他方のクロック生成部の調整用の設定値を決定することにより合わせ込みを行い、合わせ込みを行った当該他方のクロック生成部に当該決定した調整用の設定値を設定することにより当該他方のクロック生成部の補正を行うように構成してもよい。なお、この場合、制御用IC3には、多数のカウンタが設けられており、これらのカウンタにて実施の形態で説明した場合と同様にして各信号のパルスの個数を計数する処理等を行って合わせ込み及び補正を行うように構成してもよい。
また、上記実施の形態の図2のSA5において、調整用の設定値を変更することにより補正する場合について説明したが、これに限らない。例えば、制御用IC3のタイマカウンタの値を調整したり、所定の規格での外部通信用のボーレートの修正をおこなったり、あるいは、単位時間(例えば1秒間)を正確に計測するように調整して、制御用IC3の動作を補正する処理を行ってもよい。
また、上記実施の形態では、本発明の特徴を、制御用IC3のクロック生成部が2個設けられている場合について説明したが、これに限らない。例えば、本発明の特徴を、制御用IC3のクロック生成部が1個のみ設けられている場合に適用してもよいし、あるいは、3個以上設けられている場合に適用してもよい。
また、実施の形態の特徴及び変形例の特徴を任意に組み合わせてもよい。
付記1の回路システムは、基準クロック信号に基づいて動作する集積回路と、前記集積回路と接続されている他の集積回路と、を備える回路システムであって、前記他の集積回路は、前記基準クロック信号よりも精度の高い非補正用信号であって、前記基準クロック信号に関する前記集積回路の動作を補正する処理を行う補正目的以外の目的の非補正用信号を前記集積回路に送信し、前記集積回路は、前記基準クロック信号を生成する生成手段と、前記他の集積回路から受信する前記非補正用信号を、前記基準クロック信号に関する前記集積回路の動作を補正する補正用信号として用いて、前記基準クロック信号に関する前記集積回路の動作を補正する処理を行う補正手段と、を備える。
付記1に記載の回路システム、及び付記7に記載の集積回路によれば、他の集積回路から受信する非補正用信号を、基準クロック信号に関する集積回路の動作を補正する補正用信号として用いて、基準クロック信号に関する集積回路の動作を補正する処理を行うことにより、例えば、基準クロック信号に関する動作を補正することが可能となる。特に、例えば、補正用信号を容易に得られない場合であっても、集積回路の動作を補正することが可能となる。
2 無線通信用集積回路
3 制御用集積回路
31 通信部
32 高速クロック生成部
33 低速クロック生成部
34 第1カウンタ
35 第2カウンタ
36 制御部
100 回路システム
S1 同期通信用クロック信号
S2 データ信号
Claims (7)
- 基準クロック信号に基づいて動作する集積回路と、前記集積回路と接続されている他の集積回路と、を備える回路システムであって、
前記他の集積回路は、前記基準クロック信号よりも精度の高い非補正用信号であって、前記基準クロック信号に関する前記集積回路の動作を補正する処理を行う補正目的以外の目的の非補正用信号を前記集積回路に送信し、
前記集積回路は、
前記基準クロック信号を生成する生成手段と、
前記他の集積回路から受信する前記非補正用信号を、前記基準クロック信号に関する前記集積回路の動作を補正する補正用信号として用いて、前記基準クロック信号に関する前記集積回路の動作を補正する処理を行う補正手段と、
を備える回路システム。 - 前記補正手段は、補正開始条件を満たすか否かを判定し、前記補正開始条件を満たすものと判定した場合に、前記基準クロック信号に関する前記集積回路の動作を補正する処理を行う、
請求項1に記載の回路システム。 - 前記補正手段は、前記集積回路の周辺温度を特定する温度情報を前記他の集積回路から取得し、取得した前記温度情報が特定する前記周辺温度に基づいて、前記補正開始条件を満たすか否かを判定する、
請求項2に記載の回路システム。 - 前記集積回路は、前記非補正用信号の周波数を指定する指定手段、を備え、
前記他の集積回路は、前記集積回路の前記指定手段に指定された周波数の前記非補正用信号を送信する、
請求項1から3の何れか一項に記載の回路システム。 - 前記生成手段は、少なくとも、第1周波数の前記基準クロック信号である第1基準クロック信号を生成する第1生成手段と、前記第1周波数とは異なる第2周波数の前記基準クロック信号である第2基準クロック信号を生成する第2生成手段と、を備えており、
前記補正手段は、前記補正用信号に基づいて前記第1基準クロック信号に関する前記第1生成手段の動作を補正する処理を行い、この後に、前記第1生成手段が生成した前記第1基準クロック信号に基づいて前記第2基準クロック信号に関する前記第2生成手段の動作を補正する処理を行う、
請求項1から4の何れか一項に記載の回路システム。 - 前記他の集積回路は、無線通信用の集積回路である、
請求項1から5の何れか一項に記載の回路システム。 - 基準クロック信号に基づいて動作する集積回路であって、
前記基準クロック信号を生成する生成手段と、
前記基準クロック信号よりも精度の高い非補正用信号であって、前記基準クロック信号に関する前記集積回路の動作を補正する処理を行う補正目的以外の目的の非補正用信号を前記集積回路に送信する他の集積回路から受信する前記非補正用信号を、前記基準クロック信号に関する前記集積回路の動作を補正する補正用信号として用いて、前記基準クロック信号に関する前記集積回路の動作を補正する処理を行う補正手段と、
を備える集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019071562A JP7333705B2 (ja) | 2019-04-03 | 2019-04-03 | 回路システム |
JP2023068586A JP7503683B2 (ja) | 2019-04-03 | 2023-04-19 | 集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019071562A JP7333705B2 (ja) | 2019-04-03 | 2019-04-03 | 回路システム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023068586A Division JP7503683B2 (ja) | 2019-04-03 | 2023-04-19 | 集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020170795A true JP2020170795A (ja) | 2020-10-15 |
JP7333705B2 JP7333705B2 (ja) | 2023-08-25 |
Family
ID=72746391
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019071562A Active JP7333705B2 (ja) | 2019-04-03 | 2019-04-03 | 回路システム |
JP2023068586A Active JP7503683B2 (ja) | 2019-04-03 | 2023-04-19 | 集積回路 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023068586A Active JP7503683B2 (ja) | 2019-04-03 | 2023-04-19 | 集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP7333705B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004180125A (ja) * | 2002-11-28 | 2004-06-24 | Renesas Technology Corp | 半導体装置 |
JP2005003430A (ja) * | 2003-06-10 | 2005-01-06 | Nec Corp | 携帯端末およびgps時刻維持方法 |
US20050081076A1 (en) * | 2003-10-09 | 2005-04-14 | Renesas Technology Corp. | Semiconductor integrated circuit |
JP2017017164A (ja) * | 2015-06-30 | 2017-01-19 | キヤノン株式会社 | 半導体集積装置及びその制御方法 |
US20170357556A1 (en) * | 2015-01-09 | 2017-12-14 | Schmidhauser Ag | Frequency Converter |
-
2019
- 2019-04-03 JP JP2019071562A patent/JP7333705B2/ja active Active
-
2023
- 2023-04-19 JP JP2023068586A patent/JP7503683B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004180125A (ja) * | 2002-11-28 | 2004-06-24 | Renesas Technology Corp | 半導体装置 |
JP2005003430A (ja) * | 2003-06-10 | 2005-01-06 | Nec Corp | 携帯端末およびgps時刻維持方法 |
CN1573354A (zh) * | 2003-06-10 | 2005-02-02 | 日本电气株式会社 | 便携终端和全球定位系统时间保持方法 |
US20050081076A1 (en) * | 2003-10-09 | 2005-04-14 | Renesas Technology Corp. | Semiconductor integrated circuit |
JP2005115715A (ja) * | 2003-10-09 | 2005-04-28 | Renesas Technology Corp | 半導体集積回路 |
US20170357556A1 (en) * | 2015-01-09 | 2017-12-14 | Schmidhauser Ag | Frequency Converter |
JP2017017164A (ja) * | 2015-06-30 | 2017-01-19 | キヤノン株式会社 | 半導体集積装置及びその制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7333705B2 (ja) | 2023-08-25 |
JP7503683B2 (ja) | 2024-06-20 |
JP2023101481A (ja) | 2023-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105549379B (zh) | 一种基于高精度时间基准触发的同步测量装置及方法 | |
JP4540088B2 (ja) | 位置検出装置 | |
JPH05507162A (ja) | 正確な時間および/または周波数を提供する装置と方法 | |
US5483201A (en) | Synchronization circuit using a high speed digital slip counter | |
CN106292839B (zh) | 实时时钟补偿电路及校准方法、装置 | |
US6084441A (en) | Apparatus for and method of processing data | |
WO1988002897A1 (en) | Oscillators and processor circuits | |
US9927831B2 (en) | Navigation system and clock calibration method thereof | |
JP2017510107A (ja) | 改善された低電力発振器 | |
CN109217821B (zh) | 频率器件补偿方法、装置、系统及计算机可读存储介质 | |
US6747374B2 (en) | Circuit for correcting deviation in oscillating frequency | |
CN101488752B (zh) | 温度频率校正装置 | |
JP7503683B2 (ja) | 集積回路 | |
CN104753497B (zh) | 一种oscpps修正方法与装置 | |
CN101488751A (zh) | 温度频率校正装置的测量系统和方法 | |
US7474717B2 (en) | Oscillator frequency control | |
TWI456903B (zh) | 通訊設備與無線通訊模組 | |
US6721377B1 (en) | Method and circuit configuration for resynchronizing a clock signal | |
US20040232905A1 (en) | Method for correcting an oscillator frequency | |
EP1422825B1 (en) | Oscillator frequency control | |
CN108230646A (zh) | 一种嵌入式数字振荡无线遥控器控制方法 | |
CN201436786U (zh) | 温度频率校正装置的测量系统 | |
JP2003270369A (ja) | リアルタイムクロックの時刻補正方法及び時刻補正装置 | |
JP2001215283A (ja) | 地震計 | |
JP2010139493A (ja) | 周波数等変化測定法及びその装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230314 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230815 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7333705 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |