CN103493026B - 存取存储器单元的方法、分配存储器请求的方法、系统及存储器控制器 - Google Patents

存取存储器单元的方法、分配存储器请求的方法、系统及存储器控制器 Download PDF

Info

Publication number
CN103493026B
CN103493026B CN201280019658.6A CN201280019658A CN103493026B CN 103493026 B CN103493026 B CN 103493026B CN 201280019658 A CN201280019658 A CN 201280019658A CN 103493026 B CN103493026 B CN 103493026B
Authority
CN
China
Prior art keywords
address
memory
area
accumulator system
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280019658.6A
Other languages
English (en)
Other versions
CN103493026A (zh
Inventor
罗伯特·沃克尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN201710050923.1A priority Critical patent/CN107025181B/zh
Publication of CN103493026A publication Critical patent/CN103493026A/zh
Application granted granted Critical
Publication of CN103493026B publication Critical patent/CN103493026B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明描述存取存储器单元的方法、分配存储器请求的方法、系统及存储器控制器。在其中将存储器单元划分为至少第一存储器单元区域及第二存储器单元区域的一个此种方法中，根据第一地址定义存取所述第一区域中的存储器单元且根据不同于所述第一地址定义的第二地址定义存取所述第二区域中的存储器单元。本发明描述额外实施例。

Description

存取存储器单元的方法、分配存储器请求的方法、系统及存储 器控制器
优先权申请
本专利申请案主张2011年3月7日提出申请的第13/042，164号美国申请案的优先权权益，所述美国申请案以全文引用的方式并入本文中。
技术领域
背景技术
存储器系统用于例如个人数字助理(PDA)、膝上型计算机、移动电话及数码相机的许多装置中。这些存储器系统中的一些存储器系统包含接收来自单个总线的存储器请求的多个存储器装置。
发明内容
附图说明
在附图的图中以实例方式而非限制方式图解说明一些实施例，附图中：
图1是根据本发明的各种实施例的系统的框图；
图2是根据本发明的各种实施例的系统的框图；
图3是根据本发明的各种实施例的存储器系统的框图；
图4是根据本发明的各种实施例的存储器单元的地址的框图；
图5是根据本发明的各种实施例的可编程寄存器的框图；
图6是根据本发明的各种实施例的存储器单元的地址的框图；
图7是根据本发明的各种实施例的存储器单元的地址的框图；
图8是图解说明根据本发明的各种实施例的由存储器系统接收的数据的示意图；
图9是图解说明根据本发明的各种实施例由存储器系统接收的数据的示意图；
图10是根据本发明的各种实施例的系统的框图；
图11是根据本发明的各种实施例的一种方法的流程图；
图12是根据本发明的各种实施例的一种方法的流程图；且
图13是根据本发明的各种实施例的存储器单元的地址的框图。
具体实施方式
当与其它系统相比时，多通道存储器系统具有更大带宽及经减少的功率使用。在一些系统中，每一通道服务一主装置或主装置群组。此指派允许更严格的服务控制的质量，但可减少可从存储器系统获得的带宽。当主装置休眠时，相关联通道的引脚及带宽为闲置的且不能被所述系统的其余部分使用。指派给主装置或主装置群组的每一通道的存储器密度也可受限制。例如，如果主装置仅需要128个千字节(KB)的存储器，且最小可用通道提供一个千兆字节(GB)的存储器，那么所述通道的大部分将不可用，因为整个通道被指派给所述主装置。
发明人已发现，可通过操作具有多个存储器单元区域的存储器系统来解决上述的挑战以及其它挑战，其中每一区域具有(例如)其自己的通道定义。区域性通道定义使得能够配置(例如，调谐)存储器系统的功率使用及性能。
在以下描述中，个别数字(例如，下文中被称为“位”的二进制数字)表示在括号内。一将单个位表示为位[G]，其中G是0以上的非负整数。将连续位群组表示为位[J：K]，其中J及K是非负整数。[J：K]中的连续位以K开始且以J结束。一字节具有八个位，且由B[P]表示，其中P是识别所述字节的非负整数。
图1是根据本发明的各种实施例的系统100的框图。系统100包含通过第一总线130耦合到桥接电路120的第一处理器110。第二处理器134也通过第一总线130耦合到桥接电路120。桥接电路120通过第二总线150耦合到存储器系统140。桥接电路120借助存储器控制器160执行来自处理器110及处理器134的存储器请求，且经由第一总线130及第二总线150在处理器110及处理器134与存储器系统140之间传送数据。存储器系统140中的存储器单元是根据存储器控制器160中的存储器映射170来定位。可将存储器系统140中的存储器单元划分(例如，分割)为例如第一区域182及第二区域184的多个区域。存储器系统140可包含(例如)一个或一个以上动态随机存取存储器(DRAM) 装置、同步动态随机存取存储器(SDRAM)装置及快闪存储器装置。处理器110及134可称为主装置，且系统100中可存在两个以上主装置。
图2是根据本发明的各种实施例的系统200的框图。系统200包含第一处理器，例如包含于系统单芯片(SOC)210中通过总线250耦合到存储器系统240的处理器。第二处理器(例如包含于SOC256中的处理器)也通过总线250耦合到存储器系统240。SOC210及SOC256各自在单个集成电路芯片上包含共同作为系统操作的处理器及至少一个其它集成电路。SOC210及256可称为主装置，且系统200中可存在两个以上主装置。SOC210借助经由总线250将数据传送到存储器系统240及从存储器系统240传送数据的存储器控制器260执行存储器请求。存储器系统240中的存储器单元根据存储器控制器260中的存储器映射270来定位。SOC256还包含用以执行到存储器系统240的存储器请求的存储器控制器280及存储器映射281。可将存储器系统240中的存储器单元划分为例如第一区域282及第二区域284的多个区域。存储器系统240可包含(例如)一个或一个以上DRAM装置、SDRAM装置及快闪存储器装置。
图1及2中所示的每一存储器系统140及240可为经布置以通过耦合到例如总线150或总线250的单个总线的多个引脚来交换数据(例如，信息)的单个存储器装置或多个存储器装置。图3是根据本发明的各种实施例的存储器系统300的框图。存储器系统300包括经并行布置的八个存储器装置310、312、314、316、318、320、322及324。存储器装置310、312、314、316、318、320、322及324中的每一者通过八个数据引脚340而耦合到系统中的同一总线(未展示)以通过所述总线传送数据。存储器装置310、312、314、316、318、320、322及324可为(例如)DRAM装置、SDRAM装置、快闪存储器装置或其任一组合，且可以除图3中所示的并行布置以外的平面图来放置。存储器装置310、312、314、316、318、320、322及324中的每一者中可存在多于八个或少于八个的数据引脚。
例如存储器映射170及270(参见图1及2)的存储器映射可为指示存储器系统300中的存储器单元如何相对于彼此而定向的数据结构。从主装置接收的存储器地址是可或可不对应于(例如，指示或表示)存储器系统300中的物理存储器单元的位置的数字的集合。存储器映射含有用以使来自主装置的地址与存储器系统300中的一个或一个以上物理存储器单元匹配的数据。
根据不同类别的地址存取存储器单元以用于读取及写入操作，且每一类别的地址具有一定义。第一类别的地址包含行地址及列地址，所述行地址及所述列地址一起对应于具有多个行及列的存储器单元阵列中的一行与一列的相交点处的一个存储器单元。存储器单元在多通道存储器系统中经划分为通道。通道地址是识别多通道存储器系统中的通道中的多个存储器单元的第二类别的地址。库地址是识别多个存储器单元通道的库的第三类别的地址。系统可具有两个或两个以上存储器单元库。上文所论述的存储器映射还使得能够将存储器系统中的存储器单元划分为例如图1及图2中所示的区域182、184、282及284的区域。区域地址是识别如下文中将描述的多通道存储器系统中的存储器单元区域的第四类别的地址。
图4是根据本发明的各种实施例的存储器单元的地址400的框图。地址400由32个位[31：0]组成，每一位具有值“0”或“1”，使用位的组合来指示将在何处找到所述存储器单元。地址400的位是从左向右连续布置的。地址400向右具有较低阶位，且最低阶位[0]称为最低有效位(LSB)410。地址400向左具有较高阶位，且最高阶位[31]称为最高有效位(MSB)420。地址400中的较低阶位较靠近LSB410，且较高阶位较靠近MSB420。地址400包含为包含MSB420的最高阶位的行位430[31：16]。接下来在地址400中的是库位440[15：13]、列位450[12：3]及通道位460[2：0]。通道位460是包含LSB410的最低阶位。根据本发明的各种实施例，地址400可包括除了32个位以外的30、40、42或任何数目个位。还可使用与所展示不同的位阶，包含相反阶。地址400中的行位430、库位440、列位450及通道位460的数目及位置是地址400的定义。可通过改变这些位的数目或位置来改变所述定义。地址400的定义对在存储器系统中如何存储数据及在何处存储数据具有影响。每一区域可具有不同地址定义。
存储器系统300的存储器装置310、312、314、316、318、320、322及324可作为多通道系统操作，且可针对每一区域唯一地定义通道。称为区域性通道定义的此些定义允许每区域使用所有数据引脚340或仅数据引脚340的小子集。区域性通道定义使得能够基于将存储于存储器系统中的不同区域的数据的类型而配置(例如，修整)所述区域中。例如，当与具有浅通道的区域相比时，用于图形的存储器系统的区域可具有将借助针对每一存储器请求的减少数目的激活节省功率的深通道定义。相比浅通道，深通道在移动到下一通道之前将每存取存取较多数据。激活的数目是在存储器请求的执行期间所存取的存储器单元行的数目。图形主装置可对等待时间相对不敏感，且用于执行存储器请求的额外几纳秒将不实质上影响性能。
根据本发明的各种实施例通过地址400中的通道位460实施区域性通道定义。通道位460可定位于地址400中的任何位置处，且可为彼此邻接或不邻接的。
根据本发明的各种实施例，可以至少两种方式实施所述区域。例如，可将区域地址的位添加到地址400以指示例如图1及图2中所示的区域182、184、282及284的存储器单元区域。所述区域还可由多个可编程寄存器来定义。
图5是根据本发明的各种实施例的可编程寄存器500的框图。可将与来自主装置的存储器请求相关联(例如，在所述存储器请求中)的地址(“存储器请求地址”)与可编程寄存器500中的值进行比较以确定哪一存储器区域具有对应于所述地址的存储器单元。可编程寄存器500包含定义区域的十六个位，但可使用更多或更少的位。每一存储器区域通过其自己的可编程寄存器来定义。所述区域是不重叠的。可编程寄存器500可经重新编程以在系统的寿命期间改变所述区域的定义。
多通道存储器系统中的每一区域可具有不同的通道深度。可将通道的深度定义为将在地址移动(例如，滚动、递增或交叉)到另一通道中之前从所述通道存取的字节的数目。可通过对存储器装置的预取及通道位460在地址400中的位置来确定所述通道的深度。如果多通道存储器系统一次接收一个以上位，那么预取是所述多通道存储器系统中可接收的最小数目的位。所述预取由存储器装置确定。如果通道位460在地址400的最低阶位中，那么所述通道为浅的且单个存储器请求更可能跨越多个通道。当通道位460移升到地址400中的较高阶位时，所述通道变得更深。在交叉到下一通道之前可从较深通道存取较多字节。例如，关于图4中所示的地址400，三个通道位460[2：0]为最低阶位且定义为浅通道的8字节通道。图6是根据本发明的各种实施例的存储器单元的地址600的框图。地址600由在LSB610[0]与MSB620[31]之间的32个位[31：0]组成。地址600包含为最高阶位的行位630[31：16]及接着库位640[15：13]。将十个列位650分成两个群组[12：9]及[5：0]，且三个通道位660[8：6]定位于列位650[12：9]与[5：0]之间。因此，列位650为不邻接的。当与图4中所示的地址400相比时，通道位660在地址600中具有比地址400中的通道位460高的阶。地址600定义比由地址400定义的8字节通道深的256字节通道。
图7是根据本发明的各种实施例的存储器单元的地址700的框图。地址700由在LSB710[0]与MSB720[31]之间的32个位[31：0]组成。地址700中的最高阶位是三个通道位760[31：29]。在通道位760之后，地址700依序包含行位770[28：13]、库位780[12：10]及列位790[9：0]。通道位760定义比存储器单元库深的通道，因为通道位760高于库位780。地址700表示经划分的存储器系统。
地址400、600及700各自具有多个类别的地址，包含行地址、库地址、列地址及通道地址。所述行地址、所述库地址及所述列地址在所有三个地址400、600及700中相对于彼此具有相同定义。通道地址的定义相对于地址400、600及700中的每一者中的其它类别的地址为不同的。所述通道地址的不同定义导致针对地址400、600及700 中的每一者的通道的不同深度。
改变通道的深度意味着存储器控制器将在地址递增到下一通道中之前存取单个通道内的更多或更少字节。此对如何将数据存储于存储器系统中有影响，如图8及9中所图解说明。
图8是图解说明根据本发明的各种实施例由存储器系统300接收的数据的示意图。此处展示存储器系统300正接收经寻址到具有8个字节的深度的浅通道的64个字节B[0]到B[63]，其中通道位在每一地址的最低阶位[n：0]中。图4的地址400为浅通道的实例，其中地址400的三个通道位460[2：0]定义8字节通道。存储器装置310、312、314、316、318、320、322及324中的每一者具有8个字节的预取且在存储器请求的执行期间接收单个通道的字节。通道地址每8个字节而递增，且将针对所请求的每额外8个字节存取下一存储器装置中的下一个通道。结果是，将8个字节B[0]到B[7]写入到存储器装置310，将8个字节B[8]到B[15]写入到存储器装置312，依此类推。因此，也将8个字节写入到剩余存储器装置314、316、318、320、322及324中的每一者。这些存取可并行发生或随时间跨越所述通道分配。
当所述通道较深时，将数据以不同方式存储于存储器系统中。图9是图解说明根据本发明的各种实施例由存储器系统300接收的数据的示意图。在此情况中，展示存储器系统300正接收经寻址到具有16个字节的深度(比图8中所表示的通道深)的通道的64个字节B[0]到B[63]。图9中所示的数据的地址具有通道位[n：1]，比图8的通道位高一个位。如在图8中，存储器装置310、312、314、316、318、320、322及324中的每一者具有8个字节的预取且在存储器请求的执行期间接收单个通道的字节。存储器装置310、312及314中的每一者接收16个字节。存储器装置318、320、322及324不接收数据。结果是，将64个字节B[0]到B[63]写入到存储器装置310、312、314及316。可同时或在不同时间存取每一通道以完成请求。
当通道地址位在例如图4中所示的地址400的地址中的较低阶地址位中时，改变通道的深度具有最大影响。可通过将通道位向上移位来配置(例如，缩放)多通道存储器系统的功率使用及性能。当使用浅通道时，每存储器请求所存取的存储器装置的数目增加，从而潜在地减小所述存储器请求的存取时间。然而，针对浅通道每存储器请求的激活数目高于针对深通道每存储器请求的激活数目。例如，当将通道位指派给地址400中的位[n：0]以形成如图8中所图解说明的浅8字节通道时，64字节存储器请求将使用存储器系统300的所有带宽存取所有8个存储器装置310、312、314、316、318、320、322及324。
当使用较深通道时，每存储器请求所存取的存储器装置的数目减小，从而可能增加所述存储器请求的存取时间。然而，针对较深通道每存储器请求的激活数目低于针对浅通道每存储器请求的激活数目。例如，如果将通道位指派给地址400中的位[n：1]以形成如图9中所图解说明的16字节通道，那么64字节存储器请求将使用存储器系统300的可用带宽的二分之一来激活仅四个存储器装置310、312、314及316。在另一实例中，将所述通道位指派给地址400中的位[n：2]以形成32字节通道。64字节存储器请求将使用存储器系统300的可用带宽的四分之一来存取两个存储器装置310及312。
根据本发明的各种实施例，基于功率使用与性能之间的所要的平衡而选择存储器系统的每一区域的通道深度。可以以下方式选择图1中所示的存储器系统140的每一区域的通道深度。第一区域182可服务(例如)以低等待时间响应及浅通道深度操作的通用处理器。浅通道深度导致使用系统中的所有存储器装置来提升每存储器请求可用的带宽。第一区域182将使用比具有较深通道的区域多的功率来为每一存储器请求供应更多带宽。在浅通道中执行长存储器请求可导致数据绕所有通道循环不止一次。
第二区域184可具有较深通道以服务(例如)更能容许等待时间的图形处理器。第二区域184将每存储器请求供应较少的带宽，但将使用较少功率执行所述存储器请求，因为存取较少存储器单元行。图形处理器特别适合于图形应用程序。
在另一实例中，根据本发明的各种实施例，可以以下方式操作包含十三个存储器装置的存储器系统。存储器系统的通道X经定义以包含存储器装置0到存储器装置7。在通道X内，定义区域0到F。区域0到3经定义有8个字节的深度。区域4到7经定义有32个字节的深度。区域8到F经定义有64个字节的深度。通道Y经定义以包含存储器装置8到存储器装置11。在通道Y内，定义区域0到4。区域0到1经定义有64个字节的深度且区域2到3经定义有128个字节的深度。通道Z经定义为仅剩余的存储器装置13。通道Z包括仅一个存储器装置且不具有区域性通道深度映射。可针对作用及非作用周期两者单独地配置(例如，控制)每一区域及通道的功率使用且性能可从一个通道到另一通道地变化。
图10是根据本发明的各种实施例的系统1000的框图。经由第一总线1016将存储器请求从例如第一处理器1010的主装置发送(例如，传输)到从装置1020。系统1000还包含通过第一总线1016耦合到从装置1020的第二处理器1022。从装置1020通过第一总线1016从例如处理器1010及1022的多个主装置接收存储器请求。从装置1020经由第二总线1024将每一存储器请求发送到基于存储器请求的大小及地址而评估所述存储器请求的预解码块1030。预解码块1030确定存储器系统1060的存储器请求所指向的区域及所述区域中的通道的深度。预解码块1030重新布置存储器请求中的地址的位使得将在适当通道中执行所述存储器请求。预解码器可将存储器请求的大小与目标区域中通道的深度进行比较且产生子事务。子事务可为将写入到每一通道或从每一通道读取的初始请求的部分(例如，“切片”)。接着，预解码块1030经由第三总线1036将存储器请求发送到队列1040，在所述队列中存储器请求等待经由第四总线1044发送到存储器控制器1050。存储器控制器1050通过第五总线1066在存储器系统1060中执行存储器请求或子事务。根据存储器控制器1050中的存储器映射1070执行存储器请求或子事务。存储器系统1060可为图3中所示的包含存储器装置310、312、314、316、318、320、322及324的存储器系统300。通过预解码块1030及存储器控制器1050实施本文中所描述的本发明的实施例。
存储器控制器1050可通过将同时命令发出到存储器系统1060中的通道中的一些通道或所有通道来执行存储器请求。存储器控制器1050可将存储器请求的大小与每一通道的深度及通道的数目进行比较以确定待使用每一通道传递的字节的数目。如果存储器系统1060中的多个通道具有相同数目的存储器子事务，那么可在相同循环期间将命令传播到每一通道，使得多个通道接收相同命令。如果针对所述通道存储器子事务的数目不同，那么可发出两个不同命令以执行存储器请求。存储器子事务执行少于整个存储器请求。借助多个芯片选择(CS)信号发出命令，使得在存储器系统1060中的正确存储器装置接收并执行所述命令。当每一通道接收到命令时，其对存储器控制器1050作出响应。
图11是根据本发明的各种实施例的一种方法1100的框图。在框1110中，方法1100开始。在框1120中，在预解码块中从主装置接收包含请求地址的存储器请求。在框1130中，确定存储器请求的大小及存储器系统的请求地址所指向的区域。在框1140中，确定存储器系统的请求地址所指向的区域中的通道的深度。在框1150中，如果请求地址对应于存储器系统的第一区域中的存储器单元，那么根据第一定义将请求地址的位重新布置成第一存储器地址。在框1160中，如果请求地址对应于存储器系统的第二区域中的存储器单元，那么根据第二定义将请求地址的位重新布置成第二存储器地址。在框1170中，在耦合于预解码块与存储器系统之间的存储器控制器中执行存储器请求。在框1180中，方法1100结束。各种实施例可具有比图11中所示的那些活动多或少的活动。在一些实施例中，可重复、彼此替代及/或以串行或并行方式执行图11中的活动。
图12是根据本发明的各种实施例的一种方法1200的框图。在框1210中，方法1200开始。在框1220中，将存储器单元划分为第一存储器单元区域及第二存储器单元区域。在框1230中，根据将寻址第一区域中的哪些存储器单元来选择第一地址定义。在框1240中，根据将寻址第二区域中的哪些存储器单元来选择第二地址定义，所述第二地址定义不同于所述第一地址定义。在框1250中，方法1200结束。各种实施例可具有比图12中所示的那些活动多或少的活动。在一些实施例中，可重复、彼此替代及/或以串行或并行方式执行图11及12中的活动。
图13是根据本发明的各种实施例的存储器单元的地址1300的框图。地址1300由在LSB1310[0]与MSB1320[31]之间的32个位[31：0]组成。地址1300包含为最高阶位(包含MSB1320)的行位1330[31：16]。地址1300还包含库位1340[14：12]、列位1350[10：1]及三个通道位1360[15]、[11]及[0]。行位1330、库位1340及列位1350通过单个通道位1360彼此分离。通道位1360分配于整个地址1300中且是彼此不邻接的。
对存储器请求迅速且高效地作出响应的存储器系统为有用的。可通过实施本文中所描述的各种实施例而产生此些系统，所述系统可操作以包含将存储器系统划分为若干区域及以不同方式存取每一区域，以便允许存储器系统在不使用专用通道的情况下具有以较少功率操作的一些区域及以低等待时间对存储器请求作出响应的其它区域。所述区域可根据将存储于其中的数据的类型来定义。跨越单个存储器系统，功率使用与等待时间之间的关系可变化。每一区域的大小是灵活的且不必由存储器系统中的存储器装置的物理布置来确定。
本文中根据本发明的各种实施例所描述的存储器系统及方法实现跨越存储器系统的不同区域的存储器单元分组的变化粒度。存储器单元的相邻区域可具有带有不同特性的通道，所述不同特性不基于物理存储器装置的大小而是基于功率使用与性能之间的所要的平衡。可在单个通道或多个通道中处理存储器请求以实现所要的平衡。存取存储器系统的型式可因此取决于所述通道的配置及存储器请求的大小。较小存储器请求可借助较少的存储器单元通道来完成以节约功率。可基于每一存储器请求的大小及存储器单元通道的定义而跨越所述通道分配所述存储器请求。例如，可在总共具有256个位的区域中的四个64位通道中的一者中存取32个位而不是一次存取所有256个位。因此，存储器请求可经实施以避免保留过多数目的存储器单元。所提议的系统可基于每一请求的大小来配置存储器单元的存取。
己描述管理存储器系统的实例性结构及方法。尽管已描述特定实施例，但将明了，可对这些实施例作出各种修改及改变。例如，存储器系统可包含具有多个通道的单个存储器装置或各自具有一个或一个以上通道的多个存储器装置。因此，应将本说明书及图式视为具有说明意义而非限制意义。
提供本发明的摘要以符合37C.F.R.§1.72(b)，其需要允许读者迅速判定技术性发明的性质的摘要。所述摘要是以其将不用以解释或限制所附权利要求书为基础而提交的。另外，在前述具体实施方式中，可看到，出于简化本发明的目的将各种特征一起集合于单个实施例中。不应将本发明的此方法解释为限制所附权利要求书。因此，特此将所附权利要求书并入到具体实施方式中，其中每一请求项独立地作为单独实施例。

Claims (34)

1.一种存取存储器单元的方法，其包括：
借助所有多个类别的地址存取存储器系统的第一区域中的存储器单元，其中所述地址类别中的选定一者具有第一地址定义；及
借助所有所述类别的地址存取所述存储器系统的第二区域中的存储器单元，其中经选定的所述地址类别具有不同于所述第一地址定义的第二地址定义，其中存取第二区域中的存储器单元进一步包括借助包含具有比用以存取所述第一区域中的存储器单元的地址中的通道地址数字高的阶的通道地址数字的地址存取所述第二区域中的存储器单元。
2.根据权利要求1所述的方法，其中所述地址类别包括行地址、列地址、通道地址及库地址。
3.根据权利要求2所述的方法，其中所述地址类别进一步包括区域地址。
4.根据权利要求1所述的方法，其中经选定的所述地址类别包括通道地址。
5.一种存取存储器单元的方法，其包括：
借助所有多个类别的地址存取存储器系统的第一区域中的存储器单元，其中所述地址类别中的选定一者具有第一地址定义；及
借助所有所述类别的地址存取所述存储器系统的第二区域中的存储器单元，其中经选定的所述地址类别具有不同于所述第一地址定义的第二地址定义，其中存取第二区域中的存储器单元进一步包括借助在地址中不邻接的通道地址数字存取所述第二区域中的存储器单元。
6.根据权利要求5所述的方法，其中所述地址类别包括行地址、列地址、通道地址及库地址。
7.根据权利要求6所述的方法，其中所述地址类别进一步包括区域地址。
8.根据权利要求5所述的方法，其中经选定的所述地址类别包括通道地址。
9.一种存取存储器单元的方法，其包括：
存取存储器系统的第一存储器单元区域中的数据，其中将所述存储器系统的所述存储器单元划分为若干通道，每一通道包括多个存储器单元；及
存取所述存储器系统的第二存储器单元区域中的数据，其中在行进到所述第一存储器单元区域中的下一通道之前每通道所存取的字节的数目不同于在行进到所述第二存储器单元区域中的下一通道之前每通道所存取的字节的数目。
10.根据权利要求9所述的方法，其中存取所述第二存储器单元区域中的数据进一步包括以比用于存取所述第一存储器单元区域中的数据的功率少的功率存取所述第二存储器单元区域中的所述数据。
11.根据权利要求9所述的方法，其中存取所述第二存储器单元区域中的数据进一步包括以比用于存取所述第一存储器单元区域中的数据的等待时间大的等待时间存取所述第二存储器单元区域中的所述数据。
12.根据权利要求9所述的方法，其中存取所述第二存储器单元区域中的数据进一步包括将命令传播到所述第二存储器单元区域中的所述通道中的至少一些通道。
13.一种存取存储器单元的方法，其包括：
接收来自主装置的存储器请求中的数据；
如果所述主装置为第一类型，那么将所述数据写入到存储器系统的第一存储器单元区域；及
如果所述主装置为第二类型，那么将所述数据写入到所述存储器系统的第二存储器单元区域，其中：
将所述数据写入到所述存储器系统的所述第一存储器单元区域进一步包括当所述主装置经操作以容许选定等待时间量时将所述数据写入到所述存储器系统的所述第一存储器单元区域；且
将所述数据写入到所述存储器系统的所述第二存储器单元区域进一步包括当所述主装置不容许所述选定等待时间量时将所述数据写入到所述存储器系统的所述第二存储器单元区域。
14.一种存取存储器单元的方法，其包括：
接收来自主装置的存储器请求中的数据；
如果所述主装置为第一类型，那么将所述数据写入到存储器系统的第一存储器单元区域；及
如果所述主装置为第二类型，那么将所述数据写入到所述存储器系统的第二存储器单元区域，其中：
将所述数据写入到所述存储器系统的所述第一存储器单元区域进一步包括当所述主装置包括通用处理器时将所述数据写入到所述存储器系统的所述第一存储器单元区域；且
将所述数据写入到所述存储器系统的所述第二存储器单元区域进一步包括当所述主装置包括图形处理器时将所述数据写入到所述存储器系统的所述第二存储器单元区域。
15.一种存取存储器单元的方法，其包括：
接收来自主装置的存储器请求中的数据；
如果所述主装置为第一类型，那么将所述数据写入到存储器系统的第一存储器单元区域；及
如果所述主装置为第二类型，那么将所述数据写入到所述存储器系统的第二存储器单元区域，其中：
将所述数据写入到所述存储器系统的所述第一存储器单元区域进一步包括将所述数据写入到所述第一存储器单元区域中的所有存储器装置；且
将所述数据写入到所述存储器系统的所述第二存储器单元区域进一步包括将所述数据写入到所述第二存储器单元区域中的少于所有存储器装置。
16.一种用于分配存储器请求的系统，其包括：
预解码块，其用以：
接收与对应于存储器系统中的存储器单元的存储器请求相关联的请求地址；
如果所述请求地址对应于所述存储器系统的第一区域中的存储器单元，那么根据第一定义将所述请求地址重新布置成第一存储器地址；及
如果所述请求地址对应于所述存储器系统的第二区域中的存储器单元，那么根据第二定义将所述请求地址重新布置成第二存储器地址，所述第二定义不同于所述第一定义；及
存储器控制器，其经配置以接收所述第一存储器地址或所述第二存储器地址且在所述存储器系统中执行所述存储器请求的至少一部分。
17.根据权利要求16所述的系统，其中所述存储器系统包括多个存储器装置，所述多个存储器装置包含耦合到总线以通过所述总线传送数据的数据引脚。
18.根据权利要求16所述的系统，其中所述存储器装置包括呈任一组合的动态随机存取存储器DRAM装置、同步动态随机存取存储器SDRAM装置及/或快闪存储器装置。
19.根据权利要求16所述的系统，其中所述预解码块通过总线耦合到多个主装置以接收来自所述主装置的存储器请求。
20.根据权利要求19所述的系统，其中所述主装置中的第一者包括通用处理器。
21.根据权利要求19所述的系统，其中所述主装置中的第二者包括图形处理器。
22.根据权利要求16所述的系统，其中所述第一区域和所述第二区域中的每一者是相对于将在所述第一区域和所述第二区域的相应区域中发生的存取类型而配置的。
23.根据权利要求22所述的系统，其中将在所述第一区域和所述第二区域的所述相应区域中发生的所述存取类型是基于存储于所述第一区域和所述第二区域的所述相应区域中的数据类型。
24.根据权利要求16所述的系统，其中所述第一区域和所述第二区域中的每一者是基于待存储于所述第一区域和所述第二区域的相应区域中的数据类型而配置的。
25.根据权利要求16所述的系统，其进一步包括至少第一寄存器及第二寄存器，其中所述第一寄存器定义所述第一区域且所述第二寄存器定义所述第二区域。
26.根据权利要求16所述的系统，其中地址定义为通道地址定义。
27.根据权利要求16所述的系统，其中所述第一区域具有不同于所述第二区域的通道的深度，所述通道的深度为将在地址移动到另一通道中之前从通道存取的字节的数目。
28.根据权利要求16所述的系统，其中所述存储器控制器经配置以在存储器系统中执行存储器请求，其中所述存储器控制器包含经配置以将所述存储器系统中的存储器单元划分为多个区域的存储器映射，其中所述区域中的每一者具有其自己的地址定义。
29.一种存取存储器单元的方法，其包括：
在预解码块中接收与来自主装置的存储器请求相关联的请求地址；
确定存储器系统的所述请求地址所指向的区域；
如果所述请求地址对应于所述存储器系统的第一区域中的存储器单元，那么根据第一定义将所述请求地址的数字重新布置成第一存储器地址；及
如果所述请求地址对应于所述存储器系统的第二区域中的存储器单元，那么根据第二定义将所述请求地址的所述数字重新布置成第二存储器地址，所述第二定义不同于所述第一定义。
30.根据权利要求29所述的方法，其进一步包括将所述存储器请求的大小与所述请求地址所指向的所述区域的深度进行比较。
31.根据权利要求30所述的方法，其进一步包括产生子事务，每一子事务为所述存储器请求的待写入到所述区域或从所述区域读取的一部分。
32.根据权利要求29所述的方法，其进一步包括确定在所述存储器系统的所述请求地址所指向的所述区域中的通道的深度，所述通道的深度为将在地址移动到另一通道中之前从通道存取的字节的数目。
33.根据权利要求29所述的方法，其中所述存储器系统的所述第二区域中的通道包括比所述存储器系统的所述第一区域中的通道多的字节。
34.根据权利要求29所述的方法，其进一步包括在耦合于所述预解码块与所述存储器系统之间的存储器控制器中执行所述存储器请求的至少一部分。
CN201280019658.6A 2011-03-07 2012-03-06 存取存储器单元的方法、分配存储器请求的方法、系统及存储器控制器 Active CN103493026B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710050923.1A CN107025181B (zh) 2011-03-07 2012-03-06 存取存储器单元的方法、分配存储器请求的方法、系统及存储器控制器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/042,164 US8892844B2 (en) 2011-03-07 2011-03-07 Methods of accessing memory cells, methods of distributing memory requests, systems, and memory controllers
US13/042,164 2011-03-07
PCT/US2012/027905 WO2012122182A2 (en) 2011-03-07 2012-03-06 Methods of accessing memory cells, methods of distributing memory requests, systems, and memory controllers

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710050923.1A Division CN107025181B (zh) 2011-03-07 2012-03-06 存取存储器单元的方法、分配存储器请求的方法、系统及存储器控制器

Publications (2)

Publication Number Publication Date
CN103493026A CN103493026A (zh) 2014-01-01
CN103493026B true CN103493026B (zh) 2017-02-15

Family

ID=46797130

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710050923.1A Active CN107025181B (zh) 2011-03-07 2012-03-06 存取存储器单元的方法、分配存储器请求的方法、系统及存储器控制器
CN201280019658.6A Active CN103493026B (zh) 2011-03-07 2012-03-06 存取存储器单元的方法、分配存储器请求的方法、系统及存储器控制器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710050923.1A Active CN107025181B (zh) 2011-03-07 2012-03-06 存取存储器单元的方法、分配存储器请求的方法、系统及存储器控制器

Country Status (6)

Country Link
US (3) US8892844B2 (zh)
EP (2) EP2684133B1 (zh)
KR (1) KR101993651B1 (zh)
CN (2) CN107025181B (zh)
TW (1) TWI539286B (zh)
WO (1) WO2012122182A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107025181A (zh) * 2011-03-07 2017-08-08 美光科技公司 存取存储器单元的方法、分配存储器请求的方法、系统及存储器控制器

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10838886B2 (en) 2011-04-19 2020-11-17 Micron Technology, Inc. Channel depth adjustment in memory systems
US9208755B2 (en) 2012-12-03 2015-12-08 Nvidia Corporation Low power application execution on a data processing device having low graphics engine utilization
US9183057B2 (en) * 2013-01-21 2015-11-10 Micron Technology, Inc. Systems and methods for accessing memory
US10042750B2 (en) * 2013-03-15 2018-08-07 Micron Technology, Inc. Apparatuses and methods for adaptive control of memory using an adaptive memory controller with a memory management hypervisor
US9507628B1 (en) 2015-09-28 2016-11-29 International Business Machines Corporation Memory access request for a memory protocol
KR102530889B1 (ko) * 2016-04-06 2023-05-11 에스케이하이닉스 주식회사 데이터 처리 시스템 및 데이터 처리 시스템의 동작 방법
KR20180061851A (ko) 2016-11-30 2018-06-08 삼성전자주식회사 바이트 액세서블 인터페이스 및 블록 액세서블 인터페이스를 지원하는 스토리지 장치 및 이를 포함하는 전자 시스템
US10977198B2 (en) 2018-09-12 2021-04-13 Micron Technology, Inc. Hybrid memory system interface

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101438230A (zh) * 2006-05-04 2009-05-20 国际商业机器公司 提供与用于寻址不同大小的地址空间的不同寻址格式兼容的地址格式
CN101483061A (zh) * 2008-01-11 2009-07-15 尔必达存储器株式会社 半导体存储装置和包括该半导体存储装置的数据处理系统

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5465332A (en) * 1992-09-21 1995-11-07 International Business Machines Corporation Selectable 8/16 bit DMA channels for "ISA" bus
JPH06332664A (ja) 1993-03-23 1994-12-02 Toshiba Corp 表示制御システム
JPH08278916A (ja) 1994-11-30 1996-10-22 Hitachi Ltd マルチチャネルメモリシステム、転送情報同期化方法及び信号転送回路
US5761694A (en) * 1995-11-30 1998-06-02 Cirrus Logic, Inc. Multi-bank memory system and method having addresses switched between the row and column decoders in different banks
US5787445A (en) 1996-03-07 1998-07-28 Norris Communications Corporation Operating system including improved file management for use in devices utilizing flash memory as main memory
JPH09259041A (ja) 1996-03-27 1997-10-03 Hitachi Ltd キャッシュメモリ制御方式
US6470409B1 (en) * 1996-11-26 2002-10-22 Xilinx Inc. Interface system having a programmable number of channels and methods of implementing same
JPH10232819A (ja) 1997-02-20 1998-09-02 Canon Inc メモリ制御装置およびメモリアクセス方法
US5956743A (en) 1997-08-25 1999-09-21 Bit Microsystems, Inc. Transparent management at host interface of flash-memory overhead-bytes using flash-specific DMA having programmable processor-interrupt of high-level operations
JP3546788B2 (ja) * 1999-12-20 2004-07-28 日本電気株式会社 メモリ制御回路
US6816165B1 (en) * 2000-12-13 2004-11-09 Micron Technology, Inc. Memory system having multiple address allocation formats and method for use thereof
WO2003085677A1 (fr) 2002-04-05 2003-10-16 Renesas Technology Corp. Memoire non volatile
KR101051506B1 (ko) 2002-09-30 2011-07-22 텔레폰악티에볼라겟엘엠에릭슨(펍) 스케일러블 멀티채널 메모리 액세스를 위한 방법 및 메모리제어기
US7093047B2 (en) 2003-07-03 2006-08-15 Integrated Device Technology, Inc. Integrated circuit memory devices having clock signal arbitration circuits therein and methods of performing clock signal arbitration
US8407433B2 (en) 2007-06-25 2013-03-26 Sonics, Inc. Interconnect implementing internal controls
TWI299497B (en) 2004-06-24 2008-08-01 Via Tech Inc Method and related apparatus for accessing memory apparatus
JP3955862B2 (ja) 2004-09-27 2007-08-08 株式会社ルネサステクノロジ データ処理装置、及びそれを用いたシステム
US7673164B1 (en) 2004-12-13 2010-03-02 Massachusetts Institute Of Technology Managing power in a parallel processing environment
US7480761B2 (en) * 2005-01-10 2009-01-20 Microsoft Corporation System and methods for an overlay disk and cache using portable flash memory
US7765366B2 (en) * 2005-06-23 2010-07-27 Intel Corporation Memory micro-tiling
US7797319B2 (en) 2006-05-15 2010-09-14 Algebraix Data Corporation Systems and methods for data model mapping
US7525842B2 (en) 2007-01-25 2009-04-28 Micron Technology, Inc. Increased NAND flash memory read throughput
JP2009053675A (ja) 2007-07-30 2009-03-12 Nippon Synthetic Chem Ind Co Ltd:The 偏光板用接着剤、偏光板、およびその製造方法
KR100948158B1 (ko) 2008-06-16 2010-03-18 엘지전자 주식회사 그래픽 코어를 포함하는 멀티 프로세서, 이를 구비한컴퓨터 및 이의 메모리 운용방법
US8386750B2 (en) * 2008-10-31 2013-02-26 Cray Inc. Multiprocessor system having processors with different address widths and method for operating the same
US7859932B2 (en) 2008-12-18 2010-12-28 Sandisk Corporation Data refresh for non-volatile storage
US8018752B2 (en) 2009-03-23 2011-09-13 Micron Technology, Inc. Configurable bandwidth memory devices and methods
CN101702326B (zh) * 2009-10-30 2012-08-29 曙光信息产业(北京)有限公司 内存控制器
US8892844B2 (en) 2011-03-07 2014-11-18 Micron Technology, Inc. Methods of accessing memory cells, methods of distributing memory requests, systems, and memory controllers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101438230A (zh) * 2006-05-04 2009-05-20 国际商业机器公司 提供与用于寻址不同大小的地址空间的不同寻址格式兼容的地址格式
CN101483061A (zh) * 2008-01-11 2009-07-15 尔必达存储器株式会社 半导体存储装置和包括该半导体存储装置的数据处理系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107025181A (zh) * 2011-03-07 2017-08-08 美光科技公司 存取存储器单元的方法、分配存储器请求的方法、系统及存储器控制器
CN107025181B (zh) * 2011-03-07 2020-07-31 美光科技公司 存取存储器单元的方法、分配存储器请求的方法、系统及存储器控制器

Also Published As

Publication number Publication date
CN107025181B (zh) 2020-07-31
US20120233413A1 (en) 2012-09-13
CN103493026A (zh) 2014-01-01
EP3373150A1 (en) 2018-09-12
US8892844B2 (en) 2014-11-18
KR101993651B1 (ko) 2019-06-27
TWI539286B (zh) 2016-06-21
US20180300079A1 (en) 2018-10-18
US20150074370A1 (en) 2015-03-12
EP2684133B1 (en) 2018-05-23
CN107025181A (zh) 2017-08-08
TW201243606A (en) 2012-11-01
WO2012122182A2 (en) 2012-09-13
KR20140013010A (ko) 2014-02-04
US9933972B2 (en) 2018-04-03
WO2012122182A3 (en) 2013-01-31
EP2684133A4 (en) 2015-05-06
EP3373150B1 (en) 2020-05-13
US10162557B2 (en) 2018-12-25
EP2684133A2 (en) 2014-01-15

Similar Documents

Publication Publication Date Title
CN103493026B (zh) 存取存储器单元的方法、分配存储器请求的方法、系统及存储器控制器
US9542307B2 (en) Shiftable memory defragmentation
CN102193872B (zh) 存储系统
US9910604B2 (en) Refresh parameter-dependent memory refresh management
US8902649B2 (en) Nonvolatile memory device and related method of operation
CN101799744B (zh) 固态驱动器命令分组
US11416170B2 (en) Technologies for efficiently accessing data columns and rows in a memory
KR20150102030A (ko) 비휘발성 메모리에서 비동기 다이 동작을 위한 방법 및 시스템
KR20150132460A (ko) 메모리 시스템의 열 정보에 기초한 메모리 시스템 관리를 위한 시스템들 및 방법들
CN110333827B (zh) 一种数据加载装置和数据加载方法
CN105940381A (zh) 存储器访问期间的数据重排序
US20170003911A1 (en) Information processing device
EP3901775A1 (en) Technologies for media management in column-addressable memory media systems
CN111916120B (zh) 带宽提升的堆叠存储器
CN104995611A (zh) 用于存取存储器的系统及方法
CN114565501A (zh) 用于卷积运算的数据加载方法及其装置
CN105975209A (zh) 一种多通道数据写入方法和系统
CN104021094B (zh) 数据储存装置与快闪存储器控制方法
US9740657B2 (en) Memory device for multiple processors and memory system having the same
CN115237602B (zh) 一种归一化ram及其分配方法
US6401161B1 (en) High speed bus interface for non-volatile integrated circuit memory supporting continuous transfer
US20240111672A1 (en) Data co-location using address hashing for high-performance processing in memory
CN109344093B (zh) 缓存结构、读写数据的方法和装置
CN112835513A (zh) 控制数据读写装置与方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant