CN105975209A - 一种多通道数据写入方法和系统 - Google Patents

一种多通道数据写入方法和系统 Download PDF

Info

Publication number
CN105975209A
CN105975209A CN201610266457.6A CN201610266457A CN105975209A CN 105975209 A CN105975209 A CN 105975209A CN 201610266457 A CN201610266457 A CN 201610266457A CN 105975209 A CN105975209 A CN 105975209A
Authority
CN
China
Prior art keywords
data
sub
write
goal
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610266457.6A
Other languages
English (en)
Inventor
杨钧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Beijing Electronic Information Industry Co Ltd
Original Assignee
Inspur Beijing Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Beijing Electronic Information Industry Co Ltd filed Critical Inspur Beijing Electronic Information Industry Co Ltd
Priority to CN201610266457.6A priority Critical patent/CN105975209A/zh
Publication of CN105975209A publication Critical patent/CN105975209A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种多通道数据写入方法，包括：获取目标数据；根据通道数及擦写块大小，将所述目标数据分为N个子目标数据；其中，N为正整数；确定与所述N个子目标数据相对应的目标通道；按照预定规则，将所述N个子目标数据通过对应的目标通道写入FLASH芯片。可见，在本实施例中，将目标数据通过多个目标通道写入对应的FLASH芯片，即由于写入的目标数据的相邻的FLASH页肯定分布在不同的通道上，因此，在通过多FLASH控制器访问数据时，就可以保证要访问的数据处于多个通道上，从而达到提高访问速度的目的；本发明还公开了一种多通道数据写入系统。

Description

一种多通道数据写入方法和系统
技术领域
本发明涉及NAND FLASH控制器技术领域，更具体地说，涉及一种多通道数据写入方法和系统。
背景技术
目前，为了提高FLASH的访问速度与，需在物理上实行并行访问机制，也就是每个或每几个FLASH芯片由一个FLASH控制器控制，在写入数据或读出数据时，几个控制器同时工作，达到提高访问速度的目地。显然，理论上这种方法绝对是可以大幅度提高访问速度的，但读写数据的位置未必是恰好同时处于多个通道上，有可能就处于一个通道上，这就无法达到提高访问速度的目地。
因此，如何提高FLASH芯片的访问速度，是本领域技术人员需要解决的问题。
发明内容
本发明的目的在于提供一种多通道数据写入方法和系统，以提高FLASH芯片的访问速度。
为实现上述目的，本发明实施例提供了如下技术方案：
一种多通道数据写入方法，包括：
获取目标数据；
根据通道数及擦写块大小，将所述目标数据分为N个子目标数据；其中，N为正整数；
确定与所述N个子目标数据相对应的目标通道；
按照预定规则，将所述N个子目标数据通过对应的目标通道写入FLASH芯片。
其中，所述按照预定规则，将所述N个子目标数据通过对应的目标通道写入FLASH芯片，包括：
按照目标通道的通道标识顺序，将所述N个子目标数据写入对应的FLASH芯片。
其中，所述按照预定规则，将所述N个子目标数据通过对应的目标通道写入FLASH芯片，包括：
根据所述N个子目标数据的数据大小确定数据写入的优先级顺序，并按照所述优先级顺序，将所述N个子目标数据通过对应的目标通道写入FLASH芯片。
其中，所述根据通道数及擦写块大小，将所述目标数据分为N个子目标数据之前，还包括：
将目标数据写入预定的存储空间；
检测所述预定存储空间内缓存的目标数据的数据大小是否等于预定阈值；若是，执行根据通道数及擦写块大小，将目标数据分为N个子目标数据的步骤。其中，所述预定阈值为通道数与擦写块大小的乘积的整数倍。
一种多通道数据写入系统，包括：
获取模块，用于获取目标数据；
子目标数据划分模块，用于根据通道数及擦写块大小，将所述目标数据分为N个子目标数据；其中，N为正整数；
目标通道确定模块，用于确定与所述N个子目标数据相对应的目标通道；
数据写入模块，用于按照预定规则，将所述N个子目标数据通过对应的目标通道写入FLASH芯片。
其中，所述数据写入模块按照目标通道的通道标识顺序，将所述N个子目标数据写入对应的FLASH芯片。
其中，所述数据写入模块根据所述N个子目标数据的数据大小，确定数据写入的优先级顺序，并按照所述优先级顺序，将所述N个子目标数据通过对应的目标通道写入FLASH芯片。
其中，所述数据写入模块还用于将目标数据写入预定的存储空间；
所述多通道数据写入系统还包括：
检测模块，用于检测所述预定存储空间内缓存的目标数据的数据大小是否等于预定阈值；若是，则触发所述子目标数据划分模块。其中，所述预定阈值为通道数与擦写块大小的乘积的整数倍。
通过以上方案可知，本发明实施例提供的一种多通道数据写入方法及系统，包括：获取目标数据；根据通道数及擦写块大小，将所述目标数据分为N个子目标数据；其中，N为正整数；确定与所述N个子目标数据相对应的目标通道；按照预定规则，将所述N个子目标数据通过对应的目标通道写入FLASH芯片。可见，在本实施例中，将目标数据通过多个目标通道写入对应的FLASH芯片，即由于写入的目标数据的相邻的FLASH页肯定分布在不同的通道上，因此，在通过多FLASH控制器访问数据时，就可以保证要访问的数据处于多个通道上，从而达到提高访问速度的目的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例公开的一种多通道数据写入方法流程示意图；
图2为本发明实施例公开的FLASH块地址编码示意图；
图3为本发明实施例公开的多通道示意图；
图4为本发明实施例公开的一种多通道数据写入系统结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例公开了一种多通道数据写入方法和系统，以提高FLASH芯片的访问速度。
参见图1，本发明实施例提供的一种多通道数据写入方法，包括：
S101、获取目标数据；
S102、根据通道数及擦写块大小，将所述目标数据分为N个子目标数据；其中，N为正整数；
S103、确定与所述N个子目标数据相对应的目标通道；
具体的，假定一共有8路FLASH控制器，每路控制器管理4个芯片，每个芯片上有4096个擦写块，每个擦写块上有256个页，每页大小为4096字节。在本实施例中对多个通道的FLASH块地址进行编址，参见如图2，图2中芯片号的2位可以代表同一个通道的0到3号芯片，块号的12位可以代表同一个芯片内的0到4095号擦写块，页编号8位可以代表0到255的页编号，通道号的3位可以代表0到7号通道。
S104、按照预定规则，将所述N个子目标数据通过对应的目标通道写入FLASH芯片。
其中，所述按照预定规则，将所述N个子目标数据通过对应的目标通道写入FLASH芯片，包括：
按照目标通道的通道标识顺序，将所述N个子目标数据写入对应的FLASH芯片。
参见图3，若目标数据被分为4个子目标数据：子目标数据1、子目标数据2、子目标数据3和子目标数据4，且确定的与这四个子目标数据对应的通道分别是通道1、通道2、通道3和通道4；那么需将子目标数据1通过通道1写入芯片，并且存入芯片的位置为位置1，将子目标数据2通过通道2存入芯片，并且存入芯片的位置为位置1，将子目标数据3通过通道3存入芯片，并且存入芯片的位置为位置1，同理，将子目标数据2通过通道2存入芯片，并且存入芯片的位置也为位置1，可以看出，存入的目标数据相邻的FLASH块地址是纵向排列的，在通过多FLASH控制器访问数据时，就可以保证要访问的数据处于多个通道上，从而达到提高访问速度的目的。
其中，所述按照预定规则，将所述N个子目标数据通过对应的目标通道写入FLASH芯片，包括：
根据所述N个子目标数据的数据大小确定数据写入的优先级顺序，并按照所述优先级顺序，将所述N个子目标数据通过对应的目标通道写入FLASH芯片。
具体的，由于数据不可能在每个通道上均匀分布，那么在各个通道上读写页的数量也往往会不一致。因为FLASH芯片内部的编程并不占用总线，那么可以让读写数据较多的通道优先占用总线。可以以队列的形式来管理，每个FLASH通道维护两个队列，一个读队列，一个写队列，读比写优先，同时以读或写的数据页的多少来确定队列的优先级，优先级会随数据页多少的变化而变化。
优选的，所述根据通道数及擦写块大小，将所述目标数据分为N个子目标数据之前，还包括：
S1、将目标数据写入预定的存储空间；其中，本实施例中预定的存储空间可以为缓存DDR。
S2、检测所述预定存储空间内缓存的目标数据的数据大小是否等于预定阈值；若是，执行根据通道数及擦写块大小，将目标数据分为N个子目标数据的步骤。其中，所述预定阈值为通道数与擦写块大小的乘积的整数倍。
具体的，在本实施例中实行同步读，异步写策略。在写数据时，先往缓存DDR中写入，然后等缓存中的数据达到一定数量时再往FLASH芯片中统一写入。这个数量往往是通道数乘以FLASH擦写块大小的倍数。这样既照顾了多通道同时读写数据的需要，又让数据以纵向页的方式排列，同时也尽量让FLASH擦写块能被写满，便于FLASH块的管理。而读数据时，同时预读连续通道数的页；例如：若有4个通道，那么就预读4页或4的倍数个页的数据，且由于数据是集中按顺序存储的，那么相邻页的数据相关性很大。
并且，DDR的读写速度远远大于FLASH的读写速度，若数据没有从DDR搬运至FIASH芯片，那访问FLASH芯片的速度也就相当于访问DDR的速度，大大增加了数据访问速度。
具体的，现有技术中虽然硬件上支持多个通道并行访问FLASH芯片，如果没有软件来管理，很难发挥出多通道同时访问的优势，因此本发明实施例提供的一种多通道数据写入方法，包括：获取目标数据；根据通道数及擦写块大小，将所述目标数据分为N个子目标数据；其中，N为正整数；确定与所述N个子目标数据相对应的目标通道；按照预定规则，将所述N个子目标数据通过对应的目标通道写入FLASH芯片。
可见，在本实施例中，将目标数据通过多个目标通道写入对应的FLASH芯片，即由于写入的目标数据的相邻的FLASH页肯定分布在不同的通道上，因此，在通过多FLASH控制器访问数据时，就可以保证要访问的数据处于多个通道上，从而达到提高访问速度的目的。
下面对本发明实施例提供的一种多通道数据写入系统进行介绍，下文描述的多通道数据写入系统与上文描述的多通道数据写入方法可以相互参照。
参见图4，本发明实施例提供的一种多通道数据写入系统，包括：
获取模块100，用于获取目标数据；
子目标数据划分模块200，用于根据通道数及擦写块大小，将所述目标数据分为N个子目标数据；其中，N为正整数；
目标通道确定模块300，用于确定与所述N个子目标数据相对应的目标通道；
数据写入模块400，用于按照预定规则，将所述N个子目标数据通过对应的目标通道写入FLASH芯片。
基于上述技术方案，所述数据写入模块按照目标通道的通道标识顺序，将所述N个子目标数据写入对应的FLASH芯片。
基于上述技术方案，所述数据写入模块根据所述N个子目标数据的数据大小，确定数据写入的优先级顺序，并按照所述优先级顺序，将所述N个子目标数据通过对应的目标通道写入FLASH芯片。
基于上述技术方案，所述数据写入模块还用于将目标数据写入预定的存储空间；
所述多通道数据写入系统还包括：
检测模块，用于检测所述预定存储空间内缓存的目标数据的数据大小是否等于预定阈值；若是，则触发所述子目标数据划分模块；其中，所述预定阈值为通道数与擦写块大小的乘积的整数倍。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种多通道数据写入方法，其特征在于，包括：
获取目标数据；
根据通道数及擦写块大小，将所述目标数据分为N个子目标数据；其中，N为正整数；
确定与所述N个子目标数据相对应的目标通道；
按照预定规则，将所述N个子目标数据通过对应的目标通道写入FLASH芯片。
2.根据权利要求1所述的多通道数据写入方法，其特征在于，所述按照预定规则，将所述N个子目标数据通过对应的目标通道写入FLASH芯片，包括：
按照目标通道的通道标识顺序，将所述N个子目标数据写入对应的FLASH芯片。
3.根据权利要求1所述的多通道数据写入方法，其特征在于，所述按照预定规则，将所述N个子目标数据通过对应的目标通道写入FLASH芯片，包括：
根据所述N个子目标数据的数据大小确定数据写入的优先级顺序，并按照所述优先级顺序，将所述N个子目标数据通过对应的目标通道写入FLASH芯片。
4.根据权利要求1-3中任意一项所述的多通道数据写入方法，其特征在于，所述根据通道数及擦写块大小，将所述目标数据分为N个子目标数据之前，还包括：
将目标数据写入预定的存储空间；
检测所述预定存储空间内缓存的目标数据的数据大小是否等于预定阈值；若是，执行根据通道数及擦写块大小，将目标数据分为N个子目标数据的步骤。
5.根据权利要求4所述的多通道数据写入方法，其特征在于，所述预定阈值为通道数与擦写块大小的乘积的整数倍。
6.一种多通道数据写入系统，其特征在于，包括：
获取模块，用于获取目标数据；
子目标数据划分模块，用于根据通道数及擦写块大小，将所述目标数据分为N个子目标数据；其中，N为正整数；
目标通道确定模块，用于确定与所述N个子目标数据相对应的目标通道；
数据写入模块，用于按照预定规则，将所述N个子目标数据通过对应的目标通道写入FLASH芯片。
7.根据权利要求6所述的多通道数据写入系统，其特征在于，所述数据写入模块按照目标通道的通道标识顺序，将所述N个子目标数据写入对应的FLASH芯片。
8.根据权利要求6所述的多通道数据写入系统，其特征在于，所述数据写入模块根据所述N个子目标数据的数据大小，确定数据写入的优先级顺序，并按照所述优先级顺序，将所述N个子目标数据通过对应的目标通道写入FLASH芯片。
9.根据权利要求6-8中任意一项所述的多通道数据写入系统，其特征在于，所述数据写入模块还用于将目标数据写入预定的存储空间；
所述多通道数据写入系统还包括：
检测模块，用于检测所述预定存储空间内缓存的目标数据的数据大小是否等于预定阈值；若是，则触发所述子目标数据划分模块。
10.根据权利要求9所述的多通道数据写入系统，其特征在于，所述预定阈值为通道数与擦写块大小的乘积的整数倍。
CN201610266457.6A 2016-04-26 2016-04-26 一种多通道数据写入方法和系统 Pending CN105975209A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610266457.6A CN105975209A (zh) 2016-04-26 2016-04-26 一种多通道数据写入方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610266457.6A CN105975209A (zh) 2016-04-26 2016-04-26 一种多通道数据写入方法和系统

Publications (1)

Publication Number Publication Date
CN105975209A true CN105975209A (zh) 2016-09-28

Family

ID=56993603

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610266457.6A Pending CN105975209A (zh) 2016-04-26 2016-04-26 一种多通道数据写入方法和系统

Country Status (1)

Country Link
CN (1) CN105975209A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107220187A (zh) * 2017-05-22 2017-09-29 北京星网锐捷网络技术有限公司 一种缓存管理方法、装置及现场可编程门阵列
CN108829613A (zh) * 2018-05-24 2018-11-16 中山市江波龙电子有限公司 数据存储方法及存储设备
CN109032500A (zh) * 2018-06-11 2018-12-18 广州视源电子科技股份有限公司 单片机的数据存储方法及装置、单片机、存储介质
CN111310115A (zh) * 2020-01-22 2020-06-19 深圳市商汤科技有限公司 数据处理方法、装置及芯片、电子设备、存储介质
CN112162936A (zh) * 2020-09-30 2021-01-01 武汉天喻信息产业股份有限公司 一种动态增强flash擦写次数的方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101102303A (zh) * 2006-07-07 2008-01-09 启攀微电子（上海）有限公司 一种用逻辑实现sdh和以太网速率适配的方法
CN101644995A (zh) * 2008-08-05 2010-02-10 晶天电子（深圳）有限公司 多层控制多闪存装置、存储装置和数据分割固态硬盘
CN103034603A (zh) * 2012-12-07 2013-04-10 天津瑞发科半导体技术有限公司 多通道闪存卡控制装置及其控制方法
CN104090847A (zh) * 2014-06-25 2014-10-08 华中科技大学 一种固态存储设备的地址分配方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101102303A (zh) * 2006-07-07 2008-01-09 启攀微电子（上海）有限公司 一种用逻辑实现sdh和以太网速率适配的方法
CN101644995A (zh) * 2008-08-05 2010-02-10 晶天电子（深圳）有限公司 多层控制多闪存装置、存储装置和数据分割固态硬盘
CN103034603A (zh) * 2012-12-07 2013-04-10 天津瑞发科半导体技术有限公司 多通道闪存卡控制装置及其控制方法
CN104090847A (zh) * 2014-06-25 2014-10-08 华中科技大学 一种固态存储设备的地址分配方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107220187A (zh) * 2017-05-22 2017-09-29 北京星网锐捷网络技术有限公司 一种缓存管理方法、装置及现场可编程门阵列
CN107220187B (zh) * 2017-05-22 2020-06-16 北京星网锐捷网络技术有限公司 一种缓存管理方法、装置及现场可编程门阵列
CN108829613A (zh) * 2018-05-24 2018-11-16 中山市江波龙电子有限公司 数据存储方法及存储设备
WO2019223187A1 (zh) * 2018-05-24 2019-11-28 中山市江波龙电子有限公司 数据存储方法及存储设备
CN108829613B (zh) * 2018-05-24 2020-12-29 中山市江波龙电子有限公司 数据存储方法及存储设备
CN109032500A (zh) * 2018-06-11 2018-12-18 广州视源电子科技股份有限公司 单片机的数据存储方法及装置、单片机、存储介质
CN109032500B (zh) * 2018-06-11 2021-12-14 广州视源电子科技股份有限公司 单片机的数据存储方法及装置、单片机、存储介质
CN111310115A (zh) * 2020-01-22 2020-06-19 深圳市商汤科技有限公司 数据处理方法、装置及芯片、电子设备、存储介质
CN111310115B (zh) * 2020-01-22 2024-05-24 深圳市商汤科技有限公司 数据处理方法、装置及芯片、电子设备、存储介质
CN112162936A (zh) * 2020-09-30 2021-01-01 武汉天喻信息产业股份有限公司 一种动态增强flash擦写次数的方法及系统

Similar Documents

Publication Publication Date Title
CN105975209A (zh) 一种多通道数据写入方法和系统
CN108572796B (zh) 具有异构nvm类型的ssd
CN103049397B (zh) 一种基于相变存储器的固态硬盘内部缓存管理方法及系统
US8296505B2 (en) System and method for controlling flash memory using descriptor array
US20170351431A1 (en) Resizing namespaces for storage devices
US9779022B2 (en) Methods for caching and reading data to be programmed into a storage unit and apparatuses using the same
TWI473116B (zh) 多通道記憶體儲存裝置及其控制方法
US20110161552A1 (en) Command Tracking for Direct Access Block Storage Devices
KR101431205B1 (ko) 캐시 메모리 장치 및 캐시 메모리 장치의 데이터 처리 방법
CN102681946B (zh) 内存访问方法和装置
CN108121503A (zh) 一种NandFlash地址映射及块管理算法
CN103493026B (zh) 存取存储器单元的方法、分配存储器请求的方法、系统及存储器控制器
CN104281535B (zh) 一种映射表在内存中的处理方法和装置
CN105183378A (zh) 自适应混合读/写缓存的方法
CN105528299A (zh) 读取命令排程方法以及使用该方法的装置
CN104169891A (zh) 一种访问内存的方法及设备
CN106528443B (zh) 适用于星载数据管理的flash管理系统及方法
CN105869677A (zh) 用于内部执行读取-验证操作的存储器装置及其操作方法和存储器系统
CN109416656A (zh) 混合存储器模块
US10019198B2 (en) Method and apparatus for processing sequential writes to portions of an addressable unit
CN104021094B (zh) 数据储存装置与快闪存储器控制方法
KR20130021704A (ko) 멀티포트 메모리 소자, 이를 포함하는 반도체 장치 및 시스템
US9213498B2 (en) Memory system and controller
CN109213423A (zh) 基于地址屏障无锁处理并发io命令
CN110347338A (zh) 混合内存数据交换处理方法、系统及可读存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160928