CN103490854B - 一种训练窗添加方法及芯片 - Google Patents
一种训练窗添加方法及芯片 Download PDFInfo
- Publication number
- CN103490854B CN103490854B CN201310395051.4A CN201310395051A CN103490854B CN 103490854 B CN103490854 B CN 103490854B CN 201310395051 A CN201310395051 A CN 201310395051A CN 103490854 B CN103490854 B CN 103490854B
- Authority
- CN
- China
- Prior art keywords
- data
- length
- pending
- training window
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
本发明实施例公开了一种训练窗添加方法,包括:数据处理单元从输入缓存中读取长度为前训练窗长度的第一数据,并将所述第一数据作为待处理数据的前训练窗;其中,所述数据处理单元为对所述待处理数据进行数据处理的单元;所述数据处理单元从所述输入缓存中读取所述待处理数据;所述数据处理单元从所述输入缓存中读取长度为后训练窗长度的第二数据,并将所述第二数据作为待处理数据的后训练窗。相应地,本发明实施例还提供相关的芯片。本发明实施例可以降低芯片的成本。
Description
技术领域
本发明涉及电学领域,尤其涉及一种训练窗添加方法及芯片。
背景技术
全球移动通讯系统(Global System of Mobile Communication,GSM)中存在大量的短包数据,例如,在GSM的语音业务或者GSM的数据业务中存在大量的短包数据。这些短包数据通常可以是指数据长度短于某一特定长度的数据包。在实际应用对短数据包进行数据处理时,通常需要添加训练窗,以提高数据处理的准确性。例如:短包数据通常是采用咬尾卷积码的编码方式,而咬尾卷积码在译码时是需要添加训练窗来增强译码的准确性。其中,训练窗具体可以是一段数据。
目前现有的数据处理模块(例如:译码器)都不具备添加训练窗的功能,都需要芯片提前对待处理数据进行码块预处理,即添加训练窗。如图1所示,训练窗包括前训练窗和后训练窗,添加训练窗前的码块(即待处理数据)长度为N,添加训练窗后的码块(即待处理数据、前训练窗和后训练窗)长度为N+M+M,其中,前训练窗和后训练窗的长度分别为M。如图2所示,目前添加训练窗主要通过如下技术实现:
待处理数据存放在芯片的第一片内缓存,芯片的数字信号处理器(digitalsignal processor,DSP)对待处理数据添加训练窗;
将添加训练窗后的待处理数据存放至芯片的第二片内缓存;
芯片的数据处理模块从第二片内缓存读取训练窗后的待处理数据,并缓存至数据处理模块的输入缓存;
数据处理模块的数据处理单元读取输入缓存内的训练窗后的待处理数据,并对其进行数据处理,例如:译码处理。
上述技术中,第二片内缓存和输入缓存都是缓存添加训练窗后的待处理数据,这样第二片内缓存和输入缓存都需要开辟更大的空间,从而芯片的成本增加。
发明内容
本发明实施例提供了一种训练窗添加方法及芯片,可以降低芯片的成本。
第一方面,本发明实施例提供一种训练窗添加方法,包括:
数据处理单元从输入缓存中读取长度为前训练窗长度的第一数据,并将所述第一数据作为待处理数据的前训练窗;其中,所述数据处理单元为对所述待处理数据进行数据处理的单元;
所述数据处理单元从所述输入缓存中读取所述待处理数据;
所述数据处理单元从所述输入缓存中读取长度为后训练窗长度的第二数据,并将所述第二数据作为待处理数据的后训练窗。
在第一种可能的实现方式中,所述数据处理单元从输入缓存中读取长度为前训练窗长度的第一数据,包括:
所述数据处理单元从所述输入缓存读取所述待处理数据包括的数据,以得到所述前训练窗长度的第一数据;
所述数据处理单元从输入缓存中读取长度为后训练窗长度的第二数据,包括:
所述数据处理单元从所述输入缓存读取所述待处理数据包括的数据,以得到所述后训练窗长度的第二数据。
结合第一方面的第一种可能的实现方式,在第一方面的第二种可能的实现方式中,所述前训练窗的长度大于所述待处理数据的长度;所述数据处理单元从所述输入缓存读取所述待处理数据包括的数据,以得到所述前训练窗长度的第一数据,并将所述第一数据作为待处理数据的前训练窗,包括:
所述数据处理单元计算出第一差长度,所述第一差长度为所述前训练窗与所述待处理数据的长度之差;
所述数据处理单元从所述输入缓存中读取所述待处理数据包括的数据,以得到所述第一差长度的第一子数据,以及读取所述待处理数据;
所述数据处理单元将所述第一子数据和所述待处理数据作为待处理数据的前训练窗。
结合第一方面的第二种可能的实现方式,在第一方面的第三种可能的实现方式中,所述后训练窗的长度大于所述待处理数据的长度;所述数据处理单元从所述输入缓存读取所述待处理数据包括的数据,以得到所述后训练窗长度的第二数据,并将所述第二数据作为待处理数据的后训练窗,包括:
所述数据处理单元计算出第二差长度,所述第二差长度为所述后训练窗与所述待处理数据的长度之差;
所述数据处理单元从所述输入缓存中读取所述待处理数据包括的数据,以得到所述第二差长度的第二子数据,以及读取所述待处理数据;
所述数据处理单元将所述第二子数据和所述待处理数据作为待处理数据的后训练窗。
结合第一方面的第二种可能的实现方式,在第一方面的第四种可能的实现方式中,所述后训练窗的长度等于所述前训练窗的长度;所述数据处理单元从所述输入缓存读取所述待处理数据包括的数据,以得到所述后训练窗长度的第二数据,并将所述第二数据作为待处理数据的后训练窗,包括:
所述数据处理单元从所述输入缓存中读取所述待处理数据包括的数据,以得到所述第一差长度的第二子数据,以及读取所述待处理数据;
所述数据处理单元将所述第二子数据和所述待处理数据作为待处理数据的后训练窗。
结合第一方面的第一种可能的实现方式,在第一方面的第五种可能的实现方式中,所述前训练窗的长度小于或等于所述待处理数据的长度,所述后训练窗的长度小于或等于所述待处理数据的长度;所述数据处理单元从所述输入缓存读取所述待处理数据包括的数据,以得到所述前训练窗长度的第一数据,包括:
所述数据处理单元从所述输入缓存读取所述待处理数据包括的所述前训练窗长度的第一数据;
所述数据处理单元从所述输入缓存读取所述待处理数据包括的数据,以得到所述后训练窗长度的第二数据,包括:
所述数据处理单元从所述输入缓存读取所述待处理数据包括的所述后训练窗长度的第二数据。
第二方面,本发明实施例提供一种芯片,所述芯片包括数据处理模块,所述数据处理模块包括输入缓存和数据处理单元,所述输入缓存用于缓存待处理数据,所述数据处理单元用于执行如下操作:
从所述输入缓存中读取长度为前训练窗长度的第一数据,并将所述第一数据作为待处理数据的前训练窗;
从所述输入缓存中读取所述待处理数据;
从所述输入缓存中读取长度为后训练窗长度的第二数据,并将所述第二数据作为待处理数据的后训练窗;
其中,所述数据处理单元为对所述待处理数据进行数据处理的单元。
在第二方面的第一种可能的实现方式中,所述数据处理单元执行的从所述输入缓存中读取长度为前训练窗长度的第一数据的操作,包括:
从所述输入缓存读取所述待处理数据包括的数据,以得到所述前训练窗长度的第一数据;
所述数据处理单元执行的从所述输入缓存中读取长度为后训练窗长度的第二数据的操作,包括:
从所述输入缓存读取所述待处理数据包括的数据,以得到所述后训练窗长度的第二数据。
结合第二方面的第一种可能的实现方式,在第二方面的第二种可能的实现方式中,
结合第二方面的第一种可能的实现方式,在第二方面的第二种可能的实现方式中,所述前训练窗的长度大于所述待处理数据的长度;所述数据处理单元执行的从所述输入缓存读取所述待处理数据包括的数据,以得到所述前训练窗长度的第一数据,并将所述第一数据作为待处理数据的前训练窗的操作,包括:
计算出第一差长度,所述第一差长度为所述前训练窗与所述待处理数据的长度之差;
从所述输入缓存中读取所述待处理数据包括的数据,以得到所述第一差长度的第一子数据,以及读取所述待处理数据;
将所述第一子数据和所述待处理数据作为待处理数据的前训练窗。
结合第二方面的第二种可能的实现方式,在第二方面的第三种可能的实现方式中,所述后训练窗的长度大于所述待处理数据的长度;所述数据处理单元执行的从所述输入缓存读取所述待处理数据包括的数据,以得到所述后训练窗长度的第二数据,并将所述第二数据作为待处理数据的后训练窗的操作,包括:
计算出第二差长度,所述第二差长度为所述后训练窗与所述待处理数据的长度之差;
从所述输入缓存中读取所述待处理数据包括的数据,以得到所述第二差长度的第二子数据,以及读取所述待处理数据;
将所述第二子数据和所述待处理数据作为待处理数据的后训练窗。
结合第二方面的第二种可能的实现方式,在第二方面的第四种可能的实现方式中,所述后训练窗的长度等于所述前训练窗的长度;所述数据处理单元执行的从所述输入缓存读取所述待处理数据包括的数据,以得到所述后训练窗长度的第二数据,并将所述第二数据作为待处理数据的后训练窗的操作,包括:
从所述输入缓存中读取所述待处理数据包括的数据,以得到所述第一差长度的第二子数据,以及读取所述待处理数据;
将所述第二子数据和所述待处理数据作为待处理数据的后训练窗。
结合第二方面的第一种可能的实现方式,在第二方面的第五种可能的实现方式中,所述前训练窗的长度小于或等于所述待处理数据的长度,所述后训练窗的长度小于或等于所述待处理数据的长度;所述数据处理单元执行的从所述输入缓存读取所述待处理数据包括的数据,以得到所述前训练窗长度的第一数据的操作,包括:
从所述输入缓存读取所述待处理数据包括的所述前训练窗长度的第一数据;
所述数据处理单元执行的从所述输入缓存读取所述待处理数据包括的数据,以得到所述后训练窗长度的第二数据的操作,包括:
从所述输入缓存读取所述待处理数据包括的所述后训练窗长度的第二数据。
上述技术方案中,数据处理单元从输入缓存中读取长度为前训练窗长度的第一数据,并将所述第一数据作为待处理数据的前训练窗;所述数据处理单元从所述输入缓存中读取所述待处理数据;所述数据处理单元从所述输入缓存中读取长度为后训练窗长度的第二数据,并将所述第二数据作为待处理数据的后训练窗。由于训练窗都是由数据处理单元添加的,这样芯片的片内缓存和数据处理模块的输入缓存就不需要缓存训练窗,从而内存缓存和输入缓存都不需要开辟更大的空间,从而降低芯片的成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是待处理数据添加训练窗的示意图;
图2是现有技术添加训练窗的示意图;
图3是本发明实施例提供的一种训练窗添加方法的流程示意图;
图4是本发明实施例提供的另一种训练窗添加方法的流程示意图;
图5是本发明实施例提供的一种可选的数据读取过程示意图;
图6是本发明实施例提供的一种芯片的结构示意图;
图7是本发明实施例提供的另一种芯片的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例中,待处理数据具体可以是短包数据,即数据长度小于某一特定长度的数据,其中,该特定长度可以是芯片自动设置的,也可以是根据用户操作而设置的。
本发明实施例中,对芯片不作限定,芯片可以是任何具备数据处理功能的芯片,例如:移动终端的处理器、基站的处理器、等针对于通信系统(例如:GSM、LTE等通信系统)定制的处理器。
另外,本发明实施例对数据处理模块同样不作限定,数据处理模块可以是芯片包括任何用于对数据进行缓存和处理的模块,例如:译码器。数据处理单元同样不作限定,数据处理单元可以是数据处理模块包括任何用于对数据处理的单元,例如:对数域的最大后验概率译码(Max-Log-Map,MLP)算法处理单元。
另外,本发明实施例中对数据处理同样不作限定,数据处理可以是任何对待处理数据进行算法处理,例如:译码算法处理(即译码处理)。
图3是本发明实施例提供的一种训练窗添加方法的流程示意图,如图3所示,包括:
301、数据处理单元从输入缓存中读取长度为前训练窗长度的第一数据,并将所述第一数据作为待处理数据的前训练窗;其中,所述数据处理单元为对所述待处理数据进行数据处理的单元。
可选的,上述输入缓存与所述数据处理单元具体可以是位于同一数据处理模块,该数据处理模块包括上述输入缓存和上述数据处理单元。
302、数据处理单元从所述输入缓存中读取所述待处理数据。
步骤302具体可以是数据处理单元从输入缓存中读取上述待处理数据,并将该待处理数据作为真实的处理数据,数据处理单元对该真实的处理数据进行数据处理得到的结果为数据处理单元处理完添加前训练窗和后训练窗的处理数据后需要获取的处理结果。
303、数据处理单元从所述输入缓存中读取长度为后训练窗长度的第二数据,并将所述第二数据作为待处理数据的后训练窗。
可选的,数据处理单元在读取上述前训练窗、待处理数据和后训练窗的同时,还可以对上述前训练窗、待处理数据和后训练窗进行数据处理,即数据处理单元在读取上述数据的同时,还对该数据进行数据处理。即数据处理单元在读取上述第一数据(即前训练窗)的同时,还可以对该第一数据进行数据处理,数据处理单元在读取上述待处理数据的同时,还可以对该待处理数据进行数据处理,数据处理单元在读取上述第二数据(即后训练窗)的同时,还可以对该第二数据进行数据处理。数据处理单元处理完上述第一数据、待处理数据和第二数据,再获取处理待处理数据所得到处理结果。
可选的,当上述数据处理为译码算法处理时,上述待处理数据具体可以是采用咬尾卷积码的编码方式编码的数据。上述第一数据、第二数据和待处理数据具体还可以是同一编码器输出的数据,这样译码算法处理的准确性更高。
可选的,上述第一数据和第二数据具体可以是与上述待处理数据同类型的数据。
上述技术方案中,数据处理单元从输入缓存中读取长度为前训练窗长度的第一数据,并将所述第一数据作为待处理数据的前训练窗;所述数据处理单元从所述输入缓存中读取所述待处理数据;所述数据处理单元从所述输入缓存中读取长度为后训练窗长度的第二数据,并将所述第二数据作为待处理数据的后训练窗。由于训练窗都是由数据处理单元添加的,这样芯片的片内缓存和数据处理模块的输入缓存就不需要缓存训练窗,从而内存缓存和输入缓存都不需要开辟更大的空间,从而降低芯片的成本。
图4是本发明实施例提供的另一种训练窗添加方法的流程示意图,如图4所示,包括:
401、数据处理单元从所述输入缓存读取所述待处理数据包括的数据,以得到所述前训练窗长度的第一数据,并将所述第一数据作为待处理数据的前训练窗;其中,所述数据处理单元为对所述待处理数据进行数据处理的单元。
可选的,通过上述步骤就可以实现待处理数据的前训练窗的数据为待处理数据中的数据,这样对前训练窗进行数据处理的结果就会与对待处理数据进行数据处理的结果比较相近。而实际应用中数据处理单元一般会存在一定的记忆功能,由于前训练窗的结果会与待处理数据的结果比较相近,这样数据处理单元根据记忆功能对待处理数据进行数据处理时,就可以提高待处理数据进行数据处理的准确性。
402、数据处理单元从所述输入缓存中读取所述待处理数据。
可选的,当上述输入缓存中只包括上述待处理数据时,步骤402具体可以是从地址0读取输入缓存中缓存的数据,直到读取完所有数据,从而得到上述待处理数据。
403、数据处理单元从所述输入缓存读取所述待处理数据包括的数据,以得到所述后训练窗长度的第二数据,并将所述第二数据作为待处理数据的后训练窗。
可选的,通过上述步骤就可以实现待处理数据的前训练窗的数据为待处理数据中的数据,这样对前训练窗进行数据处理的结果就会与对待处理数据进行数据处理的结果比较相近。
可选的,上述前训练窗和后训练窗的长度可以是预先设置的,具体可以是芯片自动设置的,也可以是根据用户的操作而设置的,且前训练窗的长度和后训练窗的长度可以是相同的,也可以是不同的。上述待处理数据的长度可以是大于前训练窗的长度和后训练窗的长度的,也可以是小于或者等于前训练窗的长度和后训练窗的长度的。
作为一种可选的实施方式,前训练窗的长度大于所述待处理数据的长度。步骤401具体可以包括:
数据处理单元计算出第一差长度,所述第一差长度为所述前训练窗与所述待处理数据的长度之差;
数据处理单元从所述输入缓存中读取所述待处理数据包括的数据,以得到所述第一差长度的第一子数据,以及读取所述待处理数据;
数据处理单元将所述第一子数据和所述待处理数据作为待处理数据的前训练窗。
可选的,当所述第一差长度大于所述待处理数据的长度时,所述数据处理单元从所述输入缓存中读取所述待处理数据包括的数据,以得到所述第一差长度的第一子数据,包括:
数据处理单元计算出第一子差长度,所述第一子差长度为所述第一差长度与所述待处理数据的长度之差;
数据处理单元从所述输入缓存中读取所述待处理数据,以及读取所述待处理数据包括的所述第一子差长度的第三子数据。
即上述第一子数据包括所述待处理数据和所述第三子数据。数据处理单元再将该第一子数据和上述待处理数据作为前训练窗,即该前训练窗包括两个重复的待处理数据和第三子数据。当然上述仅给出前训练窗的长度大于两个待处理数据的长度,且小于三个待处理数据的长度的实施方式。若前训练窗的长度大于三个待处理数据的长度,且小于四个待处理数据的长度的情况时,本实施例一样可以实现,实现的过程可以参考该实施方式。
可选的,第一差长度具体可以是前训练窗的长度减去待处理数据的长度。
可选的,后训练窗的长度等于所述前训练窗的长度,步骤403具体可以包括:
数据处理单元从所述输入缓存中读取所述待处理数据包括的数据,以得到所述第一差长度的第二子数据,以及读取所述待处理数据;
数据处理单元将所述第二子数据和所述待处理数据作为待处理数据的后训练窗。
可选的,当所述第一差长度大于所述待处理数据的长度时,所述数据处理单元从所述输入缓存中读取所述待处理数据包括的数据,以得到所述第一差长度的第二子数据,包括:
数据处理单元从所述输入缓存中读取所述待处理数据,以及读取所述待处理数据包括的所述第一子差长度的第四子数据。
即上述第一子数据包括所述待处理数据和所述第四子数据。数据处理单元再将该第二子数据和上述待处理数据作为后训练窗,即该后训练窗包括两个重复的待处理数据和第四子数据。
可选的,假设上述待处理数据长度为N,前训练窗的长度为M,M-N=H。在步骤401中数据处理单元具体可以是读取输入缓存中的待处理数据中终点为该待处理数据的终点,且长度为所述第一差长度的第一子数据,具体如图5所示的第一子数据501。并将该第一子数据501作为待处理数据的前训练窗的开头部分,即将该第一子数据501作为前训练窗前面部分,将待处理数据作为前训练窗后面部分,具体如图5所示的前训练窗502。步骤403读取的待处理数据具体可以如图5所示的待处理数据503。在步骤403中数据处理单元具体可以是读取输入缓存中的待处理数据中起点为该待处理数据的起点,且长度为所述第一差长度的第二子数据,具体如图5所示的第二子数据504。并将该第二子数据504作为待处理数据的后训练窗的结尾部分,即将该第二子数据504作为后训练窗后面部分,将待处理数据作为后训练窗的前面部分,具体如图5所示的后训练窗505。通过上述就可以实现待处理数据前后连续的数据段都是与待处理数据相同的数据,由于数据处理单元的记忆功能,使用待处理数据进行数据处理的准确性更高。
可选的,后训练窗的长度大于所述待处理数据的长度,步骤403具体可以包括:
数据处理单元计算出第二差长度,所述第二差长度为所述后训练窗与所述待处理数据的长度之差;
数据处理单元从所述输入缓存中读取所述待处理数据包括的数据,以得到所述第二差长度的第二子数据,以及读取所述待处理数据;
数据处理单元将所述第二子数据和所述待处理数据作为待处理数据的后训练窗。
可选的,第二差长度具体可以是后训练窗的长度减去待处理数据的长度。
可选的,当所述第二差长度大于所述待处理数据的长度时,所述数据处理单元从所述输入缓存中读取所述待处理数据包括的数据,以得到所述第二差长度的第二子数据,包括:
数据处理单元计算出第二子差长度,所述第二子差长度为所述第二差长度与所述待处理数据的长度之差;
数据处理单元从所述输入缓存中读取所述待处理数据,以及读取所述待处理数据包括的所述第二子差长度的第五子数据。
即上述第一子数据包括所述待处理数据和所述第五子数据。数据处理单元再将该第二子数据和上述待处理数据作为后训练窗,即该后训练窗包括两个重复的待处理数据和第五子数据。
可选的,上述读取第二子数据具体可以是参考图5所示的读取方式,此处不作重复说明。
作为一种可选的实施方式,所述前训练窗的长度小于或等于所述待处理数据的长度,所述后训练窗的长度小于或等于所述待处理数据的长度;上述数据处理单元从所述输入缓存读取所述待处理数据包括的数据,以得到所述前训练窗长度的第一数据,具体可以包括:
数据处理单元从所述输入缓存读取所述待处理数据包括的所述前训练窗长度的第一数据。
上述数据处理单元从所述输入缓存读取所述待处理数据包括的数据,以得到所述后训练窗长度的第二数据,具体可以包括:
所述数据处理单元从所述输入缓存读取所述待处理数据包括的所述后训练窗长度的第二数据。
可选的,上述第一数据具体可以是终点为所述待处理数据的终点,且长度为所述前训练窗的长度的数据,即上述待处理数据的后面部分;上述第二数据具体可以是起点为所述待处理数据的起点,且长度为所述前训练窗的长度的数据,即上述待处理数据的前面部分。
上述技术方案中,在上面实施例的基本上实施了多种可选的实施方式,且都可以降低芯片的成本。
下面为本发明装置实施例,本发明装置实施例用于执行本发明方法实施例一至二实现的方法,为了便于说明,仅示出了与本发明实施例相关的部分,具体技术细节未揭示的,请参照本发明实施例一和实施例二。
图6是本发明实施例提供的一种芯片的结构示意图,如图6所示,包括:所述芯片包括数据处理模块61,所述数据处理模块61包括输入缓存611和数据处理单元612,所述输入缓存611用于缓存待处理数据,所述数据处理单元612用于执行如下操作:
从所述输入缓存中读取长度为前训练窗长度的第一数据,并将所述第一数据作为待处理数据的前训练窗;
从所述输入缓存中读取所述待处理数据;
从所述输入缓存中读取长度为后训练窗长度的第二数据,并将所述第二数据作为待处理数据的后训练窗;
其中,所述数据处理单元为对所述待处理数据进行数据处理的单元。
具体可以是数据处理单元612从输入缓存中读取上述待处理数据,并将该待处理数据作为真实的处理数据,数据处理单元对该真实的处理数据进行数据处理得到的结果为数据处理单元处理完添加前训练窗和后训练窗的处理数据后需要获取的处理结果。
可选的,数据处理单元612在读取上述前训练窗、待处理数据和后训练窗的同时,还可以对上述前训练窗、待处理数据和后训练窗进行数据处理,即数据处理单元在读取上述数据的同时,还对该数据进行数据处理。即数据处理单元612在读取上述第一数据(即前训练窗)的同时,还可以对该第一数据进行数据处理,数据处理单元612在读取上述待处理数据的同时,还可以对该待处理数据进行数据处理,数据处理单元612在读取上述第二数据(即后训练窗)的同时,还可以对该第二数据进行数据处理。数据处理单元处理完上述第一数据、待处理数据和第二数据,再获取处理待处理数据所得到处理结果。
可选的,当上述数据处理为译码算法处理时,上述待处理数据具体可以是采用咬尾卷积码的编码方式编码的数据。上述第一数据、第二数据和待处理数据具体还可以是同一编码器输出的数据,这样译码算法处理的准确性更高。
可选的,上述第一数据和第二数据具体可以是与上述待处理数据同类型的数据。
作为一种可选的实施方式,所述数据处理单元612执行的从所述输入缓存中读取长度为前训练窗长度的第一数据的操作,具体可以包括:
从所述输入缓存读取所述待处理数据包括的数据,以得到所述前训练窗长度的第一数据;
所述数据处理单元612执行的从所述输入缓存中读取长度为后训练窗长度的第二数据的操作,具体可以包括:
从所述输入缓存读取所述待处理数据包括的数据,以得到所述后训练窗长度的第二数据。
可选的,通过上述操作就可以实现待处理数据的前训练窗的数据为待处理数据中的数据,这样对前训练窗进行数据处理的结果就会与对待处理数据进行数据处理的结果比较相近。而实际应用中数据处理单元一般会存在一定的记忆功能,由于前训练窗的结果会与待处理数据的结果比较相近,这样数据处理单元根据记忆功能对待处理数据进行数据处理时,就可以提高待处理数据进行数据处理的准确性。
可选的,通过上述步骤就可以实现待处理数据的前训练窗的数据为待处理数据中的数据,这样对前训练窗进行数据处理的结果就会与对待处理数据进行数据处理的结果比较相近。
可选的,上述前训练窗和后训练窗的长度可以是预先设置的,具体可以是芯片自动设置的,也可以是根据用户的操作而设置的,且前训练窗的长度和后训练窗的长度可以是相同的,也可以是不同的。上述待处理数据的长度可以是大于前训练窗的长度和后训练窗的长度的,也可以是小于或者等于前训练窗的长度和后训练窗的长度的。
作为一种可选的实施方式,所述前训练窗的长度大于所述待处理数据的长度;所述数据处理单元612执行的从所述输入缓存读取所述待处理数据包括的数据,以得到所述前训练窗长度的第一数据,并将所述第一数据作为待处理数据的前训练窗的操作,具体可以包括:
计算出第一差长度,所述第一差长度为所述前训练窗与所述待处理数据的长度之差;
从所述输入缓存中读取所述待处理数据包括的数据,以得到所述第一差长度的第一子数据,以及读取所述待处理数据;
将所述第一子数据和所述待处理数据作为待处理数据的前训练窗。
可选的,第一差长度具体可以是前训练窗的长度减去待处理数据的长度。
可选的,当所述第一差长度大于所述待处理数据的长度时,所述数据处理单元612执行的从所述输入缓存中读取所述待处理数据包括的数据,以得到所述第一差长度的第一子数据的操作,可以包括:
计算出第一子差长度,所述第一子差长度为所述第一差长度与所述待处理数据的长度之差;
从所述输入缓存中读取所述待处理数据,以及读取所述待处理数据包括的所述第一子差长度的第三子数据。
即上述第一子数据包括所述待处理数据和所述第三子数据。数据处理单元612再将该第一子数据和上述待处理数据作为前训练窗,即该前训练窗包括两个重复的待处理数据和第三子数据。
可选的,后训练窗的长度等于所述前训练窗的长度,所述数据处理单元612执行的从所述输入缓存读取所述待处理数据包括的数据,以得到所述后训练窗长度的第二数据,并将所述第二数据作为待处理数据的后训练窗的操作,具体可以包括:
从所述输入缓存中读取所述待处理数据包括的数据,以得到所述第一差长度的第二子数据,以及读取所述待处理数据;
将所述第二子数据和所述待处理数据作为待处理数据的后训练窗。
读取的方式具体可以参考图5所示的读取方式。
可选的,当所述第一差长度大于所述待处理数据的长度时,所述数据处理单元612执行的从所述输入缓存中读取所述待处理数据包括的数据,以得到所述第一差长度的第二子数据的操作,包括:
数据处理单元从所述输入缓存中读取所述待处理数据,以及读取所述待处理数据包括的所述第一子差长度的第四子数据。
即上述第一子数据包括所述待处理数据和所述第四子数据。数据处理单元612再将该第二子数据和上述待处理数据作为后训练窗,即该后训练窗包括两个重复的待处理数据和第四子数据。
可选的,后训练窗的长度大于所述待处理数据的长度,所述数据处理单元612执行的从所述输入缓存读取所述待处理数据包括的数据,以得到所述后训练窗长度的第二数据,并将所述第二数据作为待处理数据的后训练窗的操作,具体可以包括:
计算出第二差长度,所述第二差长度为所述后训练窗与所述待处理数据的长度之差;
从所述输入缓存中读取所述待处理数据包括的数据,以得到所述第二差长度的第二子数据,以及读取所述待处理数据;
将所述第二子数据和所述待处理数据作为待处理数据的后训练窗。
可选的,当所述第二差长度大于所述待处理数据的长度时,所述数据处理单元612执行的从所述输入缓存中读取所述待处理数据包括的数据,以得到所述第二差长度的第二子数据的操作,包括:
计算出第二子差长度,所述第二子差长度为所述第二差长度与所述待处理数据的长度之差;
从所述输入缓存中读取所述待处理数据,以及读取所述待处理数据包括的所述第二子差长度的第五子数据。
即上述第一子数据包括所述待处理数据和所述第五子数据。数据处理单元612再将该第二子数据和上述待处理数据作为后训练窗,即该后训练窗包括两个重复的待处理数据和第五子数据。
可选的,上述读取第二子数据具体可以是参考图5所示的读取方式,此处不作重复说明。
作为一种可选的实施方式,所述前训练窗的长度小于或等于所述待处理数据的长度,所述后训练窗的长度小于或等于所述待处理数据的长度;所述数据处理单元执行的从所述输入缓存读取所述待处理数据包括的数据,以得到所述前训练窗长度的第一数据的操作,具体可以包括:
从所述输入缓存读取所述待处理数据包括的所述前训练窗长度的第一数据;
所述数据处理单元执行的从所述输入缓存读取所述待处理数据包括的数据,以得到所述后训练窗长度的第二数据的操作,具体可以包括:
从所述输入缓存读取所述待处理数据包括的所述后训练窗长度的第二数据。
可选的,上述第一数据具体可以是终点为所述待处理数据的终点,且长度为所述前训练窗的长度的数据,即上述待处理数据的后面部分;上述第二数据具体可以是起点为所述待处理数据的起点,且长度为所述前训练窗的长度的数据,即上述待处理数据的前面部分。
作为一种可选的实施方式,如图7所示,芯片还可以包括片内缓存62,片内缓存62用于缓存待处理数据,数据处理模块61用于从片内缓存62读取到待处理数据,并缓存至输入缓存611。假设待处理数据的长度为N,前训练窗和后训练窗的长度分别为M,那么通过上述实施方式就可以实现片内缓存62缓存的数据(即待处理数据)的长度就为N,输入缓存611缓存的数据(即待处理数据)的长度也为N,数据处理单元612再通过上述实施方式添加待处理数据的前训练窗和后训练窗,以及对待处理数据、前训练窗和后训练窗进行数据处理,例如,译码算法处理。
上述技术方案中,数据处理单元从输入缓存中读取长度为前训练窗长度的第一数据,并将所述第一数据作为待处理数据的前训练窗;所述数据处理单元从所述输入缓存中读取所述待处理数据;所述数据处理单元从所述输入缓存中读取长度为后训练窗长度的第二数据,并将所述第二数据作为待处理数据的后训练窗。由于训练窗都是由数据处理单元添加的,这样芯片的片内缓存和数据处理模块的输入缓存就不需要缓存训练窗,从而内存缓存和输入缓存都不需要开辟更大的空间,从而降低芯片的成本。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory,ROM)或随机存取存储器(Random AccessMemory,简称RAM)等。
以上所揭露的仅为本发明较佳实施例而已,当然不能以此来限定本发明之权利范围,因此依本发明权利要求所作的等同变化,仍属本发明所涵盖的范围。
Claims (12)
1.一种训练窗添加方法,其特征在于,包括:
数据处理单元从输入缓存中读取长度为前训练窗长度的第一数据,并将所述第一数据作为待处理数据的前训练窗;其中,所述输入缓存用于缓存所述待处理数据,所述数据处理单元为对所述待处理数据进行数据处理的单元;
所述数据处理单元从所述输入缓存中读取所述待处理数据;
所述数据处理单元从所述输入缓存中读取长度为后训练窗长度的第二数据,并将所述第二数据作为待处理数据的后训练窗;其中,所述前训练窗的长度大于或等于或小于所述待处理数据的长度,所述后训练窗的长度大于或等于或小于所述待处理数据的长度,且所述前训练窗和所述后训练窗未被缓存。
2.如权利要求1所述的方法,其特征在于,所述数据处理单元从输入缓存中读取长度为前训练窗长度的第一数据,包括:
所述数据处理单元从所述输入缓存读取所述待处理数据包括的数据,以得到所述前训练窗长度的第一数据;
所述数据处理单元从输入缓存中读取长度为后训练窗长度的第二数据,包括:
所述数据处理单元从所述输入缓存读取所述待处理数据包括的数据,以得到所述后训练窗长度的第二数据。
3.如权利要求2所述的方法,其特征在于,所述前训练窗的长度大于所述待处理数据的长度;所述数据处理单元从所述输入缓存读取所述待处理数据包括的数据,以得到所述前训练窗长度的第一数据,并将所述第一数据作为待处理数据的前训练窗,包括:
所述数据处理单元计算出第一差长度,所述第一差长度为所述前训练窗与所述待处理数据的长度之差;
所述数据处理单元从所述输入缓存中读取所述待处理数据包括的数据,以得到所述第一差长度的第一子数据,以及读取所述待处理数据;
所述数据处理单元将所述第一子数据和所述待处理数据作为待处理数据的前训练窗。
4.如权利要求3所述的方法,其特征在于,所述后训练窗的长度大于所述待处理数据的长度;所述数据处理单元从所述输入缓存读取所述待处理数据包括的数据,以得到所述后训练窗长度的第二数据,并将所述第二数据作为待处理数据的后训练窗,包括:
所述数据处理单元计算出第二差长度,所述第二差长度为所述后训练窗与所述待处理数据的长度之差;
所述数据处理单元从所述输入缓存中读取所述待处理数据包括的数据,以得到所述第二差长度的第二子数据,以及读取所述待处理数据;
所述数据处理单元将所述第二差长度的第二子数据和所述待处理数据作为待处理数据的后训练窗。
5.如权利要求3所述的方法,其特征在于,所述后训练窗的长度等于所述前训练窗的长度;所述数据处理单元从所述输入缓存读取所述待处理数据包括的数据,以得到所述后训练窗长度的第二数据,并将所述第二数据作为待处理数据的后训练窗,包括:
所述数据处理单元从所述输入缓存中读取所述待处理数据包括的数据,以得到所述第一差长度的第二子数据,以及读取所述待处理数据;
所述数据处理单元将所述第一差长度的第二子数据和所述待处理数据作为待处理数据的后训练窗。
6.如权利要求2所述的方法,其特征在于,所述前训练窗的长度小于或等于所述待处理数据的长度,所述后训练窗的长度小于或等于所述待处理数据的长度;所述数据处理单元从所述输入缓存读取所述待处理数据包括的数据,以得到所述前训练窗长度的第一数据,包括:
所述数据处理单元从所述输入缓存读取所述待处理数据包括的所述前训练窗长度的第一数据;
所述数据处理单元从所述输入缓存读取所述待处理数据包括的数据,以得到所述后训练窗长度的第二数据,包括:
所述数据处理单元从所述输入缓存读取所述待处理数据包括的所述后训练窗长度的第二数据。
7.一种芯片,所述芯片包括数据处理模块,其特征在于,所述数据处理模块包括输入缓存和数据处理单元,所述输入缓存用于缓存待处理数据,所述数据处理单元用于执行如下操作:
从所述输入缓存中读取长度为前训练窗长度的第一数据,并将所述第一数据作为待处理数据的前训练窗;
从所述输入缓存中读取所述待处理数据;
从所述输入缓存中读取长度为后训练窗长度的第二数据,并将所述第二数据作为待处理数据的后训练窗;
其中,所述数据处理单元为对所述待处理数据进行数据处理的单元;所述前训练窗的长度大于或等于或小于所述待处理数据的长度,所述后训练窗的长度大于或等于或小于所述待处理数据的长度,且所述前训练窗和所述后训练窗未被缓存。
8.如权利要求7所述的芯片,其特征在于,所述数据处理单元执行的从所述输入缓存中读取长度为前训练窗长度的第一数据的操作,包括:
从所述输入缓存读取所述待处理数据包括的数据,以得到所述前训练窗长度的第一数据;
所述数据处理单元执行的从所述输入缓存中读取长度为后训练窗长度的第二数据的操作,包括:
从所述输入缓存读取所述待处理数据包括的数据,以得到所述后训练窗长度的第二数据。
9.如权利要求8所述的芯片,其特征在于,所述前训练窗的长度大于所述待处理数据的长度;所述数据处理单元执行的从所述输入缓存读取所述待处理数据包括的数据,以得到所述前训练窗长度的第一数据,并将所述第一数据作为待处理数据的前训练窗的操作,包括:
计算出第一差长度,所述第一差长度为所述前训练窗与所述待处理数据的长度之差;
从所述输入缓存中读取所述待处理数据包括的数据,以得到所述第一差长度的第一子数据,以及读取所述待处理数据;
将所述第一子数据和所述待处理数据作为待处理数据的前训练窗。
10.如权利要求9所述的芯片,其特征在于,所述后训练窗的长度大于所述待处理数据的长度;所述数据处理单元执行的从所述输入缓存读取所述待处理数据包括的数据,以得到所述后训练窗长度的第二数据,并将所述第二数据作为待处理数据的后训练窗的操作,包括:
计算出第二差长度,所述第二差长度为所述后训练窗与所述待处理数据的长度之差;
从所述输入缓存中读取所述待处理数据包括的数据,以得到所述第二差长度的第二子数据,以及读取所述待处理数据;
将所述第二差长度的第二子数据和所述待处理数据作为待处理数据的后训练窗。
11.如权利要求9所述的芯片,其特征在于,所述后训练窗的长度等于所述前训练窗的长度;所述数据处理单元执行的从所述输入缓存读取所述待处理数据包括的数据,以得到所述后训练窗长度的第二数据,并将所述第二数据作为待处理数据的后训练窗的操作,包括:
从所述输入缓存中读取所述待处理数据包括的数据,以得到所述第一差长度的第二子数据,以及读取所述待处理数据;
将所述第一差长度的第二子数据和所述待处理数据作为待处理数据的后训练窗。
12.如权利要求8所述的芯片,其特征在于,所述前训练窗的长度小于或等于所述待处理数据的长度,所述后训练窗的长度小于或等于所述待处理数据的长度;所述数据处理单元执行的从所述输入缓存读取所述待处理数据包括的数据,以得到所述前训练窗长度的第一数据的操作,包括:
从所述输入缓存读取所述待处理数据包括的所述前训练窗长度的第一数据;
所述数据处理单元执行的从所述输入缓存读取所述待处理数据包括的数据,以得到所述后训练窗长度的第二数据的操作,包括:
从所述输入缓存读取所述待处理数据包括的所述后训练窗长度的第二数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310395051.4A CN103490854B (zh) | 2013-09-03 | 2013-09-03 | 一种训练窗添加方法及芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310395051.4A CN103490854B (zh) | 2013-09-03 | 2013-09-03 | 一种训练窗添加方法及芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103490854A CN103490854A (zh) | 2014-01-01 |
CN103490854B true CN103490854B (zh) | 2017-08-29 |
Family
ID=49830837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310395051.4A Expired - Fee Related CN103490854B (zh) | 2013-09-03 | 2013-09-03 | 一种训练窗添加方法及芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103490854B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101751356A (zh) * | 2008-12-18 | 2010-06-23 | 国际商业机器公司 | 用于改进直接存储器存取传送效率的方法、系统和装置 |
CN101784077A (zh) * | 2009-01-15 | 2010-07-21 | 中兴通讯股份有限公司 | 一种td_hsupa上行数据处理系统和方法 |
CN102541809A (zh) * | 2011-12-08 | 2012-07-04 | 清华大学 | 一种动态可重构处理器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101651458A (zh) * | 2008-08-13 | 2010-02-17 | 华为技术有限公司 | Turbo并行译码方法、装置及系统 |
CN101388674B (zh) * | 2008-10-23 | 2011-06-15 | 华为技术有限公司 | 一种译码的方法、译码器以及Turbo码译码器 |
CN101951266B (zh) * | 2010-08-24 | 2013-04-24 | 中国科学院计算技术研究所 | Turbo并行译码的方法及译码器 |
-
2013
- 2013-09-03 CN CN201310395051.4A patent/CN103490854B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101751356A (zh) * | 2008-12-18 | 2010-06-23 | 国际商业机器公司 | 用于改进直接存储器存取传送效率的方法、系统和装置 |
CN101784077A (zh) * | 2009-01-15 | 2010-07-21 | 中兴通讯股份有限公司 | 一种td_hsupa上行数据处理系统和方法 |
CN102541809A (zh) * | 2011-12-08 | 2012-07-04 | 清华大学 | 一种动态可重构处理器 |
Non-Patent Citations (1)
Title |
---|
一种高效咬尾卷积码译码器的设计与仿真;马金辉;《电子元器件应用》;20100731;第12卷(第7期);第1页左栏第1-16行、右栏第1-21行,第2页右栏第11-28行,第3页左栏第8-9行,右栏第3-8行,图1-5,表1 * |
Also Published As
Publication number | Publication date |
---|---|
CN103490854A (zh) | 2014-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107808670A (zh) | 语音数据处理方法、装置、设备及存储介质 | |
CN101510819B (zh) | 速率匹配方法及装置 | |
CN102685018B (zh) | 一种网络即时通信信息处理的方法、系统及即时通信设备 | |
CN104007977A (zh) | 电子装置及音频播放方法 | |
CN104052846A (zh) | 游戏应用中的语音通信方法及系统 | |
CN112312378B (zh) | 运营商网络的共享方法、装置和核心网设备 | |
CN110175081A (zh) | 一种针对Android音频播放的优化系统及其方法 | |
CN109509475B (zh) | 语音识别的方法、装置、电子设备及计算机可读存储介质 | |
CN109286902A (zh) | 景区游客的人流量获取方法及装置 | |
CN107426651A (zh) | 多通道的混音方法及装置 | |
CN104143991B (zh) | 极性Polar码的译码方法和装置 | |
CN106935042A (zh) | 智能交通灯的控制方法及系统 | |
CN109995588A (zh) | 一种灵活以太网链路管理方法及系统 | |
CN108377409A (zh) | 一种多媒体文件的无缝播放方法、终端设备及存储介质 | |
CN107105482A (zh) | 终端wifi接入控制方法及系统 | |
CN106599173A (zh) | 歌词匹配方法及终端 | |
CN103915097A (zh) | 一种语音信号处理方法、装置和系统 | |
CN104811407B (zh) | 通信方法及系统、通信信号接收方法及装置 | |
CN105446699A (zh) | 数据帧队列管理方法 | |
CN103490854B (zh) | 一种训练窗添加方法及芯片 | |
CN107180109A (zh) | 基于位置的休闲场所推荐方法及系统 | |
CN104462006B (zh) | 系统级芯片中的多个处理器核间配置同步方法和设备 | |
CN103354513A (zh) | 一种流量监控方法及移动终端 | |
CN105959304A (zh) | 一种帧率调整的方法及装置 | |
CN108960811B (zh) | 一种支付方法及客户端 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170829 Termination date: 20180903 |