CN101784077A - 一种td_hsupa上行数据处理系统和方法 - Google Patents
一种td_hsupa上行数据处理系统和方法 Download PDFInfo
- Publication number
- CN101784077A CN101784077A CN 200910105007 CN200910105007A CN101784077A CN 101784077 A CN101784077 A CN 101784077A CN 200910105007 CN200910105007 CN 200910105007 CN 200910105007 A CN200910105007 A CN 200910105007A CN 101784077 A CN101784077 A CN 101784077A
- Authority
- CN
- China
- Prior art keywords
- module
- data
- bit
- hucc
- htx
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
本发明涉及一种TD_HSUPA上行数据处理系统和方法，所述方法为：DSP收到的消息若为发送新数据，则将新数据写入到TD_HUTR的输入缓存中，TD_HUTR对输入缓存中的数据进行添加循环冗余校验码以及信道编码处理，并缓存经过处理的数据；若为重传上次发送的数据，则通知TD_HUTR对缓存的经过信道编码的数据进行混合自动重传、比特加扰、交织、星座重排以及物理信道映射处理，并缓存经过处理的数据；在发射点到来时，TD_HUTR对所述缓存的数据进行调制、扩频、加扰处理，生成时隙突发后进行滤波并发射。本发明实现了TD_HSUPA上行数据处理功能，填补了相关技术中的空白。
Description
技术领域
本发明涉及时分同步码分多址(Time Division-Synchronous Code DivisionMultiple Access，TD-SCDMA)通信领域，特别涉及一种TD-SCDMA高速上行分组接入(High Speed Uplink Packet Access，HSUPA)(简称TD_HSUPA)业务上行数据处理系统和方法。
背景技术
TD-SCDMA是一种第三代移动通信系统，针对TD-SCDMA通信系统，大多厂家已构建了具有高速下行分组接入(High Speed Downlink Packet Access，HSDPA)(简称TD_HSDPA)功能的数字基带(Digital Base Band，DBB)处理架构，所以，目前实现TD_HSDPA技术方案已不再是难点。如图1所示，现已实现的TD_HSDPA系统结构框图，包括TD-SCDMA下行信道译码(Downlink ChannelDecoding，DCC)子系统(简称TD_DCC)模块20、TD-SCDMA普通业务上行发送子系统(General Uplink Transmit，GUTR)(简称TD_GUTR)模块40、TD-SCDMA联合检测(Joint detection，JD)子系统(简称TD_RX)模块50、共享双口存储器(Double Port Random Access Memory，DPRAM)模块60以及ARM(Advanced RISC(Reduced Instruction Set Computer，精密指令集计算机)Machines)模块70和数字信号处理(Digital Signal Processing，DSP)模块30。所述TD_DCC20、TD_RX50、TD_GUTR40分别直接与DSP30相连，ARM70通过DPRAM60与DSP30相连。
ARM70用于实现接入层(AS)和非接入层(NAS)协议；
DPRAM60用于实现DSP30与ARM模块70之间的通信；
DSP30是物理层核心，用于控制上行和下行数据处理任务和设置相关参数；物理层还包括如下硬件模块：
TD_DCC 20用于信道译码；
TD_RX50用于对基带信号进行联合检测，并将联合监测后的信号提供给TD_DCC 20，以进行信道译码；
TD_GUTR 40用于TD-SCDMA普通业务的上行发送，其原理框图如图2所示，包括TD-SCDMA上行信道编码(Uplink Channel Coding，UCC)(简称TD_UCC)模块、TD_TX模块、上行时钟模块、传输时间间隔(Transmission Time Interval，简称TTI)控制模块、传输信道参数选择模块、上行寄存器组模块、发送时刻控制模块、输入缓存模块，其中，
TD_UCC模块用于对输入缓存模块中的数据进行添加循环冗余校验码(Cyclic Redundancy Check，简称CRC)、信道编码、第一次交织、速率匹配、比特加扰、第二次交织、以及物理信道映射处理；
TD_TX模块用于在发射点到来时对经过TD_UCC模块处理后的数据进行调制、滤波并发射；TD_TX模块包括上行突发burst成型模块、发射滤波模块、共享信息指示信道(Shared Information Channel for HS-DSCH，简称HS_SICH)编码模块、传输格式组合指示(Transport Format Combination Indicatorl，简称TFCI)编码模块，TPC&SS映射模块、数据域处理单元、Midamble码生成模块、上行同步码生成模块；
上行时钟模块分别与TD_UCC模块和TD_TX模块相连，采用16X时钟(即主频为1.28*16M)，为TD_UCC模块和TD_TX模块提供上行时钟；
TTI控制模块与TD_UCC模块相连，用于控制TD_UCC模块进行TTI处理；
发送时刻控制模块与所述TD_TX模块相连，用于在发射时刻触发所述TD_TX模块；
输入缓存模块与所述TD_UCC模块相连，用于存储高层下发的普通业务上行数据，大小为416*2 byte；
上行寄存器组模块与输入缓存模块是TD_GUTR 40与外界的接口，即外界发送来的数据首先会存储在上行寄存器组模块与输入缓存模块中，上行寄存器组模块中寄存的数据一方面发送给TD_TX模块，另一方面也会发送给与TTI控制模块相连的传输信道参数选择模块。
TD_HSUPA作为TD_HSDPA后续技术的演进，将是当前及将来TD-SCDMA系统发展的趋势，具备非常大的发展潜力。但目前尚未有效的实现针对TD_HSUPA的方案。
发明内容
本发明所要解决的技术问题是，提供一种TD-SCDMA HSUPA高速上行发送(High Uplink Transmit，HUTR)(简称TD_HUTR)子系统、基于TD_HSDPA的TD_HSUPA上行数据处理的系统及方法，本发明实现了TD_HSUPA上行数据处理，但并不影响已验证过的TD_HSDPA的功能。
本发明公开了一种TD_HUTR子系统，包括上行时钟模块、TTI控制模块、上行寄存器组模块、发送时刻控制模块以及输入缓存模块，所述TD_HUTR子系统还包括TD_HSUPA信道编码(TD_HSUPA channel coding，TD_HUCC)模块和TD_HSUPA时隙突发成型和发射(TD_HTX)模块，其中，
所述上行时钟模块分别与所述TD_HUCC模块和TD_HTX模块相连，采用32X时钟，用于为所述TD_HUCC模块和TD_HTX模块提供上行时钟；
所述TTI控制模块与所述TD_HUCC模块相连，用于控制所述TD_HUCC模块进行TTI处理；
所述发送时刻控制模块与所述TD_HTX模块相连，用于在发射时刻触发所述TD_HTX模块进行处理；
所述输入缓存模块与所述TD_HUCC模块相连，用于存储最多8个进程的TD_HSUPA数据，大小为11.168kbyte；
所述TD HUCC模块用于对所述输入缓存模块中的数据进行添加CRC、信道编码、混合自动重传请求(Hybrid Automatic-Repeat-Requst，HARQ)、比特加扰、第二次交织、星座重排以及物理信道映射处理；
所述TD_HTX模块用于在发射点到来时对经过所述TD_HUCC模块处理后的数据进行调制、滤波并发射。
所述TD_HUCC模块包括CRC模块、信道编码模块、HARQ/比特加扰模块、第二次交织/星座重排/物理信道映射模块，其中，
所述CRC模块用于对所述输入缓存模块中的数据添加CRC并进行编码块分割；
所述编码模块用于对经过添加CRC后的编码块进行信道编码并缓存；
所述HARQ/比特加扰模块用于对经过编码的数据进行HARQ，并在输出时进行比特加扰处理；
所述第二次交织/星座重排/物理信道映射模块用于对经过HARQ/比特加扰后的数据进行交织、星座重排以及物理信道映射处理，并缓存处理后的数据；用于在发射时刻到来时将所述缓存的数据发送给所述TD_HTX模块。
所述TD_HTX模块包括调制/扩频/加扰模块、Midamble码生成模块、上行同步码生成模块、时隙突发构造模块以及发射滤波模块，其中，
所述调制/扩频/加扰模块用于对接收到的数据依次进行16QAM调制、扩频以及加扰处理，并将处理后的数据发送给所述时隙突发构造模块；
所述Midamble码生成模块用于生成Midamble码并发送给所述时隙突发构造模块；
所述上行同步码生成模块用于生成上行同步码并发送给所述时隙突发构造模块；
所述时隙突发构造模块用于将调制/扩频/加扰后的数据及midamble码或上行同步码构造成上行时隙突发，并发送给所述发射滤波模块；
所述发射滤波模块用于对接收到的数据进行发射滤波处理后发射出去。
所述调制/扩频/加扰模块中除了包括正交相移键控(Quadrature(Quaternary)Phase Shift Keying，简称QPSK)调制表外还增加了16正交幅度调制(16 Quadrature Amplitude Modulation，简称16QAM)表，所述调制/扩频/加扰模块根据指定调制方式通过查找所述调制表对接收到的数据进行相应的调制。
本发明还公开了一种TD_HSUPA上行数据处理系统，包括ARM、DPRAM、DSP、TD_RX、TD_DCC、TD_GUTR，所述TD_RX、TD_DCC、TD_GUTR分别与所述DSP相连；所述ARM通过所述DPRAM与所述DSP相连；还包括TD_HUTR，所述TD_HUTR与所述DSP相连，包括上行时钟模块、TTI控制模块、上行寄存器组模块、发送时刻控制模块、输入缓存模块、TD_HUCC模块以及TD_HTX模块，其中，
所述上行时钟模块分别与所述TD_HUCC模块和TD_HTX模块相连，采用32X时钟，用于为所述TD_HUCC模块和TD_HTX模块提供上行时钟；
所述TTI控制模块与所述TD_HUCC模块相连，用于控制所述TD_HUCC模块进行TTI处理；
所述发送时刻控制模块与所述TD_HTX模块相连，用于在发射时刻触发所述TD_HTX模块进行处理；
所述输入缓存模块与所述TD_HUCC模块相连，用于存储最多8个进程的TD_HSUPA数据，大小为11.168kbyte；
所述TD_HUCC模块用于对所述输入缓存模块中的数据进行添加CRC、信道编码、HARQ、比特加扰、第二次交织、星座重排以及物理信道映射处理；
所述TD_HTX模块用于在发射点到来时对经过所述TD_HUCC模块处理后的数据进行调制、滤波并发射。
所述TD_HUCC模块包括CRC模块、信道编码模块、HARQ/比特加扰模块、第二次交织/星座重排/物理信道映射模块，其中，
所述CRC模块用于对所述输入缓存模块中的数据添加CRC并进行编码块分割；
所述编码模块用于对经过添加CRC后的编码块进行信道编码并缓存；
所述HARQ/比特加扰模块用于对经过编码的数据进行HARQ，并在输出时进行比特加扰处理；
所述第二次交织/星座重排/物理信道映射模块用于对经过HARQ/比特加扰后的数据进行交织、星座重排以及物理信道映射处理，并缓存处理后的数据；用于在发射时刻到来时将所述缓存的数据发送给所述TD_HTX模块。
所述TD_HTX模块包括调制/扩频/加扰模块、Midamble码生成模块、上行同步码生成模块、时隙突发构造模块以及发射滤波模块，其中，
所述调制/扩频/加扰模块用于对接收到的数据依次进行调制、扩频以及加扰处理，并将处理后的数据发送给所述时隙突发构造模块；
所述Midamble码生成模块用于生成Midamble码并发送给所述时隙突发构造模块；
所述上行同步码生成模块用于生成上行同步码并发送给所述时隙突发构造模块；
所述时隙突发构造模块用于将调制/扩频/加扰后的数据及midamble码或上行同步码构造成上行时隙突发，并发送给所述发射滤波模块；
所述发射滤波模块用于对接收到的数据进行发射滤波处理后发射出去。
所述调制/扩频/加扰模块中除了包括QPSK调制表外还增加了16QAM调制表，所述调制/扩频/加扰模块根据指定调制方式通过查找所述调制表对接收到的数据进行相应的调制。
本发明进一步公开了一种TD_HSUPA上行数据处理方法，包括如下步骤：
步骤一：DSP收到高层下发的消息后，判断是发送新数据还是重传上次发送的数据；若为发送新数据，则执行步骤二；若为重传上次发送的数据，则通知TD_HUTR执行步骤三；
步骤二：DSP将DPRAM中的数据写入到TD_HUTR的输入缓存中，TD_HUTR对输入缓存中的数据进行添加CRC以及信道编码处理，并缓存经过处理的数据；
步骤三：TD_HUTR对缓存的经过信道编码的数据进行HARQ、比特加扰、交织、星座重排以及物理信道映射处理，并缓存经过处理的数据；
步骤四：在发射点到来时，TD_HUTR对所述缓存的数据进行调制、扩频、加扰处理，生成时隙突发后进行滤波并发射。
所述步骤三中，通过如下步骤对所述数据进行HARQ：
步骤A：对所述数据进行bit分离，得到系统bit、第一校验bit以及第二校验bit；
步骤B：计算速率匹配图样，并根据得到的图样进行打孔或bit重传；
步骤C：通过交织矩阵对经过速率匹配的bit进行合并。
所述步骤B中，通过如下方法计算速率匹配图样：
步骤B1：根据上层下发的冗余版本(RV)参数确定初始化误差eini；
步骤B2：确定系统bit、第一校验bit、第二校验bit以及经过速率匹配的系统bit、第一校验bit、第二校验bit；
步骤B3：确定相加误差eplus和相减误差emin us。
所述步骤三中，通过如下方法对所述数据进行星座重排：
若星座版本为0，则不做任何处理；若所述星座版本为1，则交换MSB(MostSignificant Bit，最高位bit)与LSB(Least Significant Bit，最低位bit)的位置后输出；若所述星座版本为2，则对LSB取逻辑反后输出；若所述星座版本为3，则交换MSB与LSB的位置，并对LSB部分取逻辑反后输出。
本发明基于TD_GUTR，通过最小的改动有效实现了TD-SCDMA HSUPA上行数据处理功能，填补了相关技术中的空白，并且不影响已验证过的已有业务上行处理的相关功能。
附图说明
图1是TD_HSDPA结构框图；
图2是TD_GUTR原理框图；
图3是本发明所述TD_HUTR原理款图；
图4是本发明所述TD_HSUPA结构框图；
图5是本发明所述方法流程图；
图6为本发明所述方法中速率匹配示意图。
具体实施方式
以下结合附图及优选实施例对本发明做进一步详细描述。
要实现TD_HSUPA，则需要考虑对E-DCH(Enhanced Dedicated Channel，增强的专用信道)编码、E-UCCH(E-DCH Uplink Control Channel，E-DCH上行控制信道)编码、E-RUCCH(E-DCH Random Access Uplink Control Channel，E-DCH随机接入上行控制信道)编码和上行时隙突发成型发射的支持，其中，上述三类信道在上行burst成型时与普通业务的区别在于对16QAM调制的支持，在上行译码方面要严格遵照3GPP协议《TS 25.222：Multiplexing and channelcoding(TDD)》，要点描述如下：
1)E-UCCH编码
依据《TS 25.222：Multiplexing and channel coding(TDD)》协议的4.9.2 Codingfor E-UCCH for the 1.28Mcps TDD option章节，E-UCCH的编码过程按照以下四个步骤来完成：E-UCCH信息域映射、E-UCCH复用、信道编码、物理信道映射；
2)E-RUCCH编码
依据《TS 25.222：Multiplexing and channel coding(TDD)》协议的4.12 Codingfor E-RUCCH章节，E-RUCCHH的编码过程按照以下六个步骤来完成：增加CRC、信道编码、速率匹配、比特加扰、交织、物理信道映射；
3)E-DCH编码
依据《TS 25.222：Multiplexing and channel coding(TDD)》协议的4.8 Codingfor E-DCH章节，E-DCH的编码过程按照以下八个步骤来完成：E-DCH传输块增加CRC、编码块分段、信道编码、HARQ、比特加扰、交织、16QAM星座重排、物理信道映射，根据协议，E-DCH的编码的处理时间英控制到2个时隙内完成。
TD_HSUPA业务数据与普通业务数据的编码流程的差异主要有2点：一是没有第一次交织；二则有HARQ和星座重排。
基于以上分析及TD_GUTR，本发明所述TD_HUTR继承了TD_GUTR中的部分模块，其原理框图如图3所示，包括上行时钟模块、TTI控制模块、上行寄存器组模块、发送时刻控制模块、CRC RAM模块、TD_HUCC模块以及TD_HTX模块，其中，
上行时钟模块分别与TD_HUCC模块和TD_HTX模块相连，用于为TD_HUCC模块和TD_HTX模块提供上行时钟，该模块采用32X时钟，即主频为1.28*32M；
TTI控制模块与TD_HUCC模块相连，用于控制TD_HUCC模块进行TTI处理；
发送时刻控制模块与TD_HTX模块相连，用于在发射时刻触发所述TD_HTX模块进行处理；
输入缓存模块与TD_HUCC模块相连，用于存储最多8个进程的TD_HSUPA数据，因每个TD_HSUPA传输块大小为11160bit，所以该模块的大小为11.168kbyte；
TD_HUCC模块用于对输入缓存模块中的数据进行添加CRC、信道编码、HARQ、比特加扰、第二次交织、星座重排以及物理信道映射处理；
TD_HTX模块用于在发射点到来时对经过TD_HUCC模块处理后的数据进行调制、滤波并发射。
TD_HUCC模块包括CRC模块、信道编码模块、HARQ/比特加扰模块、第二次交织/星座重排/物理信道映射模块，其中，CRC模块用来对输入缓存模块中的数据添加CRC并进行编码块分割；信道编码模块用于对经过添加CRC后的编码块进行卷积编码或者Turbo编码并缓存；速率匹配/HARQ模块用于对经过编码的数据进行HARQ及比特加扰处理，该模块的内部存储空间约为4.25kbyte；第二次交织/星座重排/物理信道映射模块用于对经过速率匹配的数据进行交织、星座重排以及物理信道映射处理，并将处理后的数据发送给TD_HTX模块，该模块第二次交织内部缓存空间及物理信道映射内部缓存空间的大小均为1.76kbyte。
TD_HTX模块包括调制/扩频/加扰模块，Midamble码生成模块，上行同步码生成模块，时隙突发构造模块以及发射滤波模块，调制/扩频/加扰模块用于对接收到的数据依次进行16QAM调制、扩频以及加扰处理，并将处理后的数据发送给时隙突发构造模块，调制/扩频/加扰模块除了包括有QPSK调制表外，还包括有16QAM调制表，其根据调制方式通过查找所述调制表对经过TD_UCC模块处理数据进行相应的调制；所述Midamble码生成模块用于生成Midamble码并发送给时隙突发构造模块；所述上行同步码生成模块用于生成上行同步码并发送给时隙突发构造模块；时隙突发构造模块用于将调制/扩频/加扰后的数据及midamble码或上行同步码构造成上行时隙突发，并发送给发射滤波模块；发射滤波模块用于对接收到的数据进行发射滤波处理后发射出去。
图如4所示，是本发明所述的TD_HSUPA结构框图，包括ARM、DPRAM、DSP、TD_RX、TD_DCC、TD_GUTR、TD_HUTR；DSP分别与TD_RX、TD_DCC、TD_GUTR、TD_HUTR相连；ARM通过DPRAM与DSP相连；TD_HUTR原理框图如图3所示，这里不再复述。
如图5所示，本发明所述的TD_HSUPA业务处理方法流程包括：
步骤501：ARM下发消息到DPRAM，通知DSP；
步骤502：DSP收到消息后，判断是发送新数据还是重传上次发送的数据，若为发送新数据，则执行步骤503；若为重传上次发送的数据，则执行步骤504；
步骤503：DSP将DPRAM中的HS_HSUPA数据写到TD_HUTR的输入缓存中；
步骤504：TD_HUTR的TD_HUCC对输入缓存中的数据进行添加CRC、编码块分割以及信道编码处理，并缓存处理后的数据；
步骤505：TD_HUCC对所述缓存的已经过信道编码的数据进行HARQ、比特加扰、交织、星座重排以及物理信道映射处理，并缓存经过处理的数据；
本步骤中，所述HARQ通过如图6所示，具体包括如下步骤：
步骤5051：对所述数据进行bit分离，得到系统bit Nsys、第一校验bit Np1以及第二校验bit Np2；
步骤5052：计算速率匹配图样，并根据得到的图样进行打孔或者bit重传；本步骤中通过如下步骤计算速率匹配图样：
1)：根据RV参数中的s和r确定eini，其中RV参数为高层下发的参数，和重传序列号(RSN)是相关的；
E-DCH允许的每个RV参数对应的s和r的组合如表1所示。
| E-DCH RV索引 | s | r |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 2 | 1 | 1 |
| 3 | 0 | 1 |
表1
2)：对Nsys、Np1以及Np2分别进行速率匹配(RM)，得到经过速率匹配的系统bit Nt，sys、第一校验bit Nt，p1以及第二校验bit Nt，p2；
3)：确定eplus和emin us。
步骤5053：通过交织矩阵对经过速率匹配的bit进行合并。
步骤505中，所述星座重排如表2所示，根据星座版本通过查询表2对输入的比特每4个一组进行处理：
表2
即若星座版本为0，则不做任何处理；若所述星座版本为1，则交换MSB与LSB的位置后输出；若所述星座版本为2，则对LSB取逻辑反后输出；若所述星座版本为3，则交换MSB与LSB的位置，并对LSB部分取逻辑反后输出。
步骤506：在发射点到来时，TD_HUTR的TD_HTX首先根据调制方式，通过查找调制表对经过TD_HUCC处理后的数据进行相应的调制，然后进行扩频、加扰处理，最后用处理过的数据及Midamble码或上行同步码生成时隙突发，并对所述时隙突发进行发射滤波，最后将经过滤波的数据发射出去。
以上所述仅为本发明的较佳实施例，并非用于限制本发明的保护范围，对本发明技术所在领域的普通技术人员来说，可以根据本发明的技术方案及其构思进行相应的等同改变或替换，而所有这些改变或替换，都应属于本发明所附权利要求的保护范围。
Claims (12)
1.一种TD_HUTR子系统，包括上行时钟模块、传输时间间隔控制模块、上行寄存器组模块、发送时刻控制模块以及输入缓存模块，其特征在于，所述TD_HUTR模块还包括TD-SCDMA高速上行分组接入TD_HSUPA信道编码TD_HUCC模块和TD_HSUPA时隙突发成型和发射TD_HTX模块，其中，
所述上行时钟模块分别与所述TD_HUCC模块和TD_HTX模块相连，采用32X时钟，用于为所述TD_HUCC模块和TD_HTX模块提供上行时钟；
所述传输时间间隔控制模块与所述TD_HUCC模块相连，用于控制所述TD_HUCC模块进行传输时间间隔处理；
所述发送时刻控制模块与所述TD_HTX模块相连，用于在发射时刻触发所述TD_HTX模块进行处理；
所述输入缓存模块与所述TD_HUCC模块相连，用于存储最多8个进程的TD_HSUPA数据，大小为11.168kbyte；
所述TD_HUCC模块用于对所述输入缓存模块中的数据进行添加循环冗余校验码、信道编码、混合自动重传请求、比特加扰、第二次交织、星座重排以及物理信道映射处理；
所述TD_HTX模块用于在发射点到来时对经过所述TD_HUCC模块处理后的数据进行调制、滤波并发射。
2.如权利要求1所述TD_HUTR子系统，其特征在于，所述TD_HUCC模块包括循环冗余校验码模块、信道编码模块、混合自动重传请求/比特加扰模块、第二次交织/星座重排/物理信道映射模块，其中，
所述循环冗余校验码模块用于对所述输入缓存模块中的数据添加循环冗余校验码并进行编码块分割；
所述编码模块用于对经过添加循环冗余校验码后的编码块进行信道编码并缓存；
所述混合自动重传请求/比特加扰模块用于对经过编码的数据进行混合自动重传请求，并在输出时进行比特加扰处理；
所述第二次交织/星座重排/物理信道映射模块用于对经过混合自动重传请求/比特加扰后的数据进行交织、星座重排以及物理信道映射处理，并缓存处理后的数据；用于在发射时刻到来时将所述缓存的数据发送给所述TD_HTX模块。
3.如权利要求1或2所述的TD_HUTR子系统，其特征在于，所述TD_HTX模块包括调制/扩频/加扰模块、Midamble码生成模块、上行同步码生成模块、时隙突发构造模块以及发射滤波模块，其中，
所述调制/扩频/加扰模块用于对接收到的数据依次进行16正交幅度调制、扩频以及加扰处理，并将处理后的数据发送给所述时隙突发构造模块；
所述Midamble码生成模块用于生成Midamble码并发送给所述时隙突发构造模块；
所述上行同步码生成模块用于生成上行同步码并发送给所述时隙突发构造模块；
所述时隙突发构造模块用于将调制/扩频/加扰后的数据及midamble码或上行同步码构造成上行时隙突发，并发送给所述发射滤波模块；
所述发射滤波模块用于对接收到的数据进行发射滤波处理后发射出去。
4.如权利要求3所述的TD_HUTR子系统，其特征在于，所述调制/扩频/加扰模块中包括正交相移键控调制表和16正交幅度调制表，所述调制/扩频/加扰模块根据指定调制方式通过查找所述调制表对接收到的数据进行相应的调制。
5.一种TD_HSUPA上行数据处理系统，包括ARM、共享双口存储器DPRAM、数字信号处理DSP、TD-SCDMA联合检测子系统TD_RX、TD-SCDMA下行信道译码子系统TD_DCC、TD-SCDMA普通业务上行发送子系统TD_GUTR，所述TD_RX、TD_DCC、TD_GUTR分别与所述DSP相连；所述ARM通过所述DPRAM与所述DSP相连；其特征在于，还包括TD_HUTR，所述TD_HUTR与所述DSP相连，包括上行时钟模块、传输时间间隔控制模块、上行寄存器组模块、发送时刻控制模块、输入缓存模块、TD_HUCC模块以及TD_HTX模块，其中，
所述上行时钟模块分别与所述TD_HUCC模块和TD_HTX模块相连，采用32X时钟，用于为所述TD_HUCC模块和TD_HTX模块提供上行时钟；
所述传输时间间隔控制模块与所述TD_HUCC模块相连，用于控制所述TD_HUCC模块进行传输时间间隔处理；
所述发送时刻控制模块与所述TD_HTX模块相连，用于在发射时刻触发所述TD_HTX模块进行处理；
所述输入缓存模块与所述TD_HUCC模块相连，用于存储最多8个进程的TD_HSUPA数据，大小为11.168kbyte；
所述TD_HUCC模块用于对所述输入缓存模块中的数据进行添加循环冗余校验码、信道编码、混合自动重传请求、比特加扰、第二次交织、星座重排以及物理信道映射处理；
所述TD_HTX模块用于在发射点到来时对经过所述TD_HUCC模块处理后的数据进行调制、滤波并发射。
6.如权利要求5所述的TD_HSUPA上行数据处理系统，其特征在于，所述TD_HUCC模块包括循环冗余校验码模块、信道编码模块、混合自动重传请求/比特加扰模块、第二次交织/星座重排/物理信道映射模块，其中，
所述循环冗余校验码模块用于对所述输入缓存模块中的数据添加循环冗余校验码并进行编码块分割；
所述编码模块用于对经过添加循环冗余校验码后的编码块进行信道编码并缓存；
所述混合自动重传请求/比特加扰模块用于对经过编码的数据进行混合自动重传请求，并在输出时进行比特加扰处理；
所述第二次交织/星座重排/物理信道映射模块用于对经过混合自动重传请求/比特加扰后的数据进行交织、星座重排以及物理信道映射处理，并缓存处理后的数据；用于在发射时刻到来时将所述缓存的数据发送给所述TD_HTX模块。
7.如权利要求5或6所述的TD_HSUPA上行数据处理系统，其特征在于，所述TD_HTX模块包括调制/扩频/加扰模块、Midamble码生成模块、上行同步码生成模块、时隙突发构造模块以及发射滤波模块，其中，
所述调制/扩频/加扰模块用于对接收到的数据依次进行调制、扩频以及加扰处理，并将处理后的数据发送给所述时隙突发构造模块；
所述Midamble码生成模块用于生成Midamble码并发送给所述时隙突发构造模块；
所述上行同步码生成模块用于生成上行同步码并发送给所述时隙突发构造模块；
所述时隙突发构造模块用于将调制/扩频/加扰后的数据及midamble码或上行同步码构造成上行时隙突发，并发送给所述发射滤波模块；
所述发射滤波模块用于对接收到的数据进行发射滤波处理后发射出去。
8.如权利要求7所述的TD_HSUPA上行数据处理系统，其特征在于，所述调制/扩频/加扰模块中包括正交相移键控调制表和16正交幅度调制表，所述调制/扩频/加扰模块根据指定调制方式通过查找所述调制表对接收到的数据进行相应的调制。
9.一种TD_HSUPA上行数据处理方法，其特征在于，包括如下步骤：
步骤一：DSP收到上层下发的消息后，判断是发送新数据还是重传上次发送的数据；若为发送新数据，则执行步骤二；若为重传上次发送的数据，则通知TD_HUTR执行步骤三；
步骤二：DSP将DPRAM中的数据写入到TD_HUTR的输入缓存中，TD_HUTR对输入缓存中的数据进行添加循环冗余校验码以及信道编码处理，并缓存经过处理的数据；
步骤三：TD_HUTR对缓存的经过信道编码的数据进行混合自动重传、比特加扰、交织、星座重排以及物理信道映射处理，并缓存经过处理的数据；
步骤四：在发射点到来时，TD_HUTR对所述缓存的数据进行调制、扩频、加扰处理，生成时隙突发后进行滤波并发射。
10.如权利要求9所述的TD_HSUPA上行数据处理方法，其特征在于，所述步骤三中，通过如下步骤对所述数据进行混合自动重传：
步骤A：对所述数据进行bit分离，得到系统bit、第一校验bit以及第二校验bit；
步骤B：计算速率匹配图样，并根据得到的图样进行打孔或bit重传；
步骤C：通过交织矩阵对经过速率匹配的bit进行合并。
11.如权利要求10所述的TD_HSUPA上行数据处理方法，其特征在于，所述步骤B中，通过如下方法计算速率匹配图样：
步骤B1：根据上层下发的冗余版本参数中确定初始化误差；
步骤B2：确定系统bit、第一校验bit、第二校验bit以及经过速率匹配的系统bit、第一校验bit、第二校验bit；
步骤B3：确定相加误差和相减误差。
12.如权利要求9所述的TD_HSUPA上行数据处理方法，其特征在于，所述步骤三中，通过如下方法对所述数据进行星座重排：
若星座版本为0，则不做任何处理；若所述星座版本为1，则交换最高位bit与最低bit的位置后输出；若所述星座版本为2，则对最低bit取逻辑反后输出；若所述星座版本为3，则交换最高位bit与最低bit的位置，并对最低bit部分取逻辑反后输出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910105007 CN101784077B (zh) | 2009-01-15 | 2009-01-15 | 一种td_hsupa上行数据处理系统和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910105007 CN101784077B (zh) | 2009-01-15 | 2009-01-15 | 一种td_hsupa上行数据处理系统和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101784077A true CN101784077A (zh) | 2010-07-21 |
| CN101784077B CN101784077B (zh) | 2013-02-27 |
Family
ID=42523843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910105007 Active CN101784077B (zh) | 2009-01-15 | 2009-01-15 | 一种td_hsupa上行数据处理系统和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101784077B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012092742A1 (zh) * | 2011-01-07 | 2012-07-12 | 中兴通讯股份有限公司 | 一种传输信道的传输级处理方法、装置及设备 |
| CN103378940A (zh) * | 2012-04-17 | 2013-10-30 | 马维尔国际有限公司 | 用于td-scdma系统的上行信道编码方法及装置 |
| CN103490854A (zh) * | 2013-09-03 | 2014-01-01 | 华为技术有限公司 | 一种训练窗添加方法及芯片 |
| WO2017161583A1 (en) * | 2016-03-25 | 2017-09-28 | Intel IP Corporation | Method, apparatus and system for transmission acknowledgement control in a wireless network |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101127541A (zh) * | 2006-08-18 | 2008-02-20 | 大唐移动通信设备有限公司 | Hsupa中传输速率和调制编码的选择方法及装置 |
| CN101155378B (zh) * | 2006-09-30 | 2010-05-12 | 中兴通讯股份有限公司 | 在高速上行分组接入信道配置下测试错误向量幅值的方法 |
| CN101222271B (zh) * | 2007-01-12 | 2013-02-27 | 中兴通讯股份有限公司 | Tbs和调制方式选择方法和装置 |
-
2009
- 2009-01-15 CN CN 200910105007 patent/CN101784077B/zh active Active
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012092742A1 (zh) * | 2011-01-07 | 2012-07-12 | 中兴通讯股份有限公司 | 一种传输信道的传输级处理方法、装置及设备 |
| CN102594485A (zh) * | 2011-01-07 | 2012-07-18 | 中兴通讯股份有限公司 | 一种传输信道的传输级处理方法、装置及设备 |
| CN102594485B (zh) * | 2011-01-07 | 2015-08-12 | 中兴通讯股份有限公司 | 一种传输信道的传输级处理方法、装置及设备 |
| CN103378940A (zh) * | 2012-04-17 | 2013-10-30 | 马维尔国际有限公司 | 用于td-scdma系统的上行信道编码方法及装置 |
| CN103378940B (zh) * | 2012-04-17 | 2018-01-16 | 马维尔国际有限公司 | 用于td‑scdma系统的上行信道编码方法及装置 |
| CN103490854A (zh) * | 2013-09-03 | 2014-01-01 | 华为技术有限公司 | 一种训练窗添加方法及芯片 |
| CN103490854B (zh) * | 2013-09-03 | 2017-08-29 | 华为技术有限公司 | 一种训练窗添加方法及芯片 |
| WO2017161583A1 (en) * | 2016-03-25 | 2017-09-28 | Intel IP Corporation | Method, apparatus and system for transmission acknowledgement control in a wireless network |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101784077B (zh) | 2013-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104186017B (zh) | Pdsch的传输方法及装置 | |
| US20120185665A1 (en) | Wirelessly configurable memory device | |
| US8391267B2 (en) | TD-SCDMA uplink processing for synchronization of signals at base station receiver | |
| CN102739600B (zh) | 用于减少lte dl执行中的等待时间的设备及方法 | |
| CN102316586B (zh) | 无线网络临时标识的分配方法和装置 | |
| CN101841390B (zh) | 传输信道编码及复用方法和比特级处理器 | |
| BRPI0909720B1 (pt) | Llrs para zerar utilizando bitmap de demodulação para aperfeiçoar o desempenho do decodificador de modem | |
| CN102067640B (zh) | 信道交织方法和信道交织器 | |
| CN101784077B (zh) | 一种td_hsupa上行数据处理系统和方法 | |
| ES2734373T3 (es) | Técnica para almacenar Softbits | |
| CN103248598B (zh) | 通信方法、基站和用户设备 | |
| US20090245089A1 (en) | Bit-width minimization scheme for wireless communication | |
| CN105264985B (zh) | 传输信息的方法、用户设备和基站 | |
| CN107078832A (zh) | 一种装置 | |
| CN107371270A (zh) | 一种传输方法、设备和系统 | |
| CN104753653B (zh) | 一种解速率匹配的方法、装置和接收侧设备 | |
| CN112438068A (zh) | 传输块调度方法 | |
| US9660751B2 (en) | Wireless communication system with efficient PDCCH processing | |
| CN103209053B (zh) | 一种信息比特发送方法、装置和系统 | |
| CN108289020B (zh) | 一种被用于无线通信的ue、基站中的方法和装置 | |
| US20090161647A1 (en) | Td-scdma uplink processing | |
| CN101060380B (zh) | 一种高速共享控制信道hs-scch的信号处理方法及装置 | |
| CN102611522B (zh) | 数据重构方法及装置 | |
| US8094641B2 (en) | TD-SCDMA uplink processing | |
| CN109495209A (zh) | 比特交织、解交织方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20151125 Address after: Dameisha Yantian District of Shenzhen City, Guangdong province 518085 Building No. 1 Patentee after: SHENZHEN ZTE MICROELECTRONICS TECHNOLOGY CO., LTD. Address before: 518057 Nanshan District Guangdong high tech Industrial Park, South Road, science and technology, ZTE building, Ministry of Justice Patentee before: ZTE Corporation |
|
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20100721 Assignee: Xi'an Chris Semiconductor Technology Co. Ltd. Assignor: SHENZHEN ZTE MICROELECTRONICS TECHNOLOGY CO., LTD. Contract record no.: 2019440020036 Denomination of invention: TD_HSUPA uplink data processing system and method Granted publication date: 20130227 License type: Common License Record date: 20190619 |