CN101651458A - Turbo并行译码方法、装置及系统 - Google Patents
Turbo并行译码方法、装置及系统 Download PDFInfo
- Publication number
- CN101651458A CN101651458A CN200810118179A CN200810118179A CN101651458A CN 101651458 A CN101651458 A CN 101651458A CN 200810118179 A CN200810118179 A CN 200810118179A CN 200810118179 A CN200810118179 A CN 200810118179A CN 101651458 A CN101651458 A CN 101651458A
- Authority
- CN
- China
- Prior art keywords
- parallel processing
- processing window
- recursive
- symbol
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Error Detection And Correction (AREA)
Abstract
本发明实施例公开了一种Turbo并行译码方法、装置和系统,该方法包括:当前迭代次数i≠0时,将第2至第N个并行处理窗首符号的前向递归初始系数刷新为上一轮迭代译码后,该窗的反向临窗尾符号的前向递归系数,根据该前向递归初始系数计算该窗各个符号的前向递归系数;还将第1至第P-1个并行处理窗尾符号的反向递归初始系数刷新为上一轮迭代后,该窗的前向临窗首符号的反向递归系数,根据该反向递归系数计算该窗各个符号的反向递归系数;用P个并行译码器分别对P个并行处理窗的前向递归系数和反向递归系数进行并行译码。本发明实施例能够减少译码延时,减少并行译码所需要的缓存单元,提高译码性能。
Description
技术领域
本发明涉及移动通信领域,尤其涉及一种Turbo并行译码方法、装置及系统。
背景技术
随着无线通信技术的迅速发展,无线通信系统,比如第三代合作伙伴计划(3rd Generation Partnership Project,简称3GPP)的长期演进(Long TermEvolution,简称LTE)系统,要求译码器具有越来越大的吞吐量,和越来越短的时延。这就意味着接收对端要在很短的时间内对更多的数据完成解调和译码等处理。由于译码过程不可避免的存在译码延时,为解决译码延时耗时较长的问题,LTE系统采用了二次置换多项式(Quadratic PermutationPolynomial,简称QPP)交织器作为Turbo码的内交织器。QPP交织器能够使译码器将一段长为K比特(bit)的数据分成P段,每段数据长W,则K=W*P,然后译码器再对这P段数据进行并行译码,从而大大加快了译码速度,缩短了延时。
QPP交织器为型如П(x)=(f1x+f2x2)mod K的二次排列多项式,其中f1,f2为对应数据长度K的参数。QPP交织器具有最大内存访问无竞争(contentionfree)这一特性,其中“最大”指的是交织序列长度,即数据总长度K的任意一个因子都可以作为并行度(degree of parallel processing),也即并行处理的个数;其中内存访问无竞争的含义是指:设总的数据长度为K比特,并行度为P,每个窗长,即每段长为W,每个并行分支处理W个数据,则K=W*P。当外信息在分量译码器之间传递时,各比特位的外信息需要进行交织或者解交织的操作;具有内存访问无竞争特性的交织器通过保证各并行分支相同时刻各比特位的交织地址在不同的并行分支内,允许各并行分支同时并行进行交织或者解交织的操作。
其中,内存访问无竞争特性的数学描述为:
采用QPP的Turbo码一般采用并行滑窗算法进行译码,由于每个窗第一个比特位的前向递归系数和最后一个比特位的反向递归系数的先验信息需要通过训练获得,因此在每个并行分支进行译码时,都需要在该窗的前后比特位各加L个数据用于训练以获得先验信息,并行分支n和并行分支n+1的并行滑窗结构示意图如图1所示。
QPP交织器能够保证各个窗内的数据内存访问无竞争,但是不能保证窗与窗之间对应的训练序列内存访问无竞争,如图1中并行分支n和n+1的重叠区域将发生内存访问竞争。
现有技术为解决上述训练序列的内存访问竞争问题,采用的方案是:在每个并行分支进行训练时,先把训练序列对应的先验信息存储起来。以此来解决在对窗长为W内的数据进行并行处理时,出现的内存访问竞争的问题。
但是发明人在实施本发明的过程中发现,现有技术至少存在以下缺陷:该方案由于处理训练序列,必然会导致译码延时增大,此外需要专门用2L*P个存储单元来存储训练序列对应的先验信息,增加了设备成本。
发明内容
本发明实施例第一方面提供了一种Turbo并行译码方法,以解决现有技术译码延时较大,设备成本较高的缺陷。
本发明实施例第二方面提供了一种Turbo并行译码装置,以解决现有技术译码延时较大,设备成本较高的缺陷。
本发明实施例第三方面提供了一种Turbo并行译码系统,以解决现有技术译码延时较大,设备成本较高的缺陷。
根据本发明实施例的第一方面,本发明实施例提供了一种Turbo并行译码方法,包括:
当前的迭代次数i≠0时,将预先设定的值作为第一个并行处理窗首符号的前向递归初始系数,将第N-1个并行处理窗尾符号在第i-1轮迭代后的前向递归系数作为第N个并行处理窗首符号的前向递归初始系数,根据各个并行处理窗各自首符号的前向递归初始系数递归计算所述各个并行处理窗各个符号的前向递归系数;
将预先设定的值作为第P个并行处理窗尾符号的反向递归初始系数,将第M个并行处理窗首符号在第i-1轮迭代后的反向递归系数作为第M-1个并行处理窗尾符号的反向递归初始系数,根据各个并行处理窗各自尾符号的反向递归初始系数递归计算所述各个并行处理窗各个符号的反向递归系数,其中2≤N≤P,1≤M≤P-1;
用P个并行译码器分别对P个并行处理窗的前向递归系数和反向递归系数进行并行译码。
根据本发明实施例的第一方面,本发明实施例还提供了一种Turbo并行译码方法,包括:
当前的迭代次数i≠0时,将预先设定的值作为第一个并行处理窗首符号的前向递归初始系数,将第N-1个并行处理窗尾符号在第i=0轮迭代后的前向递归系数作为第N个并行处理窗首符号的前向递归初始系数,各个并行处理窗根据各个并行处理窗各自首符号的前向递归初始系数递归计算所述各个并行处理窗各个符号的前向递归系数;
将预先设定的值作为第P个并行处理窗尾符号的反向递归初始系数,将第M个并行处理窗首符号在第i=0轮迭代后的反向递归系数作为第M-1个并行处理窗尾符号的反向递归初始系数,根据各个并行处理窗各自尾符号的反向递归初始系数递归计算所述各个并行处理窗各个符号的反向递归系数,其中2≤N≤P,1≤M≤P-1;
用P个并行译码器分别对P个并行处理窗的前向递归系数和反向递归系数进行并行译码。
根据本发明实施例的第二方面,提供的一种Turbo并行译码装置,包括:
第一递归系数计算模块,用于当迭代次数i≠0时,将预先设定的值作为第一个并行处理窗首符号的前向递归初始系数,将第N-1个并行处理窗尾符号在第i-1轮迭代后的前向递归系数作为第N个并行处理窗首符号的前向递归初始系数,根据各个并行处理窗首符号的前向递归初始系数递归计算所述各个并行处理窗各个符号的前向递归系数;将预先设定的值作为第P个并行处理窗尾符号的反向递归初始系数,将第M个并行处理窗首符号在第i-1轮迭代后的反向递归系数作为第M-1个并行处理窗尾符号的反向递归初始系数,根据各个并行处理窗尾符号的反向递归初始系数递归计算所述各个并行处理窗各个符号的反向递归系数,其中2≤N≤P,1≤M≤P-1;
译码模块,用于用P个并行译码器分别对P个并行处理窗的数据进行并行译码。
根据本发明实施例的第二方面,还提供的一种Turbo并行译码装置,包括:
第二递归系数计算模块,用于当前的迭代次数i≠0时,将预先设定的值作为第一个并行处理窗首符号的前向递归初始系数,将第N-1个并行处理窗尾符号在第i=0轮迭代后的前向递归系数作为第N个并行处理窗首符号的前向递归初始系数,各个并行处理窗根据各个并行处理窗各自首符号的前向递归初始系数递归计算所述各个并行处理窗各个符号的前向递归系数;
将预先设定的值作为第P个并行处理窗尾符号的反向递归初始系数,将第M个并行处理窗首符号在第i=0轮迭代后的反向递归系数作为第M-1个并行处理窗尾符号的反向递归初始系数,根据各个并行处理窗各自尾符号的反向递归初始系数递归计算所述各个并行处理窗各个符号的反向递归系数,其中2≤N≤P,1≤M≤P-1;
译码模块,用于用P个并行译码器分别对P个并行处理窗的数据进行并行译码。
根据本发明实施例的第三方面,本发明实施例提供了一种Turbo并行译码系统,包括:
第一接收模块,用于接收预先设定的值,第N-1个并行处理窗尾符号在第i-1轮迭代后的前向递归系数和第M个并行处理窗首符号在第i-1轮迭代后的反向递归系数;
第一递归系数计算模块,用于当前的迭代次数i≠0时,将所述预先设定的值作为第一个并行处理窗首符号的前向递归初始系数,将第所述N-1个并行处理窗尾符号在第i-1轮迭代后的前向递归系数作为第N个并行处理窗首符号的前向递归初始系数,根据各个并行处理窗各自首符号的前向递归初始系数递归计算所述各个并行处理窗各个符号的前向递归系数;将所述预先设定的值作为第P个并行处理窗尾符号的反向递归初始系数,将所述第M个并行处理窗首符号在第i-1轮迭代后的反向递归系数作为第M-1个并行处理窗尾符号的反向递归初始系数,根据各个并行处理窗各自尾符号的反向递归初始系数递归计算所述各个并行处理窗各个符号的反向递归系数,其中2≤N≤P,1≤M≤P-1;
发送模块,用于将计算得到的所述P个并行处理窗的前向递归系数和反向递归系数发送;
译码模块,用于用P个并行译码器对所述前向递归系数和反向递归系数进行并行译码。
根据本发明实施例的第三方面,本发明实施例还提供了一种Turbo并行译码系统,包括:
第二接收模块,用于接收预先设定的值、第N-1个并行处理窗尾符号在第i=0轮迭代后的前向递归系数和第M个并行处理窗首符号在第i=0轮迭代后的反向递归系数;
第二递归系数计算模块,用于当前的迭代次数i≠0时,将所述预先设定的值作为第一个并行处理窗首符号的前向递归初始系数,将所述第N-1个并行处理窗尾符号在第i=0轮迭代后的前向递归系数作为第N个并行处理窗首符号的前向递归初始系数,各个并行处理窗根据各个并行处理窗各自首符号的前向递归初始系数递归计算所述各个并行处理窗各个符号的前向递归系数;将所述预先设定的值作为第P个并行处理窗尾符号的反向递归初始系数,将所述第M个并行处理窗首符号在第i=0轮迭代后的反向递归系数作为第M-1个并行处理窗尾符号的反向递归初始系数,根据各个并行处理窗各自尾符号的反向递归初始系数递归计算所述各个并行处理窗各个符号的反向递归系数,其中2≤N≤P,1≤M≤P-1;
发送模块,用于将计算得到的所述P个并行处理窗的前向递归系数和反向递归系数发送;
译码模块,用于用P个并行译码器对所述前向递归系数和反向递归系数进行并行译码。
本发明实施例提供的Turbo并行译码方法、装置和系统,极大地改善了译码性能,节省了设备成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术并行滑窗结构示意图;
图2为本发明实施例提供的Turbo并行译码方法实施例一流程图;
图3为本发明实施例的并行处理窗结构示意图;
图4为本发明实施例提供的Turbo并行译码方法实施例二流程图;
图5为本发明实施例提供的Turbo并行译码装置实施例一结构示意图;
图6为本发明实施例提供的Turbo并行译码方法实施例三流程图;
图7为本发明实施例提供的Turbo并行译码方法实施例四流程图;
图8为本发明实施例提供的Turbo并行译码装置实施例二结构示意图;
图9为本发明实施例提供的Turbo并行译码系统实施例一结构示意图;
图10为本发明实施例提供的Turbo并行译码系统实施例二结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图2所示,为本发明实施例提供的Turbo并行译码方法实施例一流程图,本实施例具体包括:
步骤101、当前的迭代次数i≠0时,将预先设定的值作为第一个并行处理窗首符号的前向递归初始系数,将第N-1个并行处理窗尾符号在第i-1轮迭代后的前向递归系数作为第N个并行处理窗首符号的前向递归初始系数,根据各个并行处理窗各自首符号的前向递归初始系数递归计算所述各个并行处理窗各个符号的前向递归系数;
将预先设定的值作为第P个并行处理窗尾符号的反向递归初始系数,将第M个并行处理窗首符号在第i-1轮迭代后的反向递归系数作为第M-1个并行处理窗尾符号的反向递归初始系数,根据各个并行处理窗各自尾符号的反向递归初始系数递归计算所述各个并行处理窗各个符号的反向递归系数,其中2≤N≤P,1≤M≤P-1;
步骤103、用P个并行译码器分别对P个并行处理窗的数据进行并行译码。
本发明实施例提供的Turbo并行译码方法,极大地提高了译码速度,改善了译码性能,降低了设备成本。
如图4所示,为本发明实施例提供的Turbo并行译码方法实施例二流程图,本实施例具体包括:
步骤201、设置当前的迭代次数i=0,最大迭代次数为i=Imax,用第一组P个单元保存每个并行处理窗首符号的前向递归初始系数,用第二组P个单元保存每个并行处理窗尾符号的反向递归初始系数,将这2P个单元设置初始值;
本实施例的最大迭代次数i=Imax,依据Turbo译码的经验值,一般设置为i=6-10次;
其中为2P个单元设置的初始值,可以根据经验设置一个数值;也可以为了便于计算统一清零;
步骤203、当i=0时,为第一轮迭代,对所有需要译码的数据进行串行滑窗计算;当i≠0时,执行步骤205;
本步骤中需要译码的数据,事实上为后续步骤中各个并行处理窗的数据,但是由于i=0时进行的是串行运算,因此此时还没有窗的概念,而是将K=P*W个数据作为一整个窗进行计算;
步骤205、将预先设定的值作为第一个并行处理窗首符号的前向递归初始系数,将第N-1个并行处理窗尾符号在上一轮迭代后的前向递归系数作为第N个并行处理窗首符号的前向递归初始系数,根据各个并行处理窗各自首符号的前向递归初始系数递归计算每个并行处理窗各个符号的前向递归系数;其中2≤N≤P;
参见图3所示,为本发明并行处理窗结构示意图,本实施例以总数据长度K=40,窗长W=8,并行度P=5为例进行说明;其中Block0中符号0-39下面一行表格的数据为每个符号对应的数据。
当i≠0时,在每一轮迭代中,都使用设定的值作为第一个并行处理窗Window0的首符号0的前向递归初始系数;并根据该前向递归初始系数计算首符号0的前向递归系数,然后依次递归计算第一个并行处理窗各个符号的前向递归系数;该设定的值可以与2P个单元设置的初始值相同,也可以不相同。
用第一个并行处理窗Window0的尾符号7在上一轮迭代后的计算结果,即前向递归系数作为第二个并行处理窗Window1首符号8的前向递归初始系数,然后根据符号8的前向递归初始系数计算符号8的前向递归系数,然后根据符号8的前向递归系数前向递归计算符号9的前向递归系数,根据符号9的前向递归系数前向递归计算符号10的前向递归系数,依次计算,当计算出Window1的符号15的前向递归系数后,将符号15在上一轮迭代后的计算结果,即前向递归系数作为Window2的符号16的前向递归初始系数,根据符号16的前向递归初始系数计算符号16的前向递归系数,然后根据符号16的前向递归系数前向递归计算符号17的前向递归系数,依次计算直至算出Window4的符号39的前向递归系数。综上,第2至第N个并行处理窗都用其反向临窗的尾符号在上一轮迭代后的反向递归系数作为其首符号的前向递归初始系数,然后根据该前向递归初始系数,依次前向递归计算各窗的各个符号的前向递归系数。
步骤207、将预先设定的值作为第P个并行处理窗尾符号的反向递归初始系数,将第M个并行处理窗首符号在上一轮迭代后的反向递归系数作为第M-1个并行处理窗尾符号的反向递归初始系数,根据各个并行处理窗各自尾符号的反向递归初始系数递归计算每个并行处理窗各个符号的反向递归系数;其中1≤M≤P-1;
再参见图3所示,使用设定的值作为第P个并行处理窗尾符号的反向递归初始系数,根据该反向递归初始系数计算尾符号的反向递归系数,然后依次递归计算第P个并行处理窗各个符号的反向递归系数;该设定的值可以与2P个单元设置的初始值相同,也可以不相同。
比如用第五个并行处理窗Window4的首符号3在上一轮迭代后的计算结果,即反向递归系数作为第四个并行处理窗Window3尾符号31的反向递归初始系数,根据符号31的反向递归初始系数计算符号31的反向递归系数;然后根据符号31的反向递归系数反向递归计算符号30的反向递归系数,再根据符号30的反向递归系数反向递归计算符号29的反向递归系数,依次计算,当计算出符号24的反向递归系数之后,用Window3的首符号24在上一轮迭代后的反向递归系数作为Window2的尾符号23的反向递归初始系数,根据符号23的反向递归初始系数计算符号23的反向递归系数,依次反向递归计算,直至计算出Window0的首符号0的反向递归系数。综上,第1至第P-1个并行处理窗都用其前向临窗的首符号在上一轮迭代后的反向递归系数作为其尾符号的反向递归初始系数,然后根据尾符号的反向递归初始系数,依次反向递归计算各窗的各个符号的反向递归系数。
步骤209、根据步骤205和207中对2P个单元首符号和尾符号的前向递归初始系数和反向递归初始系数的设置,用P个并行处理器分别对P个窗的数据进行并行译码;
步骤211、令i=i+1,执行步骤205;当i=Imax,执行步骤213;
步骤213、译码结束。
在本实施例中,第一轮迭代的时间与现有技术第一轮迭代的时间相同,此时由于从接收到第一个bit数据就可以开始启动译码,而后面的bit的数据还没有收到,也不能进行P个并行处理,因此虽然第一轮迭代是串行计算,但实际上并没有对整个译码过程的延时造成影响。
之后各轮的迭代,均采用P个并行处理器并行译码,达到了译码延时的最小化。整个过程中唯一增加的延时是步骤205把各并行处理窗首符号的前向递归初始系数刷新为上一轮迭代得到的最新的前向递归系数,以及步骤207将各并行处理窗尾符号的反向递归初始系数刷新为上一轮迭代得到的最新的反向递归系数,但是只有2P个单元,因此延时的增加非常少。而且本实施例不需要刷新和保持每个并行处理窗前后对应的各L长,共需2PL个单元的训练序列的先验信息,因此能够减少缓存单元,且能够极大的提高译码性能。
如图5所示,为本发明实施例提供的Turbo并行译码装置实施例一结构示意图,本实施例包括:第一递归系数计算模块2,和译码模块3。其中第一递归系数计算模块2用于当迭代次数i≠0时,将预先设定的值作为第一个并行处理窗首符号的前向递归初始系数,将第N-1个并行处理窗尾符号在第i-1轮迭代后的前向递归系数作为第N个并行处理窗首符号的前向递归初始系数,根据各个并行处理窗首符号的前向递归初始系数递归计算所述各个并行处理窗各个符号的前向递归系数;将预先设定的值作为第P个并行处理窗尾符号的反向递归初始系数,将第M个并行处理窗首符号在第i-1轮迭代后的反向递归系数作为第M-1个并行处理窗尾符号的反向递归初始系数,根据各个并行处理窗尾符号的反向递归初始系数递归计算所述各个并行处理窗各个符号的反向递归系数,其中2≤N≤P,1≤M≤P-1;译码模块3用于用P个并行译码器分别对P个并行处理窗的前向递归系数和反向递归系数进行并行译码。
本实施例还包括:存储模块1,用于用第一组P个单元保存每个并行处理窗首符号的前向递归初始系数,用第二组P个单元保存每个并行处理窗尾符号的反向递归初始系数,将2P个单元设置初始值;设置模块7,用于设置当前的迭代次数i=0,最大迭代次数i=Imax;串行处理模块4,用于当i=0时,对需要译码的数据进行串行滑窗计算。
本实施例还包括递增模块5和结束模块6,其中递增模块5用于令i=i+1,并将i的当前值通知给第一递归系数计算模块2,还用于当i=Imax时,将i=Imax通知给结束模块6;结束模块6用于根据i=Imax,结束译码。
本实施例的第一递归系数计算模块2具体包括:第一前向递归系数计算单元21和第一反向递归系数计算单元22,其中第一前向递归系数计算单元21用于当i≠0时,将预先设定的值作为第一个并行处理窗首符号的前向递归初始系数,将第N-1个并行处理窗尾符号在第i-1轮迭代后的前向递归系数作为第N个并行处理窗首符号的前向递归初始系数,根据各个并行处理窗各自首符号的前向递归初始系数递归计算所述各个并行处理窗各个符号的前向递归系数,其中2≤N≤P;第一反向递归系数计算单元22用于当i≠0时,将预先设定的值作为第P个并行处理窗尾符号的反向递归初始系数,将第M个并行处理窗首符号在第i-1轮迭代后的反向递归系数作为第M-1个并行处理窗尾符号的反向递归初始系数,根据各个并行处理窗各自尾符号的反向递归初始系数递归计算所述各个并行处理窗各个符号的反向递归系数,其中1≤M≤P-1。
本发明实施例的Turbo并行译码装置,不需要刷新和保持并行处理窗的前后各L长,共需2PL个单元的训练序列的先验信息,降低了设备成本,且能够最大可能的提高译码性能。
如图6所示,为本发明实施例提供的Turbo并行译码方法实施例三流程图,本实施例具体包括:
步骤301、当前的迭代次数i≠0时,将预先设定的值作为第一个并行处理窗首符号的前向递归初始系数,将第N-1个并行处理窗尾符号在第i=0轮迭代后的前向递归系数作为第N个并行处理窗首符号的前向递归初始系数,各个并行处理窗根据各个并行处理窗各自首符号的前向递归初始系数递归计算所述各个并行处理窗各个符号的前向递归系数;将预先设定的值作为第P个并行处理窗尾符号的反向递归初始系数,将第M个并行处理窗首符号在第i=0轮迭代后的反向递归系数作为第M-1个并行处理窗尾符号的反向递归初始系数,根据各个并行处理窗各自尾符号的反向递归初始系数递归计算所述各个并行处理窗各个符号的反向递归系数,其中2≤N≤P,1≤M≤P-1;
步骤303、用P个并行译码器分别对P个并行处理窗的前向递归系数和反向递归系数进行并行译码。
本发明实施例提供的Turbo并行译码方法,极大地减小了译码延时,减少了缓存单元。
如图7所示,为本发明实施例提供的Turbo并行译码方法实施例四流程图,本实施例具体包括:
步骤401、设置当前的迭代次数i=0,最大迭代次数为i=Imax,用第一组P个单元保存每个并行处理窗首符号的前向递归初始系数,用第二组P个单元保存每个并行处理窗尾符号的反向递归初始系数,将这2P个单元设置初始值;
本实施例的最大迭代次数i=Imax,依据Turbo译码的经验值,一般设置为i=6-10次;
可以依据经验给2P个单元的前向递归初始系数和反向递归初始系数设置数值,也可以为了便于计算将2P个单元统一清零。
步骤403、当i=0时,为第一轮迭代,对需要译码的所有数据进行串行滑窗计算;当i≠0时,执行步骤405;
本步骤中需要译码的数据,实际上为后续步骤中各个并行处理窗的全部数据,但是由于此时进行的是串行计算而不是并行计算,因此,本步骤中还未用到窗的概念,而是将K=P*W个数据作为一整个窗进行计算。
步骤405、将预先设定的值作为第一个并行处理窗首符号的前向递归初始系数,将第N-1个并行处理窗尾符号在第一轮迭代后的前向递归系数作为第N个并行处理窗首符号的前向递归初始系数,根据各个并行处理窗各自首符号的前向递归初始系数递归计算各个符号的前向递归系数,其中2≤N≤P;
再参见图3所示,比如第一个并行处理窗Window0的首符号0在每一轮迭代译码中,都使用设定的值作为前向递归初始系数;并根据该前向递归初始系数计算首符号的前向递归系数,然后依次递归计算第一个并行处理窗各个符号的前向递归系数;该设定的值可以与2P个单元设置的初始值相同,也可以不相同。
用第一个并行处理窗Window0的尾符号7在第一轮迭代后的前向递归系数,作为第二个并行处理窗Window1首符号8的前向递归初始系数,然后根据该前向递归初始系数计算符号8的前向递归系数,再根据符号8的前向递归系数计算符号9的前向递归系数,依次计算出符号15的前向递归系数;再比如用第二个并行处理窗Window1的尾符号15在第一轮迭代后的计算结果,即前向递归系数作为第三个并行处理窗Window2首符号16的前向递归初始系数,然后根据该前向递归初始系数计算符号16的前向递归系数,再根据符号16的前向递归系数计算符号17的前向递归系数,依次计算出符号23的前向递归系数;综上,第2至第P个并行处理窗都用第一轮迭代后,其反向临窗尾符号的前向递归系数作为其首符号的前向递归初始系数,然后根据首符号的前向递归初始系数依次递归计算各个符号的前向递归系数。综上,第2至第N个并行处理窗都用其反向临窗的尾符号在第一轮迭代后的反向递归系数作为其首符号的前向递归初始系数,然后根据该前向递归初始系数,依次前向递归计算各窗的各个符号的前向递归系数。
步骤407、将预先设定的值作为第P个并行处理窗尾符号的反向递归初始系数,将第M个并行处理窗首符号在第一轮迭代后的反向递归系数作为第M-1个并行处理窗尾符号的反向递归初始系数,根据各个并行处理窗各自尾符号的反向递归初始系数递归计算各个符号的反向递归系数;其中1≤M≤P-1;
再参见图3所示,比如使用设定的值作为第五个并行处理窗尾符号的反向递归初始系数,根据该反向递归初始系数计算第五个并行处理窗的各个符号的反向递归系数;用第五个并行处理窗Window4的首符号32在第一轮迭代后的反向递归系数作为第四个并行处理窗Window3尾符号31的反向递归初始系数,然后根据该反向递归初始系数计算该窗的各个符号的反向递归系数;用第四个并行处理窗Window3的首符号32在第一轮迭代后的反向递归系数作为第三个并行处理窗Window2尾符号15的反向递归初始系数;综上,第1至第P-1个并行处理窗都用其前向临窗首符号在第一轮迭代后的反向递归系数作为其尾符号的反向递归初始系数,然后根据尾符号的反向递归初始系数,依次反向递归计算各窗的各个符号的反向递归系数。
步骤409、根据步骤405和407中对2P个单元首符号和尾符号的前向递归初始系数和反向递归初始系数的设置,用P个并行处理器分别对P个窗的数据进行并行译码;
步骤411、令i=i+1,执行步骤405;当i=Imax,执行步骤413;
步骤413、译码结束。
本实施例的2P个单元保存的总是第一轮迭代后的前向(反向)递归初始系数,与实施例一和二相比,这样就减少了刷新而增加的延时。
如图8所示,为本发明实施例提供的Turbo并行译码装置实施例二结构示意图,本实施例包括:第二递归系数计算模块7和译码模块3,其中第二递归系数计算模块7用于当迭代次数i≠0时,将预先设定的值作为第一个并行处理窗首符号的前向递归初始系数,将第N-1个并行处理窗尾符号在第i=0轮迭代后的前向递归系数作为第N个并行处理窗首符号的前向递归初始系数,各个并行处理窗根据各个并行处理窗各自首符号的前向递归初始系数递归计算所述各个并行处理窗各个符号的前向递归系数;将预先设定的值作为第P个并行处理窗尾符号的反向递归初始系数,将第M个并行处理窗首符号在第i=0轮迭代后的反向递归系数作为第M-1个并行处理窗尾符号的反向递归初始系数,根据各个并行处理窗各自尾符号的反向递归初始系数递归计算所述各个并行处理窗各个符号的反向递归系数,其中2≤N≤P,1≤M≤P-1;译码模块3用于用P个并行译码器分别对P个并行处理窗的前向递归系数和反向递归系数进行并行译码。
本实施例还包括存储模块1、递增模块5和结束模块6,其中存储模块1用于用第一组P个单元保存每个并行处理窗首符号的前向递归初始系数,用第二组P个单元保存每个并行处理窗尾符号的反向递归初始系数,将2P个单元设置初始值;递增模块5用于令i=i+1,并将i的当前值通知给第二递归系数计算模块8;还用于当i=Imax时,将i=Imax的当前值通知给结束模块6;结束模块6用于根据i=Imax结束译码。
本实施例还包括设置模块7和串行处理模块4,其中设置模块7用于设置当前的迭代次数i=0,最大迭代次数i=Imax;串行处理模块4用于当i=0时,对需要译码的数据进行串行滑窗计算。
本实施例的第二递归系数计算模块8具体包括:第二前向递归系数计算单元81和第二反向递归系数计算单元82,第二前向递归系数计算单元81用于当i≠0时,将预先设定的值作为第一个并行处理窗首符号的前向递归初始系数,将第N-1个并行处理窗尾符号在第i=0轮迭代后的前向递归系数作为第N个并行处理窗首符号的前向递归初始系数,各个并行处理窗根据各个并行处理窗首符号的前向递归初始系数递归计算所述各个并行处理窗各个符号的前向递归系数,其中2≤N≤P;第二反向递归系数计算单元82用于当i≠0时,将预先设定的值作为第P个并行处理窗尾符号的反向递归初始系数,将第M个并行处理窗首符号在第i=0轮迭代后的反向递归系数作为第M-1个并行处理窗尾符号的反向递归初始系数,根据各个并行处理窗尾符号的反向递归初始系数递归计算所述各个并行处理窗各个符号的反向递归系数,其中1≤M≤P-1。
本发明实施例的Turbo并行译码装置,不需要刷新和保持并行处理窗的前后各L长,共需2PL个单元的训练序列的先验信息,降低了设备成倍,且能够最大可能的保证译码延时最小化。
如图9所示,为本发明实施例提供的Turbo并行译码系统实施例一结构示意图,本实施例包括:第一接收模块9、第一递归系数计算模块2、发送模块10和译码模块3。其中第一接收模块9用于接收预先设定的值,第N-1个并行处理窗尾符号在第i-1轮迭代后的前向递归系数和第M个并行处理窗首符号在第i-1轮迭代后的反向递归系数;第一递归系数计算模块2用于当前的迭代次数i≠0时,将所述预先设定的值作为第一个并行处理窗首符号的前向递归初始系数,将第所述N-1个并行处理窗尾符号在第i-1轮迭代后的前向递归系数作为第N个并行处理窗首符号的前向递归初始系数,根据各个并行处理窗各自首符号的前向递归初始系数递归计算所述各个并行处理窗各个符号的前向递归系数;将所述预先设定的值作为第P个并行处理窗尾符号的反向递归初始系数,将所述第M个并行处理窗首符号在第i-1轮迭代后的反向递归系数作为第M-1个并行处理窗尾符号的反向递归初始系数,根据各个并行处理窗各自尾符号的反向递归初始系数递归计算所述各个并行处理窗各个符号的反向递归系数,其中2≤N≤P,1≤M≤P-1;发送模块10,用于将计算得到的所述P个并行处理窗的前向递归系数和反向递归系数发送;译码模块3用于用P个并行译码器对所述前向递归系数和反向递归系数进行并行译码。
本实施例还包括:存储模块1,用于用第一组P个单元保存每个并行处理窗首符号的前向递归初始系数,用第二组P个单元保存每个并行处理窗尾符号的反向递归初始系数,将2P个单元设置初始值。设置模块7,用于设置当前的迭代次数i=0,最大迭代次数i=Imax;串行处理模块4,用于当i=0时,对需要译码的数据进行串行滑窗计算;递增模块5,用于令i=i+1,将i的当前值通知所述第一递归系数计算模块;当i=Imax时,将i=Imax通知结束模块;结束模块6,用于根据i=Imax,结束译码。
如图10所示,为本发明实施例提供的Turbo并行译码系统实施例二结构示意图,本实施例包括:第二接收模块11、第二递归系数计算模块8、发送模块10和译码模块3,其中第二接收模块11用于接收预先设定的值、第N-1个并行处理窗尾符号在第i=0轮迭代后的前向递归系数和第M个并行处理窗首符号在第i=0轮迭代后的反向递归系数;第二递归系数计算模块8用于当前的迭代次数i≠0时,将所述预先设定的值作为第一个并行处理窗首符号的前向递归初始系数,将所述第N-1个并行处理窗尾符号在第i=0轮迭代后的前向递归系数作为第N个并行处理窗首符号的前向递归初始系数,各个并行处理窗根据各个并行处理窗各自首符号的前向递归初始系数递归计算所述各个并行处理窗各个符号的前向递归系数;将所述预先设定的值作为第P个并行处理窗尾符号的反向递归初始系数,将所述第M个并行处理窗首符号在第i=0轮迭代后的反向递归系数作为第M-1个并行处理窗尾符号的反向递归初始系数,根据各个并行处理窗各自尾符号的反向递归初始系数递归计算所述各个并行处理窗各个符号的反向递归系数,其中2≤N≤P,1≤M≤P-1;发送模块10,用于将计算得到的所述P个并行处理窗的前向递归系数和反向递归系数发送;译码模块3用于用P个并行译码器对所述前向递归系数和反向递归系数进行并行译码。
本实施例还包括:存储模块1,用于用第一组P个单元保存每个并行处理窗首符号的前向递归初始系数,用第二组P个单元保存每个并行处理窗尾符号的反向递归初始系数,将2P个单元设置初始值。设置模块7,用于设置当前的迭代次数i=0,最大迭代次数i=Imax;串行处理模块4,用于当i=0时,对需要译码的数据进行串行滑窗计算;递增模块5,用于令i=i+1,将i的当前值通知所述第一递归系数计算模块;当i=Imax时,将i=Imax通知结束模块;结束模块6,用于根据i=Imax,结束译码。
本发明实施例的Turbo并行译码系统,不需要刷新和保持并行处理窗的前后各L长,共需2PL个单元的训练序列的先验信息,降低了设备成倍,且能够最大可能的保证译码延时最小化。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory,ROM)或随机存储记忆体(Random Access Memory,RAM)等。
最后应说明的是:以上实施例仅用以说明本发明的技术方案而非对其进行限制,尽管参照较佳实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对本发明的技术方案进行修改或者等同替换,而这些修改或者等同替换亦不能使修改后的技术方案脱离本发明技术方案的精神和范围。
Claims (24)
1、一种Turbo并行译码方法,其特征在于,包括:
当前的迭代次数i≠0时,将预先设定的值作为第一个并行处理窗首符号的前向递归初始系数,将第N-1个并行处理窗尾符号在第i-1轮迭代后的前向递归系数作为第N个并行处理窗首符号的前向递归初始系数,根据各个并行处理窗各自首符号的前向递归初始系数递归计算所述各个并行处理窗各个符号的前向递归系数;将预先设定的值作为第P个并行处理窗尾符号的反向递归初始系数,将第M个并行处理窗首符号在第i-1轮迭代后的反向递归系数作为第M-1个并行处理窗尾符号的反向递归初始系数,根据各个并行处理窗各自尾符号的反向递归初始系数递归计算所述各个并行处理窗各个符号的反向递归系数,其中2≤N≤P,1≤M≤P-1;
用P个并行译码器分别对P个并行处理窗的前向递归系数和反向递归系数进行并行译码。
2、根据权利要求1所述的Turbo并行译码方法,其特征在于,还包括:
用第一组P个单元保存每个并行处理窗首符号的前向递归初始系数,用第二组P个单元保存每个并行处理窗尾符号的反向递归初始系数,将2P个单元设置初始值。
3、根据权利要求1所述的Turbo并行译码方法,其特征在于,还包括:设置当前的迭代次数i=0,最大迭代次数i=Imax,Imax为6到10。
4、根据权利要求3所述的Turbo并行译码方法,其特征在于,还包括:令i=i+1,执行所述将预先设定的值作为所述第一个并行处理窗首符号的前向递归初始系数,将第N-1个并行处理窗尾符号在第i-1轮迭代后的前向递归系数作为第N个并行处理窗首符号的前向递归初始系数,根据各个并行处理窗各自首符号的前向递归初始系数递归计算所述各个并行处理窗各个符号的前向递归系数;将预先设定的值作为第P个并行处理窗尾符号的反向递归初始系数,将第M个并行处理窗首符号在第i-1轮迭代后的反向递归系数作为第M-1个并行处理窗尾符号的反向递归初始系数,根据各个并行处理窗各自尾符号的反向递归初始系数递归计算所述各个并行处理窗各个符号的反向递归系数,其中2≤N≤P,1≤M≤P-1;
当i=Imax时,结束译码。
5、一种Turbo并行译码方法,其特征在于,包括:
当前的迭代次数i≠0时,将预先设定的值作为第一个并行处理窗首符号的前向递归初始系数,将第N-1个并行处理窗尾符号在第i=0轮迭代后的前向递归系数作为第N个并行处理窗首符号的前向递归初始系数,各个并行处理窗根据各个并行处理窗各自首符号的前向递归初始系数递归计算所述各个并行处理窗各个符号的前向递归系数;将预先设定的值作为第P个并行处理窗尾符号的反向递归初始系数,将第M个并行处理窗首符号在第i=0轮迭代后的反向递归系数作为第M-1个并行处理窗尾符号的反向递归初始系数,根据各个并行处理窗各自尾符号的反向递归初始系数递归计算所述各个并行处理窗各个符号的反向递归系数,其中2≤N≤P,1≤M≤P-1;
用P个并行译码器分别对P个并行处理窗的前向递归系数和反向递归系数进行并行译码。
6、根据权利要求5所述的Turbo并行译码方法,其特征在于,还包括:
用第一组P个单元保存每个并行处理窗首符号的前向递归初始系数,用第二组P个单元保存每个并行处理窗尾符号的反向递归初始系数,将2P个单元设置初始值。
7、根据权利要求5所述的Turbo并行译码方法,其特征在于,还包括:设置当前的迭代次数i=0,最大迭代次数i=Imax,Imax为6到10。
8、根据权利要求7所述的Turbo并行译码方法,其特征在于,还包括:
令i=i+1,执行所述将预先设定的值作为第一个并行处理窗首符号的前向递归初始系数,将第N-1个并行处理窗尾符号在第一轮迭代后的前向递归系数作为第N个并行处理窗首符号的前向递归初始系数,根据各个并行处理窗各自首符号的前向递归初始系数递归计算所述各个并行处理窗各个符号的前向递归系数;将预先设定的值作为第P个并行处理窗尾符号的反向递归初始系数,将第M个并行处理窗首符号在第一轮迭代后的反向递归系数作为第M-1个并行处理窗尾符号的反向递归初始系数,根据各个并行处理窗各自尾符号的反向递归初始系数递归计算所述各个并行处理窗各个符号的反向递归系数,其中2≤N≤P,1≤M≤P-1;当i=Imax时,结束译码。
9、一种Turbo并行译码装置,其特征在于包括:
第一递归系数计算模块,用于当迭代次数i≠0时,将预先设定的值作为第一个并行处理窗首符号的前向递归初始系数,将第N-1个并行处理窗尾符号在第i-1轮迭代后的前向递归系数作为第N个并行处理窗首符号的前向递归初始系数,根据各个并行处理窗首符号的前向递归初始系数递归计算所述各个并行处理窗各个符号的前向递归系数;并将预先设定的值作为第P个并行处理窗尾符号的反向递归初始系数,将第M个并行处理窗首符号在第i-1轮迭代后的反向递归系数作为第M-1个并行处理窗尾符号的反向递归初始系数,根据各个并行处理窗尾符号的反向递归初始系数递归计算所述各个并行处理窗各个符号的反向递归系数,其中2≤N≤P,1≤M≤P-1;
译码模块,用于用P个并行译码器分别对P个并行处理窗的前向递归系数和反向递归系数进行并行译码。
10、根据权利要求9所述的Turbo并行译码装置,其特征在于还包括:
存储模块,用于用第一组P个单元保存每个并行处理窗首符号的前向递归初始系数,用第二组P个单元保存每个并行处理窗尾符号的反向递归初始系数,将2P个单元设置初始值。
11、根据权利要求9所述的Turbo并行译码装置,其特征在于还包括:
设置模块,用于设置当前的迭代次数i=0,最大迭代次数i=Imax,Imax为6到10。
12、根据权利要求10所述的Turbo并行译码装置,其特征在于还包括递增模块及结束模块,其中,
所述递增模块用于令i=i+1,将i的当前值通知所述第一递归系数计算模块;当i=Imax时,将i=Imax通知所述结束模块;
所述结束模块,用于根据i=Imax,结束译码。
13、根据权利要求10所述的Turbo并行译码装置,其特征在于,所述第一递归系数计算模块包括:
第一前向递归系数计算单元,用于当i≠0时,将预先设定的值作为第一个并行处理窗首符号的前向递归初始系数,将第N-1个并行处理窗尾符号在第i-1轮迭代后的前向递归系数作为第N个并行处理窗首符号的前向递归初始系数,根据各个并行处理窗各自首符号的前向递归初始系数递归计算所述各个并行处理窗各个符号的前向递归系数,其中2≤N≤P;
第一反向递归系数计算单元,用于当i≠0时,将预先设定的值作为第P个并行处理窗尾符号的反向递归初始系数,将第M个并行处理窗首符号在第i-1轮迭代后的反向递归系数作为第M-1个并行处理窗尾符号的反向递归初始系数,根据各个并行处理窗各自尾符号的反向递归初始系数递归计算所述各个并行处理窗各个符号的反向递归系数,其中1≤M≤P-1。
14、一种Turbo并行译码装置,其特征在于,包括:
第二递归系数计算模块,用于当前的迭代次数i≠0时,将预先设定的值作为第一个并行处理窗首符号的前向递归初始系数,将第N-1个并行处理窗尾符号在第i=0轮迭代后的前向递归系数作为第N个并行处理窗首符号的前向递归初始系数,各个并行处理窗根据各个并行处理窗各自首符号的前向递归初始系数递归计算所述各个并行处理窗各个符号的前向递归系数;并将预先设定的值作为第P个并行处理窗尾符号的反向递归初始系数,将第M个并行处理窗首符号在第i=0轮迭代后的反向递归系数作为第M-1个并行处理窗尾符号的反向递归初始系数,根据各个并行处理窗各自尾符号的反向递归初始系数递归计算所述各个并行处理窗各个符号的反向递归系数,其中2≤N≤P,1≤M≤P-1;
译码模块,用于用P个并行译码器分别对P个并行处理窗的数据进行并行译码。
15、根据权利要求14所述的Turbo并行译码装置,其特征在于,还包括:存储模块,用于用第一组P个单元保存每个并行处理窗首符号的前向递归初始系数,用第二组P个单元保存每个并行处理窗尾符号的反向递归初始系数,将2P个单元设置初始值。
16、根据权利要求15所述的Turbo并行译码装置,其特征在于,还包括:
设置模块,用于设置当前的迭代次数i=0,最大迭代次数i=Imax,Imax为6到10。
17、根据权利要求15所述的Turbo并行译码装置,其特征在于,还包括递增模块及结束模块,其中,所述递增模块用于令i=i+1,并将i的当前值通知所述第二递归系数计算模块;当i=Imax时,将i=Imax通知所述结束模块;
所述结束模块用于根据接收到的i=Imax结束译码。
18、根据权利要求15所述的Turbo并行译码装置,其特征在于,所述第二递归系数计算模块包括:
第二前向递归系数计算单元,用于当i≠0时,将预先设定的值作为第一个并行处理窗首符号的前向递归初始系数,将第N-1个并行处理窗尾符号在第i=0轮迭代后的前向递归系数作为第N个并行处理窗首符号的前向递归初始系数,各个并行处理窗根据各个并行处理窗首符号的前向递归初始系数递归计算所述各个并行处理窗各个符号的前向递归系数,其中2≤N≤P;
第二反向递归系数计算单元,用于当i≠0时,将预先设定的值作为第P个并行处理窗尾符号的反向递归初始系数,将第M个并行处理窗首符号在第i=0轮迭代后的反向递归系数作为第M-1个并行处理窗尾符号的反向递归初始系数,根据各个并行处理窗尾符号的反向递归初始系数递归计算所述各个并行处理窗各个符号的反向递归系数,其中1≤M≤P-1。
19、一种Turbo并行译码系统,其特征在于,包括:
第一接收模块,用于接收预先设定的值、第N-1个并行处理窗尾符号在第i-1轮迭代后的前向递归系数和第M个并行处理窗首符号在第i-1轮迭代后的反向递归系数;
第一递归系数计算模块,用于当前的迭代次数i≠0时,将所述预先设定的值作为第一个并行处理窗首符号的前向递归初始系数,将第所述N-1个并行处理窗尾符号在第i-1轮迭代后的前向递归系数作为第N个并行处理窗首符号的前向递归初始系数,根据各个并行处理窗各自首符号的前向递归初始系数递归计算所述各个并行处理窗各个符号的前向递归系数;将所述预先设定的值作为第P个并行处理窗尾符号的反向递归初始系数,将所述第M个并行处理窗首符号在第i-1轮迭代后的反向递归系数作为第M-1个并行处理窗尾符号的反向递归初始系数,根据各个并行处理窗各自尾符号的反向递归初始系数递归计算所述各个并行处理窗各个符号的反向递归系数,其中2≤N≤P,1≤M≤P-1;
发送模块,用于将计算得到的所述P个并行处理窗的前向递归系数和反向递归系数发送;
译码模块,用于用P个并行译码器对所述前向递归系数和反向递归系数进行并行译码。
20、根据权利要求19所述的Turbo并行译码系统,其特征在于,还包括:
存储模块,用于用第一组P个单元保存每个并行处理窗首符号的前向递归初始系数,用第二组P个单元保存每个并行处理窗尾符号的反向递归初始系数,将2P个单元设置初始值。
21、根据权利要求19所述的Turbo并行译码系统,其特征在于,还包括设置模块、递增模块及结束模块,其中,所述设置模块用于设置当前的迭代次数i=0,最大迭代次数i=Imax,Imax为6到10;
所述递增模块用于令i=i+1,将i的当前值通知所述第一递归系数计算模块;当i=Imax时,将i=Imax通知所述结束模块;
所述结束模块用于根据i=Imax时,结束译码。
22、一种Turbo并行译码系统,其特征在于,包括:
第二接收模块,用于接收预先设定的值、第N-1个并行处理窗尾符号在第i=0轮迭代后的前向递归系数和第M个并行处理窗首符号在第i=0轮迭代后的反向递归系数;
第二递归系数计算模块,用于当前的迭代次数i≠0时,将所述预先设定的值作为第一个并行处理窗首符号的前向递归初始系数,将所述第N-1个并行处理窗尾符号在第i=0轮迭代后的前向递归系数作为第N个并行处理窗首符号的前向递归初始系数,各个并行处理窗根据各个并行处理窗各自首符号的前向递归初始系数递归计算所述各个并行处理窗各个符号的前向递归系数;将所述预先设定的值作为第P个并行处理窗尾符号的反向递归初始系数,将所述第M个并行处理窗首符号在第i=0轮迭代后的反向递归系数作为第M-1个并行处理窗尾符号的反向递归初始系数,根据各个并行处理窗各自尾符号的反向递归初始系数递归计算所述各个并行处理窗各个符号的反向递归系数,其中2≤N≤P,1≤M≤P-1;
发送模块,用于将计算得到的所述P个并行处理窗的前向递归系数和反向递归系数发送;
译码模块,用于用P个并行译码器对所述前向递归系数和反向递归系数进行并行译码。
23、根据权利要求22所述的Turbo译码系统,其特征在于,还包括:
存储模块,用于用第一组P个单元保存每个并行处理窗首符号的前向递归初始系数,用第二组P个单元保存每个并行处理窗尾符号的反向递归初始系数,将2P个单元设置初始值。
24、根据权利要求22所述的Turbo并行译码系统,其特征在于,还包括
设置模块、递增模块及结束模块,其中,所述设置模块用于设置当前的
迭代次数i=0,最大迭代次数i=Imax,Imax为6到10;
所述递增模块用于令i=i+1,将i的当前值通知所述第一递归系数计算模块;当i=Imax时,将i=Imax通知所述结束模块;
所述结束模块用于根据i=Imax时,结束译码。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810118179A CN101651458A (zh) | 2008-08-13 | 2008-08-13 | Turbo并行译码方法、装置及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810118179A CN101651458A (zh) | 2008-08-13 | 2008-08-13 | Turbo并行译码方法、装置及系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101651458A true CN101651458A (zh) | 2010-02-17 |
Family
ID=41673599
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810118179A Pending CN101651458A (zh) | 2008-08-13 | 2008-08-13 | Turbo并行译码方法、装置及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101651458A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102158235A (zh) * | 2011-04-26 | 2011-08-17 | 中兴通讯股份有限公司 | turbo译码的方法及装置 |
CN102340320A (zh) * | 2011-07-08 | 2012-02-01 | 电子科技大学 | 卷积Turbo码双向并行译码方法 |
CN103490854A (zh) * | 2013-09-03 | 2014-01-01 | 华为技术有限公司 | 一种训练窗添加方法及芯片 |
CN106712778A (zh) * | 2015-08-05 | 2017-05-24 | 展讯通信(上海)有限公司 | 一种turbo译码装置及方法 |
CN109639393A (zh) * | 2018-11-15 | 2019-04-16 | 武汉同德兴信息技术有限公司 | 一种基于二次置换多项式的滑动窗口网络编码方法 |
-
2008
- 2008-08-13 CN CN200810118179A patent/CN101651458A/zh active Pending
Non-Patent Citations (1)
Title |
---|
付永庆等: "一种短时延的Turbo码并行译码算法", 《信号处理》 * |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102158235A (zh) * | 2011-04-26 | 2011-08-17 | 中兴通讯股份有限公司 | turbo译码的方法及装置 |
CN102158235B (zh) * | 2011-04-26 | 2016-11-23 | 中兴通讯股份有限公司 | turbo译码的方法及装置 |
CN102340320A (zh) * | 2011-07-08 | 2012-02-01 | 电子科技大学 | 卷积Turbo码双向并行译码方法 |
CN103490854A (zh) * | 2013-09-03 | 2014-01-01 | 华为技术有限公司 | 一种训练窗添加方法及芯片 |
CN106712778A (zh) * | 2015-08-05 | 2017-05-24 | 展讯通信(上海)有限公司 | 一种turbo译码装置及方法 |
CN106712778B (zh) * | 2015-08-05 | 2020-05-26 | 展讯通信(上海)有限公司 | 一种turbo译码装置及方法 |
CN109639393A (zh) * | 2018-11-15 | 2019-04-16 | 武汉同德兴信息技术有限公司 | 一种基于二次置换多项式的滑动窗口网络编码方法 |
CN109639393B (zh) * | 2018-11-15 | 2021-07-06 | 武汉同德兴信息技术有限公司 | 一种基于二次置换多项式的滑动窗口网络编码方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101388674B (zh) | 一种译码的方法、译码器以及Turbo码译码器 | |
CN101777924B (zh) | 一种Turbo码译码方法和装置 | |
CN102122964B (zh) | 一种基于fpga的高速rs编译码器实现方法 | |
CN101651458A (zh) | Turbo并行译码方法、装置及系统 | |
CN101026439B (zh) | 一种提高Turbo码译码速率的译码方法 | |
CN104092470B (zh) | 一种Turbo码译码装置及方法 | |
CN101478314A (zh) | 一种里德-所罗门编码译码器及其译码的方法 | |
CN101707490B (zh) | 并行Turbo码内交织方法 | |
CN102684709A (zh) | 一种译码方法及其译码装置 | |
CN100546207C (zh) | 一种基于DVB-RCS标准的双二元Turbo码译码方法 | |
CN102523076A (zh) | 通用可配置的高速率Turbo码译码系统及其方法 | |
EP0653867B1 (en) | Viterbi equaliser using a processing power saving trace-back method | |
CN103905067A (zh) | 多模译码器实现方法及装置 | |
CN103986557A (zh) | 低路径延迟的LTE Turbo码并行分块译码方法 | |
CN103595424B (zh) | 分量译码方法、译码器及Turbo译码方法、装置 | |
US8468410B2 (en) | Address generation apparatus and method for quadratic permutation polynomial interleaver | |
CN1328386A (zh) | 并行滑动窗最大后验概率算法及其高速Turbo码译码器 | |
JP2003530753A (ja) | 高速acsビタビデコーダの実行のためにメモリ内の状態の距離を効率的に読出して記憶するための方法および装置 | |
CN106656216A (zh) | 一种针对Turbo乘积码的修正的软入软出译码方法 | |
JP5169771B2 (ja) | 復号器および復号方法 | |
US20060010362A1 (en) | Method of finding a last state in tail-biting for turbo encoder and apparatus using the same | |
CN113659994B (zh) | 一种低复杂度的卷积码随机交织关系的估计方法 | |
CN102270993B (zh) | 一种同时实现交织与解交织的Turbo译码器 | |
CN102571107B (zh) | LTE系统中高速并行Turbo码的解码系统及方法 | |
CN107565983A (zh) | 一种Turbo码的译码方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20100217 |