CN102523076A - 通用可配置的高速率Turbo码译码系统及其方法 - Google Patents

Abstract

本发明公开了一种通用可配置的高速率Turbo码译码系统及其方法，解决了现有技术在Turbo码译码器中同时配置独立的Radix-4Max-Log-MAP算法和Radix-4SOVA算法实现模块使硬件资源消耗过大的问题。本发明实现方法的步骤：接收信息；顺序读取信息，进行第一次分量译码；计算分支度量；计算前向状态度量和度量差；计算对数似然比；计算外信息；按交织地址读取信息，进行第二次分量译码；译码终止判决；硬判决。本发明利用两种Radix-4算法之间的共性，完成了在一个译码系统中同时实现两种算法通用可配置的高速率Turbo码译码，降低了硬件资源消耗，可用于下一代宽带无线通信系统中的Turbo码译码器。

Description

通用可配置的高速率Turbo码译码系统及其方法

技术领域

本发明属于无线通信技术领域，更进一步涉及信道编码技术领域中的一种通用可配置的高速率Turbo码译码系统及其方法。本发明可实现Radix-4Max-Log-MAP算法/Radix-4SOVA算法通用可配置的高速率Turbo码译码，可用于下一代宽带无线通信系统中的Turbo码译码器。

背景技术

高吞吐率的Turbo码译码是下一代宽带无线通信系统中的一个核心技术。Turbo码译码算法分为两类：一类是由Viterbi算法演化而来的软输出维特比(Soft OutputViterbi Algorithm，SOVA)算法；一类是最大后验概率(Maximum a posterioriProbability，MAP)算法，以及由MAP算法延伸出的Log-MAP算法和Max-Log-MAP算法。从译码复杂度的角度来说，MAP算法和Log-MAP算法需要大量的指数和对数计算，复杂度高，而Max-Log-MAP算法和SOVA算法则完全用加减法运算和最大(小)值操作就可实现，复杂度低，有利于硬件上的实现。因此Max-Log-MAP算法和SOVA算法成为了Turbo码的实用译码算法。

为了提高译码速率，近年来两者的Radix-4结构算法得到了广泛的研究，北京卫星信息工程研究所提出的专利申请“一种基于DVB-RCS标准的双二元Turbo码译码方法及译码器”(申请日：2007年11月30日，申请号：200710178506.1，公开号：CN101162908A)中公开了一种Radix-4Max-Log-MAP译码器及方法，来解决Turbo码译码速率低的问题。该专利申请中的译码器在译码时采用双二元输入，一个时钟完成两个比特的译码，因此相对于传统的Max-Log-MAP译码器，在相同的时钟频率下可以将译码速率提高一倍。但是，该专利申请公开的译码器及方法存在的不足是，在译码时译码器需要进行前向和后向两次递归运算，因此该译码器虽然能提高译码速率，但提高有限。

Haratsch E F等人在“A Radix-4 Soft-Output Viterbi Architecture”(IEEEIntemational Symposium on VLSI Design，Automation and Test，Hsinchu，2008：224-227.)提出了一种高译码速率的Radix-4SOVA译码器。该译码器通过用可信度更新运算替代后向递归运算，使译码速率相比Radix-4Max-Log-MAP译码器又得到进一步提高。该方法存在的不足是：由于没有进行后向递归运算，则Radix-4SOVA译码器在译码时就很难选取最佳路径，因此译码性能比Radix-4Max-Log-MAP译码器差。

根据实际的传播信道条件，权衡译码性能和速率，当传播信道质量差时，一般选择译码性能相对较好的Radix-4Max-Log-MAP算法；当传播信道质量较好时，可以选择译码速率较高的Radix-4SOVA算法。但是值得注意的是，如果在一个Turbo码译码器中同时配置独立的Radix-4Max-Log-MAP算法和Radix-4SOVA算法实现模块，那将是对硬件资源的极大浪费，不能满足下一代宽带无线通信系统对Turbo码译码器的低复杂度和低硬件资源消耗的要求。

发明内容

本发明的目的在于克服上述现有技术的不足，提供了一种通用可配置的高速率Turbo码译码系统及其方法，可实现Radix-4Max-Log-MAP算法/Radix-4SOVA算法通用可配置的Turbo码译码，有效地降低了同时独立实现上述两种算法的硬件资源消耗。

为了实现上述目的，本发明方法的思路是：利用Radix-4Max-Log-MAP算法和Radix-4SOVA算法之间的共性，完成在一个译码系统中同时实现两种算法通用可配置的译码，从而可以根据无线信道条件，实时地选择其中一种算法进行译码，保证下一代宽带无线通信系统对Turbo码译码器的低硬件资源消耗和高译码速率的要求。

本发明的系统包括十二个模块：输入数据存储模块、分支度量计算模块、分支度量存储模块、前向状态度量/路径度量差计算模块、前向状态度量/度量差存储模块、后向状态度量计算模块、对数似然比计算模块1、可信度更新模块、对数似然比计算模块2、外信息计算模块、外信息存储模块、硬判决模块；其中：输入数据存储模块，用于接收并存储接收到的信息序列；分支度量计算模块，用于计算状态转移分支的分支度量；分支度量存储模块，用于为Radix-4Max-Log-MAP算法存储分支度量计算模块产生的分支度量；前向状态度量/路径度量差计算模块，用于计算状态的前向路径度量值、路径度量差和路径判决比特，向可信度更新模块发送路径判决比特；前向状态度量/度量差存储模块，用于存储前向状态度量值和路径度量差；后向状态度量计算模块，用于为Radix-4Max-Log-MAP算法计算状态的后向路径度量值；对数似然比计算模块1，用于计算Radix-4Max-Log-MAP算法中的对数似然比；可信度更新模块，用于Radix-4SOVA算法中的可信度更新；对数似然比计算模块2，用于计算Radix-4SOVA算法中的对数似然比；外信息计算模块，用于计算待译码比特的外信息；外信息存储模块，用于存储外信息计算模块产生的外信息；硬判决模块，用于完成对数似然比的硬判决。

本发明方法的实现步骤如下：

(1)接收信息序列

输入数据存储模块接收并存储信息序列，两帧交替进行接收和译码。

(2)顺序读取信息，进行第一次分量译码

分支度量计算模块按照顺序地址读取输入数据存储模块中第一个分量码的系统信息序列和校验信息序列，同时将按照顺序地址读取外信息存储模块中的外信息序列作为本次分量译码的先验信息序列，其中外信息序列的初始值初始化为0。

(3)计算分支度量

分支度量计算模块利用系统信息序列、校验信息序列和先验信息序列，通过分支度量计算公式计算合并后的两步状态转移分支的分支度量。

(4)计算前向状态度量和度量差

4a)前向状态度量/度量差计算模块通过路径度量计算公式，计算每个状态的四条输入分支对应的路径度量；

4b)前向状态度量/度量差计算模块利用路径度量，通过前向状态度量计算公式计算每个状态的前向状态度量；

4c)前向状态度量/度量差计算模块利用路径度量，通过度量差计算公式计算每个状态的度量差，度量差计算公式如下：

${\mathrm{\Δ}}_{k+1}\left(s\right)=\left|\begin{array}{c}\max \{P({s_1}^{\′\′},{s_1}^{\′},s),P({s_2}^{\′\′},{s_1}^{\′},s)\}\\ -\max \{P({s_3}^{\′\′},{s_2}^{\′},s),P({s_4}^{\′\′},{s_2}^{\′},s)\}\end{array}\right|$

${\mathrm{\Δ}}_k\left(s\right)=\left\{\begin{array}{c}|P({s_1}^{\′\′},{s_1}^{\′},s)-P({s_2}^{\′\′},{s_1}^{\′},s)|,\\ \max \{P({s_1}^{\′\′},{s_1}^{\′},s),P({s_2}^{\′\′},{s_1}^{\′},s)\}\\ >\max \{P({s_3}^{\′\′},{s_2}^{\′},s),P({s_4}^{\′\′},{s_2}^{\′},s)\}\\ |P({s_3}^{\′\′},{s_2}^{\′},s)-P({s_4}^{\′\′},{s_2}^{\′},s)|,\\ \mathrm{otherwise}\end{array}\right.$

其中，Δ_k+1(s)表示k+1时刻状态s的度量差；k表示译码时间，1≤k≤N-1且k取奇数，N是编码码块的长度；s表示分量编码器在k+1时刻的寄存器状态，s∈{0，1，...，2^m-1}，m是分量编码器的寄存器个数；P(s_i″，s_j′，s)表示从k-1时刻状态s_i″转移到k时刻状态s_i′再转移到k+1时刻状态s的路径度量，i∈{1，2，3，4}，j∈{1，2}；s₁″，s₂″，s₃″，s₄″表示转移到k+1时刻状态s在k-1时刻的四个寄存器状态，s₁′，s₂′表示转移到k+1时刻状态s在k时刻的两个寄存器状态，且k-1时刻的状态s₁″，s₂″转移到了k时刻的s₁′，k-1时刻的状态s₃″，s₄″转移到了k时刻的s₂′，s₁″，s₂″，s₃″，s₄″，s₁′，s₂′∈{0，1，...，2^m-1}；Δ_k(s)表示k+1时刻状态s的幸存路径在k时刻所处状态的度量差；|·|表示求绝对值操作。

(5)计算对数似然比

5a)选取与Radix-4SOVA算法的误比特率10^-4对应的信噪比作为信噪比门限，当接收信号的信噪比小于门限时，执行步骤5b)，当接收信号的信噪比大于门限时，执行步骤5c)；

5b)选择Radix-4Max-Log-MAP算法：后向状态度量计算模块通过后向状态度量计算公式计算后向状态度量，对数似然比模块1通过对数似然比计算公式1计算对数似然比；

5c)选择Radix-4SOVA算法：可信度更新模块通过可信度更新公式进行可信度更新，对数似然比模块2通过对数似然比计算公式2计算对数似然比，可信度更新公式如下：

$L_{k+1}\left(u_j\right)=\left\{\begin{array}{cc}{L}_{k-1}\left(u_j\right),& v_j=w_j,v_j=c_j\\ \min \{L_{k-1}\left(u_j\right),{\mathrm{\Δ}}_k\},& v_j\≠w_j,v_j=c_j\\ \min \{L_{k-1}\left(u_j\right),{\mathrm{\Δ}}_{k+1}\},& v_j=w_j,v_j\≠c_j\\ \min \{L_{k-1}\left(u_j\right),\mathrm{\Δ}\},& v_j\≠w_j,v_j\≠c_j\end{array}\right.$

其中，L_k+1(u_j)表示k+1时刻u_j的可信度，k表示译码时间，1≤k≤N-1且k取奇数，N是编码码块的长度；u_j表示第j个待译码比特，j＝k-δ，k-δ+1，...，k，δ表示更新深度；L_k-1(u_j)表示k-1时刻u_j的可信度；v_j表示最大似然路径对u_j的判决值，w_j表示k时刻的竞争路径对u_j的判决值，c_j表示k+1时刻的竞争路径对u_j的判决值；Δ_k、Δ_k+1分别表示最大似然路径在k和k+1时刻对应状态的度量差，Δ＝min{Δ_k，Δ_k+1}。

(6)计算外信息

外信息计算模块通过外信息计算公式计算外信息，并将外信息按照顺序地址存储到外信息存储器。

(7)按交织地址读取信息，进行第二次分量译码

7a)分支度量计算模块按照交织地址读取输入数据存储模块中第二个分量码的系统信息序列和校验信息序列，同时将按照交织地址读取外信息存储模块中的外信息序列作为本次分量译码的先验信息序列；

7b)对第二个分量码的系统信息序列、校验信息序列和先验信息序列按照步骤(3)、步骤(4)、步骤(5)和步骤(6)的计算方法获得第二次分量译码的外信息序列；

7c)将第二次分量译码的外信息序列按照交织地址存储到外信息存储器中完成一次迭代译码。

(8)译码终止判决

当迭代次数达到最大迭代次数，执行步骤(9)，反之，执行步骤(2)，进行下一次迭代。

(9)硬判决

硬判决模块按照硬判决规则进行硬判决，得到待译码比特的估计值，译码结束。

本发明与现有技术相比具有以下优点：

第一，由于本发明充分利用了Radix-4Max-Log-MAP算法和Radix-4SOVA算法之间的共性，完成在一个译码系统中同时实现两种算法的通用可配置Turbo码译码，从而克服了现有技术在Turbo码译码器中同时配置独立的Radix-4Max-Log-MAP算法和Radix-4SOVA算法实现模块使硬件资源消耗过大的缺点，使本发明能够降低硬件资源消耗。

第二，由于本发明在接收信号的信噪比大于信噪比门限时，采用Radix-4SOVA算法进行译码，克服了现有技术采用Radix-4Max-Log-MAP译码器译码速率低的缺点，使本发明能够提高译码速率。

第三，由于本发明在接收信号的信噪比小于信噪比门限时，采用Radix-4Max-Log-MAP算法进行译码，克服了现有技术采用Radix-4SOVA译码器译码性能差的缺点，使本发明能够提高译码性能。

第四，由于本发明采用的更新方法可一次完成两个度量差对可信度的更新，因此比现有技术中的更新方法更适合用于Radix-4SOVA算法。

附图说明

图1是本发明系统的方框图；

图2是本发明方法的流程图；

图3是本发明的前向状态度量/路径度量差通用计算模块的内部结构示意图。

具体实施方式

下面结合附图对本发明做进一步描述。

参照附图1，本发明的系统包括十二个模块：输入数据存储模块、分支度量计算模块、分支度量存储模块、前向状态度量/路径度量差计算模块、前向状态度量/度量差存储模块、后向状态度量计算模块、对数似然比计算模块1、可信度更新模块、对数似然比计算模块2、外信息计算模块、外信息存储模块、硬判决模块。其中，输入数据存储模块、分支度量计算模块、前向状态度量/路径度量差计算模块、前向状态度量/度量差存储模块、外信息计算模块、外信息存储模块、硬判决模块属于共用模块；分支度量存储模块、后向状态度量计算模块、对数似然比计算模块1属于Radix-4Max-Log-MAP算法独用模块；可信度更新模块、对数似然比计算模块2属于Radix-4SOVA算法独用模块。CTRL表示控制信号，用于为当前译码选择其中一种独用模块。

输入数据存储模块，用于接收并存储接收到的信息序列，该存储模块的容量包括两帧，一帧用于译码，一帧用于接收，两帧交替进行。

分支度量计算模块，用于计算两步状态转移合并后的分支度量，该模块计算分支度量需要输入数据存储模块提供系统信息序列和校验信息序列，需要外信息存储模块提供先验信息序列。

分支度量存储模块，用于为Radix-4Max-Log-MAP算法存储分支度量计算模块产生的分支度量。

前向状态度量/路径度量差计算模块，用于计算状态的前向路径度量值、路径度量差和路径判决比特，向可信度更新模块发送路径判决比特。

前向状态度量/度量差存储模块，用于存储前向状态度量值和路径度量差。

后向状态度量计算模块，用于为Radix-4Max-Log-MAP算法计算状态的后向路径度量值。

对数似然比计算模块1，用于计算Radix-4Max-Log-MAP算法中的对数似然比，该模块利用分支度量、前向状态度量和后向状态度量通过对数似然比计算公式1计算对数似然比。

可信度更新模块，用于Radix-4SOVA算法中的可信度更新，通过本发明的更新规则，该模块可一次完成两个度量差对可信度的更新。

对数似然比计算模块2，用于计算Radix-4SOVA算法中的对数似然比。

外信息计算模块，用于计算待译码比特的外信息，外信息需要存储到外信息存储模块，用来作为下一次分量译码的先验信息。

外信息存储模块，用于存储外信息计算模块产生的外信息。

硬判决模块，用于完成对数似然比的硬判决，输出待译码比特的估计值。

参照附图2，对本发明的实现方法做进一步描述。

步骤1，接收信息序列

输入数据存储模块接收并存储信息序列，当接收完第一帧后开始译码，第二帧开始接收，当第二帧接收完开始译码时，第一帧开始接收，两帧交替进行接收和译码。

步骤2，顺序读取信息，进行第一次分量译码

分支度量计算模块按照顺序地址读取输入数据存储模块中第一个分量码的系统信息序列和校验信息序列，同时将按照顺序地址读取外信息存储模块中的外信息序列作为本次分量译码的先验信息序列，其中外信息序列的初始值初始化为0。

步骤3，计算分支度量

分支度量计算模块利用系统信息序列、校验信息序列和先验信息序列，通过分支度量计算公式计算合并后的两步状态转移分支的分支度量。分支度量是按照下面的公式计算得到：

${\mathrm{\γ}}_{k,k+1}(s^{\′\′},s)$

$=x_k\·L_a\left(u_k\right)+x_{k+1}\·L_a\left(u_{k+1}\right)+$

$\frac{L_c}{2}\·(y_k\·{\tilde{x}}_k+r_k\·{\tilde{z}}_k+y_{k+1}\·{\tilde{x}}_{k+1}+r_{k+1}\·{\tilde{z}}_{k+1})$

其中，γ_k，k+1(s″，s)表示从k-1时刻状态s″转移到k+1时刻状态s的两步状态转移对应的分支度量；k表示译码时间，1≤k≤N-1且k取奇数，N是编码码块的长度；s″和s分别表示分量编码器在k-1和k+1时刻的寄存器状态，s″，s∈{0，1，...，2^m-1}，m是分量编码器的寄存器个数；x_k、x_k+1分别表示分量编码器从状态s″转移到状态s输出的系统比特，

L_a(u_k)、L_a(u_k+1)分别表示u_k和u_k+1的先验信息；u_k、u_k+1分别表示第k和k+1个待译码比特；L_c为信道可信度量值；y_k、r_k分别表示k时刻输入数据存储模块接收到的系统信息和校验信息，y_k+1、r_k+1分别表示k+1时刻输入数据存储模块接收到的系统信息和校验信息；z_k、z_k+1分别表示分量编码器从状态s″转移到状态s输出的校验比特， ${\tilde{z}}_k={2z}_k-1,$ ${\tilde{z}}_{k+1}={2z}_{k+1}-1.$

步骤4：计算前向状态度量和度量差

前向状态度量/度量差计算模块通过路径度量计算公式，计算每个状态的四条输入分支对应的路径度量，路径度量计算公式如下：

P(s″，s′，s)＝α_k-1(s″)+γ_k，k+1(s″，s)

其中，P(s″，s′，s)表示从k-1时刻状态s″转移到k时刻状态s′再转移到k+1时刻状态s的路径度量；s″、s′和s分别表示分量编码器在k-1，k和k+1时刻的寄存器状态，s″，s′，s∈{0，1，...，2^m-1}，m是分量编码器的寄存器个数；α_k-1(s″)表示k-1时刻状态s″的前向状态度量；k表示译码时间，1≤k≤N-1且k取奇数，N是编码码块的长度；γ_k，k+1(s″，s)表示从k-1时刻状态s″转移到k+1时刻状态s的两步状态转移对应的分支度量。

前向状态度量/度量差计算模块利用路径度量，通过前向状态度量计算公式计算每个状态的前向状态度量，前向状态度量计算公式如下：

α_k+1(s)＝max{P(s₁″，s₁′，s)，P(s₂″，s₁′，s)，P(s₃″，s₂′，s)，P(s₄″，s₂′，s)}

其中，α_k+1(s)表示k+1时刻状态s的前向状态度量，k表示译码时间，1≤k≤N-1且k取奇数，N是编码码块的长度；s表示分量编码器在k+1时刻的寄存器状态，s∈{0，1，...，2^m-1}，m是分量编码器的寄存器个数；P(s_i″，s_j′，s)表示从k-1时刻状态s_i″转移到k时刻状态s_j′再转移到k+1时刻状态s的路径度量，i∈{1，2，3，4}，j∈{1，2}；s₁″，s₂″，s₃″，s₄″表示转移到k+1时刻状态s在k-1时刻的四个寄存器状态，s₁′，s₂′表示转移到k+1时刻状态s在k时刻的两个寄存器状态，且k-1时刻的状态s₁″，s₂″转移到了k时刻的s₁′，k-1时刻的状态s₃″，s₄″转移到了k时刻的s₂′，s₁″，s₂″，s₃″，s₄″，s₁′，s₂′∈{0，1，...，2^m-1}。

前向状态度量/度量差计算模块利用路径度量，通过度量差计算公式计算每个状态的度量差，度量差计算公式如下：

${\mathrm{\Δ}}_{k+1}\left(s\right)=\left|\begin{array}{c}\max \{P({s_1}^{\′\′},{s_1}^{\′},s),P({s_2}^{\′\′},{s_1}^{\′},s)\}\\ -\max \{P({s_3}^{\′\′},{s_2}^{\′},s),P({s_4}^{\′\′},{s_2}^{\′},s)\}\end{array}\right|$

${\mathrm{\Δ}}_k\left(s\right)=\left\{\begin{array}{c}|P({s_1}^{\′\′},{s_1}^{\′},s)-P({s_2}^{\′\′},{s_1}^{\′},s)|,\\ \max \{P({s_1}^{\′\′},{s_1}^{\′},s),P({s_2}^{\′\′},{s_1}^{\′},s)\}\\ >\max \{P({s_3}^{\′\′},{s_2}^{\′},s),P({s_4}^{\′\′},{s_2}^{\′},s)\}\\ |P({s_3}^{\′\′},{s_2}^{\′},s)-P({s_4}^{\′\′},{s_2}^{\′},s)|,\\ \mathrm{otherwise}\end{array}\right.$

其中，Δ_k+1(s)表示k+1时刻状态s的度量差；k表示译码时间，1≤k≤N-1且k取奇数，N是编码码块的长度；s表示分量编码器在k+1时刻的寄存器状态，s∈{0，1，...，2^m-1}，m是分量编码器的寄存器个数；P(s_i″，s_j′，s)表示从k-1时刻状态s_i″转移到k时刻状态s_j′再转移到k+1时刻状态s的路径度量，i∈{1，2，3，4}，j∈{1，2}；s₁″，s₂″，s₃″，s₄″表示转移到k+1时刻状态s在k-1时刻的四个寄存器状态，s₁′，s₂′表示转移到k+1时刻状态s在k时刻的两个寄存器状态，且k-1时刻的状态s₁″，s₂″转移到了k时刻的s₁′，k-1时刻的状态s₃″，s₄″转移到了k时刻的s₂′，s₁″，s₂″，s₃″，s₄″，s₁′，s₂′∈{0，1，...，2^m-1}；Δ_k(s)表示k+1时刻状态s的幸存路径在k时刻所处状态的度量差；|·|表示求绝对值操作。

图3给出了前向状态度量/路径度量差通用计算模块的内部结构示意图，由图3可见，该模块由3个加比选(ACS)和2个求绝对值单元组成，并且前向状态度量α_k+1(s)、度量差Δ_k(s)和Δ_k+1(s)处于同一级流水线，因此本发明给出的前向状态度量/路径度量差通用计算模块具有硬件实现结构简单和处理延迟小的优点。

步骤5，计算对数似然比

选取与Radix-4SOVA算法的误比特率10^-4对应的信噪比作为信噪比门限，当接收信号的信噪比小于门限时，选择Radix-4Max-Log-MAP算法，当接收信号的信噪比大于门限时，选择Radix-4SOVA算法。

选择Radix-4Max-Log-MAP算法计算对数似然比，具体步骤如下：

首先，后向状态度量计算模块通过后向状态度量计算公式计算后向状态度量，后向状态度量计算公式如下：

${\mathrm{\β}}_{k-1}\left(s^{\′\′}\right)=\underset{s}{\max }\{{\mathrm{\β}}_{k+1}\left(s\right)+{\mathrm{\γ}}_{k,k+1}(s^{\′\′},s)\}$

其中，β_k-1(s″)表示k-1时刻状态s″的后向状态度量；k表示译码时间，1≤k≤N-1且k取奇数；s″和s分别表示分量编码器在k-1和k+1时刻的寄存器状态，s″，s∈{0，1，...，2^m-1}，m是分量编码器的寄存器个数；β_k+1(s)表示k+1时刻状态s的后向状态度量；γ_k，k+1(s″，s)表示从k-1时刻状态s″转移到k+1时刻状态s的两步状态转移对应的分支度量。

其次，对数似然比模块1利用分支度量、前向状态度量和后向状态度量，通过下式计算对数似然值：

$\mathrm{LLR}(u_{k,k+1}=\mathrm{AB})$

$=\underset{(s^{\′\′},s),u_{k,k+1}=\mathrm{AB}}{\max }\{{\mathrm{\α}}_{k-1}\left(s^{\′\′}\right)+{\mathrm{\γ}}_{k,k+1}(s^{\′\′},s)+{\mathrm{\β}}_{k+1}\left(s\right)\}$

其中，LLR(u_k，k+1＝AB)表示u_k，k+1＝AB的对数似然值；u_k，k+1＝[u_k，u_k+1]表示待译码比特u_k、u_k+1组成的一个比特对，AB＝00，01，10，11；k表示译码时间，1≤k≤N-1且k取奇数；s″和s分别表示分量编码器在k-1和k+1时刻的寄存器状态，s″，s∈{0，1，...，2^m-1}，m是分量编码器的寄存器个数；α_k-1(s″)表示k-1时刻状态s″的前向状态度量；γ_k，k+1(s″，s)表示从k-1时刻状态s″转移到k+1时刻状态s的两步状态转移对应的分支度量；β_k+1(s)表示k+1时刻状态s的后向状态度量。

最后，对数似然比模块1通过对数似然比计算公式1计算对数似然比，对数似然比计算公式1如下：

L(u_k)＝max{LLR(u_k，k+1＝11)，LLR(u_k，k+1＝10)}

       -max{LLR(u_k，k+1＝01)，LLR(u_k，k+1＝00)}

L(u_k+1)＝max{LLR(u_k，k+1＝11)，LLR(u_k，k+1＝01)}

       -max{LLR(u_k，k+1＝10)，LLR(u_k，k+1＝00)}

其中，L(u_k)、L(u_k+1)分别表示u_k和u_k+1对数似然比；u_k，k+1＝[u_k，u_k+1]表示待译码比特u_k、u_k+1组成的-个比特对；LLR(u_k，k+1＝AB)表示u_k，k+1＝AB的对数似然值，AB＝00，01，10，11。

选择Radix-4SOVA算法计算对数似然比，具体步骤如下：

首先，初始化：L_k-1(u_k)＝+∞，L_k+1(u_k+1)＝Δ_k+1，Δ＝min{Δ_k，Δ_k+1}。

其中，L_k-1(u_k)表示k-1时刻待译码比特u_k的可信度，u_k表示第k个待译码比特；L_k+1(u_k+1)表示k+1时刻待译码比特u_k+1的可信度，u_k+1表示第k+1个待译码比特，Δ_k、Δ_k+1分别表示最大似然路径在k和k+1时刻对应状态的度量差，Δ表示度量差Δ_k和Δ_k+1中较小的哪一个。

其次，可信度更新模块通过可信度更新公式进行可信度更新，可信度更新公式如下：

$L_{k+1}\left(u_j\right)=\left\{\begin{array}{cc}{L}_{k-1}\left(u_j\right),& v_j=w_j,v_j=c_j\\ \min \{L_{k-1}\left(u_j\right),{\mathrm{\Δ}}_k\},& v_j\≠w_j,v_j=c_j\\ \min \{L_{k-1}\left(u_j\right),{\mathrm{\Δ}}_{k+1}\},& v_j=w_j,v_j\≠c_j\\ \min \{L_{k-1}\left(u_j\right),\mathrm{\Δ}\},& v_j\≠w_j,v_j\≠c_j\end{array}\right.$

其中，L_k+1(u_j)表示k+1时刻u_j的可信度，k表示译码时间，1≤k≤N-1且k取奇数，N是编码码块的长度；u_j表示第j个待译码比特，j＝k-δ，k-δ+1，...，k，δ表示更新深度；L_k-1(u_j)表示k-1时刻u_j的可信度；v_j表示最大似然路径对u_j的判决值，w_j表示k时刻的竞争路径对u_j的判决值，c_j表示k+1时刻的竞争路径对u_j的判决值；Δ_k、Δ_k+1分别表示最大似然路径在k和k+1时刻对应状态的度量差，Δ＝min{Δ_k，Δ_k+1}。

最后，对数似然比模块2通过对数似然比计算公式2计算对数似然比，对数似然比计算公式2如下：

L(u_k)＝(2v_k-1)L_k+δ+1(u_k)

L(u_k+1)＝(2v_k+1-1)L_k+δ+1(u_k+1)

其中，L(u_k)、L(u_k+1)分别表示u_k和u_k+1的对数似然比，u_k、u_k+1分别表示第k和k+1个待译码比特；v_k、v_k+1表示最大似然路径对u_k和u_k+1的判决值；L_k+δ+1(u_k)、L_k+δ+1(u_k+1)分别表示k+δ+1时刻u_k和u_k+1的可信度。

步骤6，计算外信息

外信息计算模块通过外信息计算公式计算外信息，并将外信息按照顺序地址存储到外信息存储器。外信息计算公式如下：

L_e(u_k)＝L(u_k)-L_a(u_k)-L_c·y_k

L_e(u_k+1)＝L(u_k+1)-L_a(u_k+1)-L_c·y_k+1

其中，L_e(u_k)、L_e(u_k+1)分别表示u_k和u_k+1的外信息；u_k、u_k+1分别表示第k和k+1个待译码比特；L(u_k)、L(u_k+1)分别表示u_k和u_k+1的对数似然比；L_a(u_k)、L_a(u_k+1)分别表示u_k和u_k+1的先验信息；L_c表示信道可信度量值；y_k、y_k+1分别表示第k和k+1时刻接收到的系统信息。

步骤7，按交织地址读取信息，进行第二次分量译码

首先，分支度量计算模块按照交织地址读取输入数据存储模块中第二个分量码的系统信息序列和校验信息序列，同时将按照交织地址读取外信息存储模块中的外信息序列作为本次分量译码的先验信息序列。

其次，对第二个分量码的系统信息序列、校验信息序列和先验信息序列按照步骤(3)、步骤(4)、步骤(5)和步骤(6)的计算方法获得第二次分量译码的外信息序列。

最后，将第二次分量译码的外信息序列按照交织地址存储到外信息存储器中完成一次迭代译码。

步骤8，译码终止判决

当迭代次数达到最大迭代次数，执行步骤(9)，反之，执行步骤(2)，进行下一次迭代。

步骤9：硬判决

硬判决模块按照硬判决规则进行硬判决，得到待译码比特的估计值，硬判决规则如下：

${\hat{u}}_k=\left\{\begin{array}{cc}1,& L\left(u_k\right)\&GreaterEqual;0\\ 0,& L\left(u_k\right)<0\end{array}\right.$

${\hat{u}}_{k+1}=\left\{\begin{array}{cc}1,& L\left(u_{k+1}\right)\&GreaterEqual;0\\ 0,& L\left(u_{k+1}\right)<0\end{array}\right.$

其中，

分别表示待译码比特u_k和u_k+1的估计值；L(u_k)、L(u_k+1)分别表示待译码比特u_k和u_k+1的对数似然比；u_k、u_k+1分别表示第k和k+1个待译码比特。

得到待译码比特的估计值后，译码结束。

下面通过本发明与现有技术译码器实现结构的复杂度比较对本发明的效果作进一步描述。

本发明与现有技术译码器实现结构的复杂度比较选用TD-LTE标准中编码速率为1/3的Turbo编码器，分量编码器的存储级数为m＝3，更新深度δ取约束长度的5倍，即δ＝(m+1)×5＝20。下表给出了现有技术的Radix-4Max-Log-MAP译码器、Radix-4SOVA译码器与本发明的实现结构复杂度的比较结果。

译码器\运算单元	加(减)法器	乘法器	最大(小)值单元
				Radix-4Max-Log-MAP译码器	171	4	80
Radix-4SOVA译码器	89	4	46
				本发明	187	4	102

上表中Radix-4Max-Log-MAP译码器需要171个加(减)法器，4个乘法器，80个最大(小)值单元；Radix-4SOVA译码器需要89个加(减)法器，4个乘法器，46个最大(小)值单元；本发明需要187个加(减)法器，4个乘法器，102个最大(小)值单元；由于(171+89-187)/(171+89)＝28％，(80+46-102)/(80+46)＝19％，因此本发明与现有技术同时独立实现Radix-4Max-Log-MAP译码器和Radix-4SOVA译码器相比，加(减)法器节省了28％；最大(小)值单元节省了19％。可见本发明具有低复杂度和低硬件资源消耗的有益效果。

Claims (9)

1.通用可配置的高速率Turbo码译码系统，包括十二个模块：输入数据存储模块、分支度量计算模块、分支度量存储模块、前向状态度量/路径度量差计算模块、前向状态度量/度量差存储模块、后向状态度量计算模块、对数似然比计算模块1、可信度更新模块、对数似然比计算模块2、外信息计算模块、外信息存储模块、硬判决模块；其中：

输入数据存储模块，用于接收并存储接收到的信息序列；

分支度量计算模块，用于计算状态转移分支的分支度量；

分支度量存储模块，用于为Radix-4Max-Log-MAP算法存储分支度量计算模块产生的分支度量；

前向状态度量/路径度量差计算模块，用于计算状态的前向路径度量值、路径度量差和路径判决比特，向可信度更新模块发送路径判决比特；

前向状态度量/度量差存储模块，用于存储前向状态度量值和路径度量差；

后向状态度量计算模块，用于为Radix-4Max-Log-MAP算法计算状态的后向路径度量值；

对数似然比计算模块1，用于计算Radix-4Max-Log-MAP算法中的对数似然比；

可信度更新模块，用于Radix-4SOVA算法中的可信度更新；

对数似然比计算模块2，用于计算Radix-4SOVA算法中的对数似然比；

外信息计算模块，用于计算待译码比特的外信息；

外信息存储模块，用于存储外信息计算模块产生的外信息；

硬判决模块，用于完成对数似然比的硬判决。

2.根据权利要求1所述的通用可配置的高速率Turbo码译码系统，其特征在于，所述输入数据存储模块的容量包括两帧，一帧用于译码，一帧用于接收。

3.通用可配置的高速率Turbo码译码方法，包括如下步骤：

(1)接收信息序列

输入数据存储模块接收并存储信息序列，两帧交替进行接收和译码；

(2)顺序读取信息，进行第一次分量译码

分支度量计算模块按照顺序地址读取输入数据存储模块中第一个分量码的系统信息序列和校验信息序列，同时将按照顺序地址读取外信息存储模块中的外信息序列作为本次分量译码的先验信息序列，其中外信息序列的初始值初始化为0；

(3)计算分支度量

分支度量计算模块利用系统信息序列、校验信息序列和先验信息序列，通过分支度量计算公式计算合并后的两步状态转移分支的分支度量；

(4)计算前向状态度量和度量差

4a)前向状态度量/度量差计算模块通过路径度量计算公式，计算每个状态的四条输入分支对应的路径度量；

4b)前向状态度量/度量差计算模块利用路径度量，通过前向状态度量计算公式计算每个状态的前向状态度量；

4c)前向状态度量/度量差计算模块利用路径度量，通过度量差计算公式计算每个状态的度量差，度量差计算公式如下：

${\mathrm{\&Delta;}}_{k+1}\left(s\right)=\left|\begin{array}{c}\max \{P({s_1}^{\&prime;\&prime;},{s_1}^{\&prime;},s),P({s_2}^{\&prime;\&prime;},{s_1}^{\&prime;},s)\}\\ -\max \{P({s_3}^{\&prime;\&prime;},{s_2}^{\&prime;},s),P({s_4}^{\&prime;\&prime;},{s_2}^{\&prime;},s)\}\end{array}\right|$

${\mathrm{\&Delta;}}_k\left(s\right)=\left\{\begin{array}{c}|P({s_1}^{\&prime;\&prime;},{s_1}^{\&prime;},s)-P({s_2}^{\&prime;\&prime;},{s_1}^{\&prime;},s)|,\\ \max \{P({s_1}^{\&prime;\&prime;},{s_1}^{\&prime;},s),P({s_2}^{\&prime;\&prime;},{s_1}^{\&prime;},s)\}\\ >\max \{P({s_3}^{\&prime;\&prime;},{s_2}^{\&prime;},s),P({s_4}^{\&prime;\&prime;},{s_2}^{\&prime;},s)\}\\ |P({s_3}^{\&prime;\&prime;},{s_2}^{\&prime;},s)-P({s_4}^{\&prime;\&prime;},{s_2}^{\&prime;},s)|,\\ \mathrm{otherwise}\end{array}\right.$

其中，Δ_k+1(s)表示k+1时刻状态s的度量差；k表示译码时间，1≤k≤N-1且k取奇数，N是编码码块的长度；s表示分量编码器在k+1时刻的寄存器状态，s∈{0，1，...，2^m-1}，m是分量编码器的寄存器个数；P(s_i″，s_j′，s)表示从k-1时刻状态s_i″转移到k时刻状态s_j′再转移到k+1时刻状态s的路径度量，i∈{1，2，3，4}，j∈{1，2}；s₁″，s₂″，s₃″，s₄″表示转移到k+1时刻状态s在k-1时刻的四个寄存器状态，s₁′，s₂′表示转移到k+1时刻状态s在k时刻的两个寄存器状态，且k-1时刻的状态s₁″，s₂″转移到了k时刻的s₁′，k-1时刻的状态s₃″，s₄″转移到了k时刻的s₂′，s₁″，s₂″，s₃″，s₄″，s₁′，s₂′∈{0，1，...，2^m-1}；Δ_k(s)表示k+1时刻状态s的幸存路径在k时刻所处状态的度量差；|·|表示求绝对值操作；

(5)计算对数似然比

5a)选取与Radix-4SOVA算法的误比特率10^-4对应的信噪比作为信噪比门限，当接收信号的信噪比小于门限时，执行步骤5b)，当接收信号的信噪比大于门限时，执行步骤5c)；

5b)选择Radix-4Max-Log-MAP算法：后向状态度量计算模块通过后向状态度量计算公式计算后向状态度量，对数似然比模块1通过对数似然比计算公式1计算对数似然比；

5c)选择Radix-4SOVA算法：可信度更新模块通过可信度更新公式进行可信度更新，对数似然比模块2通过对数似然比计算公式2计算对数似然比，可信度更新公式如下：

$L_{k+1}\left(u_j\right)=\left\{\begin{array}{cc}{L}_{k-1}\left(u_j\right),& v_j=w_j,v_j=c_j\\ \min \{L_{k-1}\left(u_j\right),{\mathrm{\&Delta;}}_k\},& v_j\&NotEqual;w_j,v_j=c_j\\ \min \{L_{k-1}\left(u_j\right),{\mathrm{\&Delta;}}_{k+1}\},& v_j=w_j,v_j\&NotEqual;c_j\\ \min \{L_{k-1}\left(u_j\right),\mathrm{\&Delta;}\},& v_j\&NotEqual;w_j,v_j\&NotEqual;c_j\end{array}\right.$

其中，L_k+1(u_j)表示k+1时刻u_j的可信度，k表示译码时间，1≤k≤N-1且k取奇数，N是编码码块的长度；u_j表示第j个待译码比特，j＝k-δ，k-δ+1，...，k，δ表示更新深度；L_k-1(u_j)表示k-1时刻u_j的可信度；v_j表示最大似然路径对u_j的判决值，w_j表示k时刻的竞争路径对u_j的判决值，c_j表示k+1时刻的竞争路径对u_j的判决值；Δ_k、Δ_k+1分别表示最大似然路径在k和k+1时刻对应状态的度量差，Δ＝min{Δ_k，Δ_k+1}；

(6)计算外信息

外信息计算模块通过外信息计算公式计算外信息，并将外信息按照顺序地址存储到外信息存储器；

(7)按交织地址读取信息，进行第二次分量译码

7a)分支度量计算模块按照交织地址读取输入数据存储模块中第二个分量码的系统信息序列和校验信息序列，同时将按照交织地址读取外信息存储模块中的外信息序列作为本次分量译码的先验信息序列；

7b)对第二个分量码的系统信息序列、校验信息序列和先验信息序列按照步骤(3)、步骤(4)、步骤(5)和步骤(6)的计算方法获得第二次分量译码的外信息序列；

7c)将第二次分量译码的外信息序列按照交织地址存储到外信息存储器中完成一次迭代译码；

(8)译码终止判决

当迭代次数达到最大迭代次数，执行步骤(9)，反之，执行步骤(2)，进行下一次迭代；

(9)硬判决

硬判决模块按照硬判决规则进行硬判决，得到待译码比特的估计值，译码结束。

4.根据权利要求3所述的通用可配置的高速率Turbo码译码方法，其特征在于，步骤(1)所述的两帧交替进行接收和译码是指，当接收完第一帧后开始译码，第二帧开始接收；当第二帧接收完开始译码时，第一帧开始接收。

5.根据权利要求3所述的通用可配置的高速率Turbo码译码方法，其特征在于，步骤(3)所述的分支度量计算公式如下：

${\mathrm{\&gamma;}}_{k,k+1}(s^{\&prime;\&prime;},s)$

$=x_k\&CenterDot;L_a\left(u_k\right)+x_{k+1}\&CenterDot;L_a\left(u_{k+1}\right)+$

$\frac{L_c}{2}\&CenterDot;(y_k\&CenterDot;{\tilde{x}}_k+r_k\&CenterDot;{\tilde{z}}_k+y_{k+1}\&CenterDot;{\tilde{x}}_{k+1}+r_{k+1}\&CenterDot;{\tilde{z}}_{k+1})$

其中，γ_k，k+1(s″，s)表示从k-1时刻状态s″转移到k+1时刻状态s的两步状态转移对应的分支度量；k表示译码时间，1≤k≤N-1且k取奇数，N是编码码块的长度；s″和s分别表示分量编码器在k-1和k+1时刻的寄存器状态，s″，s∈{0，1，...，2^m-1}，m是分量编码器的寄存器个数；x_k、x_k+1分别表示分量编码器从状态s″转移到状态s输出的系统比特，

L_a(u_k)、L_a(u_k+1)分别表示u_k和u_k+1的先验信息；u_k、u_k+1分别表示第k和k+1个待译码比特；L_c为信道可信度量值；y_k、r_k分别表示k时刻输入数据存储模块接收到的系统信息和校验信息，y_k+1、r_k+1分别表示k+1时刻输入数据存储模块接收到的系统信息和校验信息；z_k、z_k+1分别表示分量编码器从状态s″转移到状态s输出的校验比特， ${\tilde{z}}_k={2z}_k-1,$ ${\tilde{z}}_{k+1}={2z}_{k+1}-1.$

6.根据权利要求3所述的通用可配置的高速率Turbo码译码方法，其特征在于，步骤(4a)所述的路径度量计算公式如下：

P(s″，s′，s)＝α_k-1(s″)+γ_k，k+1(s″，s)

其中，P(s″，s′，s)表示从k-1时刻状态s″转移到k时刻状态s′再转移到k+1时刻状态s的路径度量；s″、s′和s分别表示分量编码器在k-1，k和k+1时刻的寄存器状态，s″，s′，s∈{0，1，...，2^m-1}，m是分量编码器的寄存器个数；α_k-1(s″)表示k-1时刻状态s″的前向状态度量；k表示译码时间，1≤k≤N-1且k取奇数，N是编码码块的长度；γ_k，k+1(s″，s)表示从k-1时刻状态s″转移到k+1时刻状态s的两步状态转移对应的分支度量。

7.根据权利要求3所述的通用可配置的高速率Turbo码译码方法，其特征在于，步骤(4b)所述的前向状态度量计算公式如下：

α_k+1(s)＝max{P(s₁″，s₁′，s)，P(s₂″，s₁′，s)，P(s₃″，s₂′，s)，P(s₄″，s₂′，s)}

其中，α_k+1(s)表示k+1时刻状态s的前向状态度量，k表示译码时间，1≤k≤N-1且k取奇数，N是编码码块的长度；s表示分量编码器在k+1时刻的寄存器状态，s∈{0，1，...，2^m-1}，m是分量编码器的寄存器个数；P(s_i″，s_j′，s)表示从k-1时刻状态s_i″转移到k时刻状态s_j′再转移到k+1时刻状态s的路径度量，i∈{1，2，3，4}，j∈{1，2}；s₁″，s₂″，s₃″，s₄″表示转移到k+1时刻状态s在k-1时刻的四个寄存器状态，s₁′，s₂′表示转移到k+1时刻状态s在k时刻的两个寄存器状态，且k-1时刻的状态s₁″，s₂″转移到了k时刻的s₁′，k-1时刻的状态s₃″，s₄″转移到了k时刻的s₂′，s₁″，s₂″，s₃″，s₄″，s₁′，s₂′∈{0，1，...，2^m-1}。

8.根据权利要求3所述的通用可配置的高速率Turbo码译码方法，其特征在于，步骤(6)所述的外信息计算公式如下：

L_e(u_k)＝L(u_k)-L_a(u_k)-L_c·y_k

L_e(u_k+1)＝L(u_k+1)-L_a(u_k+1)-L_c·y_k+1

其中，L_e(u_k)、L_e(u_k+1)分别表示u_k和u_k+1的外信息；u_k、u_k+1分别表示第k和k+1个待译码比特；L(u_k)、L(u_k+1)分别表示u_k和u_k+1的对数似然比；L_a(u_k)、L_a(u_k+1)分别表示u_k和u_k+1的先验信息；L_c表示信道可信度量值；u_k、y_k+1分别表示第k和k+1时刻接收到的系统信息。

9.根据权利要求3所述的通用可配置的高速率Turbo码译码方法，其特征在于，步骤(9)所述的硬判决规则如下：

${\hat{u}}_k=\left\{\begin{array}{cc}1,& L\left(u_k\right)\&GreaterEqual;0\\ 0,& L\left(u_k\right)<0\end{array}\right.$

${\hat{u}}_{k+1}=\left\{\begin{array}{cc}1,& L\left(u_{k+1}\right)\&GreaterEqual;0\\ 0,& L\left(u_{k+1}\right)<0\end{array}\right.$

其中，

分别表示待译码比特u_k和u_k+1的估计值；L(u_k)、L(u_k+1)分别表示待译码比特u_k和u_k+1的对数似然比；u_k、u_k+1分别表示第k和k+1个待译码比特。

Images