CN101162908A - 一种基于DVB-RCS标准的双二元Turbo码译码方法及译码器 - Google Patents
一种基于DVB-RCS标准的双二元Turbo码译码方法及译码器 Download PDFInfo
- Publication number
- CN101162908A CN101162908A CNA2007101785061A CN200710178506A CN101162908A CN 101162908 A CN101162908 A CN 101162908A CN A2007101785061 A CNA2007101785061 A CN A2007101785061A CN 200710178506 A CN200710178506 A CN 200710178506A CN 101162908 A CN101162908 A CN 101162908A
- Authority
- CN
- China
- Prior art keywords
- sigma
- decoder
- code
- log
- likelihood ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
基于DVB-RCS标准的双二元Turbo码译码方法及译码器:(1)将接收码字的双比特系统位输入预译码器,求出向递归因子α1和后向递归因子β1的初始值;(2)求出对数似然比Λ1;(3)求出外信息Le1;(4)将外信息Le1经交织得到先验信息La2;(5)将接收码字的双比特系统输入交织器;(6)将交织结果输入预译码器,求出前向递归因子α2和后向递归因子β2的初始值;(7)求对数似然比Λ2;(8)求外信息Le2;(9)将外信息Le2经解交织得到先验信息La1;(10)重复上述步骤(2)-(4)及步骤(7)-(9),直至满足终止迭代译码准则;(11)将对数似然比Λ2再经解交织器后,进行硬判决得到最终的译码比特。本发明易于硬件实现,能够适应多种可选码率和灵活的分组长度,且功耗小、误码率低。
Description
技术领域
本发明涉及一种双二元Turbo码译码器技术,特别是一种基于DVB-RCS标准的双二元Turbo码译码方法及译码器。
背景技术
Turbo码是一种利用伪随机交织器和简单分量码构造的并行级联码,在白噪声信道下其性能接近Shannon限,其码译码方式为软输入或软输出的迭代译码。所谓的迭代就是各译码器按迭代顺序相互传递外信息,随着迭代次数的增加,迭代译码渐次收敛于最大似然译码是一种低复杂度的次最佳译码。Turbo码的发现改变了长期以来把信道截至速率作为实际容量的历史,使信道编码理论和实践进入了一个崭新的阶段。目前第三代移动通信中已开始采用Turbo码。
传统的Turbo码编码器为单比特输入,采用RSC码作为分量码。这种编码器在编码时需要加入“收尾比特”,这导致编码效率下降。由于传统Turbo码的最小自由距离较小,其在低误码率时有误码平层。常用的Turbo码译码算法有:Log-MAP算法、Max-Log-MAP算法及SOVA算法,其中Log-MAP算法为最优算法,但是难于硬件实现;Max-Log-MAP算法及SOVA算法为次优算法,较易实现。
发明内容
本发明的技术解决问题是:克服现有技术的不足,提供一种基于DVB-RCS标准的双二元Turbo码译码方法及译码器,它易于硬件实现,能够适应多种可选码率和灵活的分组长度,且功耗小、误码率低。
本发明的技术解决方案是:基于DVB-RCS标准的双二元Turbo码译码方法,其特征在于实现如下:
(1)将接收码字的双比特系统位yk s1和yk s2输入第一预译码器,求出第一前向递归因子α1和第一后向递归因子β1的初始值,所述的初始值用于在每次迭代运算中对第一分量译码器中的第一前向递归因子和第一后向递归因子进行初始化,此处k的取值范围是1~t,t表示预译码长度;
(2)将接收码字的双比特系统位yk s1和yk s2、对应发射端第一分量编码器输出的校验位yk p1、第一先验信息La1以及步骤(1)中求出的第一前向递归因子α1和第一后向递归因子β1的初始值输入至第一分量译码器,并由第一分量译码器求出第一对数似然比Λ1,其中所述的第一先验信息La1在第一步迭代译码时初始化为零,在后续的译码过程中来自第一解交织器;
(3)根据第一对数似然比Λ1、第一先验信息La1和第一系统信息Ls1求出第一外信息Le1;
(4)将第一外信息Le1经第二交织器得到第二先验信息La2;
(5)将接收码字的双比特系统位yk s1和yk s2,输入第一交织器得到交织后的结果yk s3和yk s4,此处k的取值范围是1~N,N表示接收码字中系统码的长度;
(6)将第一交织器交织后的结果yk s3和yk s4输入第二预译码器,求出第二前向递归因子α2和第二后向递归因子β2的初始值,所述的初始值用于在每次迭代运算中对第二分量译码器中的第二前向递归因子和第二后向递归因子进行初始化,此处k的取值范围是1~t,t表示预译码长度;
(7)将经过第一交织器后的接收码字的双比特系统位yk s3和yk s4、对应发射端第二分量编码器输出的校验位yk p1、第二先验信息La2以及步骤(6)中求出的第二前向递归因子α2和第二后向递归因子β2的初始值输入第二分量译码器,并由第二分量译码器求出第二对数似然比Λ2,其中所述的第二先验信息La2在第一步迭代译码时初始化为零,在后续的译码过程中来自第二交织器;
(8)根据第二对数似然比Λ2、第二先验信息La2和第二系统信息Ls2求出第二外信息Le2;
(9)将第二外信息Le2经第一解交织器得到第一先验信息La1;
(10)重复上述步骤(2)-(4)及步骤(7)-(9)的译码过程,直至满足终止迭代译码准则;
(11)将第二对数似然比Λ2经第二解交织器后,进行硬判决得到最终的译码比特。
本发明与现有技术相比具有如下优点:本发明采用双二元输入,因此在具有相同的约束长度的条件下,相对于传统的Turbo码译码器,只需要一半的存储器,并且译码器所需的时钟频率也可以减少一半,因此硬件易于实现,且功耗大大降低。仿真实验证明本发明应用次优的Max-Log-MAP算法进行译码相对于应用最优的Log-MAP算法只有0.1-0.2dB的损失。本发明能适应多种可选码率(从1/3到6/7)和非常灵活的分组长度(从96到1728bit)。
附图说明
图1为本发明的系统示意图;
图2为本发明的译码器硬件实现框图。
具体实施方式
如图1所示,本发明的方法实现由第一预译码器、第二预译码器、第一分量译码器、第二分量译码器、第一交织器、第二交织器、第一解交织器、第二解交织器及硬判决器构成,其具体实施步骤为:
(1)将接收码字的双比特系统位yk s1和yk s2输入第一预译码器,求出第一前向递归因子α1和第一后向递归因子β1的初始值,所述的初始值用于在每次迭代运算中对第一分量译码器中的第一前向递归因子和第一后向递归因子进行初始化。
第一预译码器中第一前向递归因子α1的计算公式为:
第一后向递归因子β1的计算公式为:
其中,Sk表示编码器在k时刻的状态,z表示编码器在k时刻的输入,记为 z∈{00,01,10,11);
yk s1和yk s2北分别表示在k时刻输入译码器的系统码的第一位和第二位,
yk p,表示在k时刻输入译码器的校验位,
上述k在1~t之间取值,t为预译码长度,
No为噪声单边功率谱密度。
(2)将接收码字的双比特系统位yk s1和yk s2、对应发射端第一分量编码器输出的校验位yk p1、第一先验信息La1以及步骤(1)中求出的第一前向递归因子α1和第一后向递归因子β1的初始值输入至第一分量译码器,并由第一分量译码器求出第一对数似然比Λ1,其中所述的第一先验信息La1在第一步迭代译码时初始化为零,在后续的译码过程中来自第一解交织器。
第一分量译码器中的第一对数似然比Λ1的计算公式为:
其中:Sk表示编码器在k时刻的状态;
其中:z表示编码器在k时刻的输入,记为 z∈{00,01,10,11};
xk p表示编码器在k时刻输出的校验位;
yk s1和yk s2分别表示在k时刻输入译码器的系统码的第一位和第二位;
yk p表示在k时刻输入译码器的校验位;
上述k在1~N之间取值,N为码字中系统码的长度;
No为噪声单边功率谱密度。
(3)根据第一对数似然比Λ1、第一先验信息La1和第一系统信息Ls1求出第一外信息Le1。
第一外信息Le1的计算公式为:
其中:La1为第一先验信息;Λ1为第一对数似然比;
其中: 为译码器接收到的系统码;
z表示编码器在k时刻的输入,记为 z∈{00,01,10,11};
上述k在1~N之间取值,N为码字中系统码的长度;
No为噪声单边功率谱密度。
(4)将第一外信息Le1经第二交织器得到第二先验信息La2。第二交织器实现过程为:按交织地址将第一外信息Le1写入寄存器,然后按顺序地址读出,得到第二先验信息La2。
(5)将接收码字的双比特系统位yk s1和yk s2,输入第一交织器得到交织后的结果yk s3和yk s4。第一交织器实现过程为:按顺序地址将整个译码器接收到的系统码写入寄存器,然后按交织地址读出,得到交织后的结果yk s3和yk s4,其中k在1~N之间取值,N为码字中系统码的长度。
(6)将第一交织器交织后的结果yk s3和yk s4输入第二预译码器,求出第二前向递归因子α2和第二后向递归因子β2的初始值,所述的初始值用于在每次迭代运算中对第二分量译码器中的第二前向递归因子和第二后向递归因子进行初始化。
第二预译码器中第二前向递归因子α2的计算公式为:
第二后向递归因子β2的计算公式为:
上述公式中:
Sk表示编码器在k时刻的状态;z表示编码器在k时刻的输入,记为 z∈{00,01,10,11};
其中:xk p表示编码器在k时刻输出的校验位;
yk s3和yk s4分别表示中的系统码的第一位和第二位;yk p表示在k时刻输入译码器的校验位;
上述k在1~t之间取值,t为预译码长度;
No为噪声单边功率谱密度。
(7)将经过第一交织器后的接收码字的双比特系统位yk s3和yk s4、对应发射端第二分量编码器输出的校验位yk p1、第二先验信息La2以及步骤(6)中求出的第二前向递归因子α2和第二后向递归因子β2的初始值输入第二分量译码器,并由第二分量译码器求出第二对数似然比Λ2,其中所述的第二先验信息La2在第一步迭代译码时初始化为零,在后续的译码过程中来自第二交织器。
第二分量译码器中的第二对数似然比Λ2的计算公式为:
其中:z表示编码器在k时刻的输入,记为 z∈{00,01,10,11};
xk p表示编码器在k时刻输出的校验位;
上述k在1~N之间取值,N为码字中系统码的长度;
No为噪声单边功率谱密度。
(8)根据第二对数似然比Λ2、第二先验信息La2和第二系统信息Ls2求出第二外信息Le2。
第二外信息Le2的计算公式为:
其中:La2为第二先验信息;Λ2为第二对数似然比;
其中: 为译码器接收到的系统码经过第一交织器后得到的序列;
z表示编码器在k时刻的输入,记为 z∈{00,01,10,11};
上述k在1~N之间取值,N为码字中系统码的长度;
No为噪声单边功率谱密度。
(9)将第二外信息Le2经第一解交织器得到第一先验信息La1。第一解交织器实现为:按解交织地址将第二外信息Le2写入寄存器,然后按顺序地址读出,得到第一先验信息La1。
(10)重复上述步骤(2)-(4)及步骤(7)-(9)的译码过程,直至满足终止迭代译码准则;
(11)将第二对数似然比Λ2经第二解交织器后,进行硬判决得到最终的译码比特。
第二解交织器实现过程为:按解交织地址将第二对数似然比Λ2写入寄存器,然后按顺序地址读出,得到最终的对数似然比信息硬判决是对最终的对数似然比z∈{00,01,10,11}中的数据进行大小比较,最大者所对应的双比特被判决为最终的译码比特。
如图2所示,本发明的硬件实现主要包括乒乓RAM、分量译码器、系统信息运算器、外信息RAM、对数似然比RAM和硬判决器六个模块。
乒乓RAM用于存储接收数据,接收到的第一帧数据先存入乒乓RAM1,待第一帧数据存储完毕后,后续译码模块开始从乒乓RAM1中读取数据;此时如果第二帧数据到来,则将其存入乒乓RAM2,后续译码模块处理完乒乓RAM1中的数据后开始连续处理乒乓RAM2中的数据;此时如果第三帧数据到来,则将其存入乒乓RAM1,重复上述处理。本发明保证译码器处理一帧数据的时间至多为接收一帧数据的时间,所以此乒乓RAM能正常工作。
分量译码器用于实现图1中的第一预译码器、第一分量译码器、第二预译码器和第二分量译码器。因为后四者的实现原理均相同,只是在输入数据和迭代次数上有所区别,而且后四者在使用时间上是没有重叠的,所以可以用一个分量译码器采用时间复用的方式同时实现后四种模块。这种实现方式可以节省大量的资源。
系统信息运算器用于计算图1中所示的系统信息Ls1和Ls2。
外信息RAM用于存储图1所示的外信息Le1和Le2,因为Le1和Le2具有相同的宽度和深度,而且在使用时间上具有先后关系,所以可以用同一个RAM采用时间复用的方式进行存储。所述的外信息RAM同时用于实现图1所示的交织器2和解交织器1,具体实现方法为,将Le1或Le2按交织地址写入外信息RAM,然后按顺序地址读出的即为先验信息La2或La1。
对数似然比RAM用于存储迭代结束后分量译码器输出的对数似然比Λ2。
硬判决器用于对对数似然比RAM中存储的Λ2进行硬判决,该模块输出的即为最终的译码比特。
本发明译码器的实现过程为:每次迭代运算均分为两步进行,第一步从乒乓RAM中读出接收到的由发射端第一分量编码器(参考ETSI EN 301 790V1.4.1(2005-09)中关于Turbo编码器的介绍)输出的校验位check1,并按顺序地址读出接收到的系统码,得到system_natur,开关1闭合,将两者输入分量译码器,此时的分量译码器实现第一预译码器和第一分量译码器的功能并输出第一对数似然比Λ1,同时系统信息运算器根据按顺序地址从乒乓RAM中读出的接收到的系统码计算出第一系统信息Ls1,将第一对数似然比Λ1、第一外信息Ls1和第一先验信息La1输入加法器得到第一外信息Le1,将第一外信息Le1输入外信息RAM,外信息RAM输出第二先验信息La2;第二步从乒乓RAM中读出接收到的由发射端第二分量编码器输出的校验位check2,并按交织地址读出接收到的系统码,得到system_inter,开关2闭合,将其输入分量译码器,此时分量译码器实现第二预译码器和第二分量译码器的功能并输出第二对数似然比Λ2,同时系统信息运算器根据按交织地址从乒乓RAM中读出的接收到的系统码计算出第二系统信息Ls2,将第二对数似然比Λ2、第二系统信息Ls2和第二先验信息La2输入加法器得到第二外信息Le2,将第二外信息Le2输入外信息RAM,外信息RAM输出第一先验信息La1;重复上述过程直至满足迭代终止条件;迭代终止后,将分量译码器最后算出的对数似然比依次送入对数似然比RAM和硬判决器中,得到最终的译码比特。
Claims (13)
1.基于DVB-RCS标准的双二元Turbo码译码方法,其特征在于实现步骤如下:
(1)将接收码字的双比特系统位yk s1和yk s2输入第一预译码器,求出第一前向递归因子α1和第一后向递归因子β1的初始值,所述的初始值用于在每次迭代运算中对第一分量译码器中的第一前向递归因子和第一后向递归因子进行初始化,此处k的取值范围是1~t,t表示预译码长度;
(2)将接收码字的双比特系统位yk s1和yk s2、对应发射端第一分量编码器输出的校验位yk p1、第一先验信息La1以及步骤(1)中求出的第一前向递归因子α1和第一后向递归因子β1的初始值输入至第一分量译码器,并由第一分量译码器求出第一对数似然比Λ1,其中所述的第一先验信息La1在第一步迭代译码时初始化为零,在后续的译码过程中来自第一解交织器;
(3)根据第一对数似然比Λ1、第一先验信息La1和第一系统信息Ls1求出第一外信息Le1;
(4)将第一外信息Le1经第二交织器得到第二先验信息La2;
(5)将接收码字的双比特系统位yk a1和yk s2,输入第一交织器得到交织后的结果yk s3和yk s4,此处k的取值范围是1~N,N表示接收码字中系统码的长度;
(6)将第一交织器交织后的结果yk s3和yk s4输入第二预译码器,求出第二前向递归因子α2和第二后向递归因子β2的初始值,所述的初始值用于在每次迭代运算中对第二分量译码器中的第二前向递归因子和第二后向递归因子进行初始化,此处k的取值范围是1~t,t表示预译码长度;
(7)将经过第一交织器后的接收码字的双比特系统位yk s3和yk s4、对应发射端第二分量编码器输出的校验位yk p2、第二先验信息La2以及步骤(6)中求出的第二前向递归因子α2和第二后向递归因子β2的初始值输入第二分量译码器,并由第二分量译码器求出第二对数似然比Λ2,其中所述的第二先验信息La2在第一步迭代译码时初始化为零,在后续的译码过程中来自第二交织器;
(8)根据第二对数似然比Λ2、第二先验信息La2和第二系统信息Ls2求出第二外信息Le2;
(9)将第二外信息Le2经第一解交织器得到第一先验信息La1;
(10)重复上述步骤(2)-(4)及步骤(7)-(9)的译码过程,直至满足终止迭代译码准则;
(11)将第二对数似然比Λ2经第二解交织器后,进行硬判决得到最终的译码比特。
2.根据权利要求1所述的基于DVB-RCS标准的双二元Turbo码译码方法,其特征在于:所述步骤(1)的第一预译码器中第一前向递归因子α1的计算公式为:
第一后向递归因子β1的计算公式为:
其中,Sk表示编码器在k时刻的状态,z表示编码器在k时刻的输入,记为 z∈{00,01,10,11);
y表示译码器接收到的码字;
yk s1和yk s2分别表示在k时刻输入译码器的系统码的第一位和第二位,
yk p表示在k时刻输入译码器的校验位,
上述k在1~t之间取值,t为预译码长度,
No为噪声单边功率谱密度。
5.根据权利要求1所述的基于DVB-RCS标准的双二元Turbo码译码方法,其特征在于:所述步骤(4)中的第二交织器实现过程为:按交织地址将第一外信息Le1写入寄存器,然后按顺序地址读出,得到第二先验信息La2。
6.根据权利要求1所述的基于DVB-RCS标准的双二元Turbo码译码方法,其特征在于:所述步骤(5)中的第一交织器实现过程为:按顺序地址将整个译码器接收到的系统码写入寄存器,然后按交织地址读出,得到交织后的结果yk s3和yk s4,其中k在1~N之间取值,N为码字中系统码的长度。
7.根据权利要求1所述的基于DVB-RCS标准的双二元Turbo码译码方法,其特征在于:所述步骤(6)中的第二预译码器中第二前向递归因子α2的计算公式为:
第二后向递归因子β2的计算公式为:
上述公式中:
Sk表示编码器在k时刻的状态;z表示编码器在k时刻的输入,记为 z∈{00,01,10,11};
其中:sk p表示编码器在k时刻输出的校验位;
yk s3和yk s4分别表示中的系统码的第一位和第二位;yk p表示在k时刻输入译码器的校验位;
上述k在1~t之间取值,t为预译码长度;
No为噪声单边功率谱密度。
10.根据权利要求1所述的基于DVB-RCS标准的双二元Turbo码译码方法,其特征在于:所述步骤(9)中的第一解交织器实现过程为:按解交织地址将第二外信息Le2写入寄存器,然后按顺序地址读出,得到第一先验信息La1。
12.根据权利要求1所述的基于DVB-RCS标准的双二元Turbo码译码方法,其特征在于:所述步骤(11)中的硬判决是对最终的对数似然比 中的数据进行大小比较,最大者所对应的双比特被判决为最终的译码比特。
13.基于DVB-RCS标准的双二元Turbo码译码器,其特征在于硬件实现主要包括:乒乓RAM、分量译码器、系统信息运算器、外信息RAM、对数似然比RAM和硬判决器六个模块,其中:
所述的乒乓RAM由乒乓RAM1和乒乓RAM2组成,用于存储接收数据,接收到的第一帧数据先存入乒乓RAM1中,待第一帧数据存储完毕后,后续的分量译码器和系统信息运算器开始从乒乓RAM1中读取数据;此时如果第二帧数据到来,则将其存入乒乓RAM2,后续的分量译码器和系统信息运算器处理完乒乓RAM1中的数据后开始连续处理乒乓RAM2中的数据;此时如果第三帧数据到来,则将其存入乒乓RAM1,重复上述处理过程;
所述的分量译码器,对乒乓RAM采用时间复用的方式同时实现所述权利要求1中的第一预译码器、第一分量译码器、第二预译码器和第二分量译码器的预译码和分量译码的功能;
所述的系统信息运算器,用于计算权利要求1中所述的第一系统信息Ls1和第二系统信息Ls2;
所述的外信息RAM,采用时间复用的方式存储第一外信息Le1和第二外信息Le2,即按交织地址将第一外信息Le1或第二外信息Le2写入外信息RAM,然后按顺序地址读出以得到第二先验信息La2或第一先验信息La1;
整个译码器的实现过程为:每次迭代运算均分为两步进行,第一步从乒乓RAM中读出接收到的由发射端第一分量编码器输出的校验位,并按顺序地址读出接收到的系统码,将两者输入分量译码器,此时的分量译码器实现第一预译码器和第一分量译码器的功能并输出第一对数似然比Λ1,同时系统信息运算器根据按顺序地址从乒乓RAM中读出的接收到的系统码计算出第一系统信息Ls1,将第一对数似然比Λ1、第一外信息Ls1和第一先验信息La1输入加法器得到第一外信息Le1,将第一外信息Le1输入外信息RAM,外信息RAM输出第二先验信息La2;第二步从乒乓RAM中读出接收到的由发射端第二分量编码器输出的校验位,并按交织地址读出接收到的系统码,将其输入分量译码器,此时分量译码器实现第二预译码器和第二分量译码器的功能并输出第二对数似然比Λ2,同时系统信息运算器根据按交织地址从乒乓RAM中读出的接收到的系统码计算出第二系统信息Ls2,将第二对数似然比Λ2、第二系统信息Ls2和第二先验信息La2输入加法器得到第二外信息Le2,将第二外信息Le2输入外信息RAM,外信息RAM输出第一先验信息La1;重复上述过程直至满足迭代终止条件;迭代终止后,将分量译码器最后算出的对数似然比依次送入对数似然比RAM和硬判决器中,得到最终的译码比特。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007101785061A CN100546207C (zh) | 2007-11-30 | 2007-11-30 | 一种基于DVB-RCS标准的双二元Turbo码译码方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007101785061A CN100546207C (zh) | 2007-11-30 | 2007-11-30 | 一种基于DVB-RCS标准的双二元Turbo码译码方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101162908A true CN101162908A (zh) | 2008-04-16 |
CN100546207C CN100546207C (zh) | 2009-09-30 |
Family
ID=39297761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2007101785061A Expired - Fee Related CN100546207C (zh) | 2007-11-30 | 2007-11-30 | 一种基于DVB-RCS标准的双二元Turbo码译码方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100546207C (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102231632A (zh) * | 2011-05-26 | 2011-11-02 | 大唐移动通信设备有限公司 | Turbo编码/ Turbo译码方法及装置 |
CN106253912A (zh) * | 2016-07-27 | 2016-12-21 | 西安电子科技大学 | 兼容两代DVB‑RCS的Turbo译码装置及方法 |
CN106899313A (zh) * | 2017-02-27 | 2017-06-27 | 中国人民解放军国防科学技术大学 | 一种支持LTE标准的Turbo码译码装置及方法 |
CN108023670A (zh) * | 2016-11-04 | 2018-05-11 | 展讯通信(上海)有限公司 | 一种分组码译码方法及装置 |
CN109379088A (zh) * | 2018-12-13 | 2019-02-22 | 浙江天则通信技术有限公司 | 一种并行Turbo码迭代译码的方法及系统 |
CN106253912B (zh) * | 2016-07-27 | 2019-07-16 | 西安电子科技大学 | 兼容两代DVB-RCS的Turbo译码装置及方法 |
CN111130570A (zh) * | 2019-12-23 | 2020-05-08 | 东方红卫星移动通信有限公司 | 一种并行Turbo译码算法在LEO中应用的方法 |
CN113644919A (zh) * | 2021-08-11 | 2021-11-12 | 成都中科微信息技术研究院有限公司 | 一种提升DVB-RCS2中Turbo译码性能的方法及译码结构 |
CN113922868A (zh) * | 2021-12-13 | 2022-01-11 | 南京先锋硕通无线技术有限公司 | Dvb-rcs2 rl三涡轮迭代接收机及接收方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109660265B (zh) * | 2018-12-14 | 2021-08-31 | 山东大学 | 一种基于DVB-RCS标准的自适应双二元Turbo码编译码方法 |
-
2007
- 2007-11-30 CN CNB2007101785061A patent/CN100546207C/zh not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102231632A (zh) * | 2011-05-26 | 2011-11-02 | 大唐移动通信设备有限公司 | Turbo编码/ Turbo译码方法及装置 |
CN102231632B (zh) * | 2011-05-26 | 2013-04-10 | 大唐移动通信设备有限公司 | Turbo编码/ Turbo译码方法及装置 |
CN106253912A (zh) * | 2016-07-27 | 2016-12-21 | 西安电子科技大学 | 兼容两代DVB‑RCS的Turbo译码装置及方法 |
CN106253912B (zh) * | 2016-07-27 | 2019-07-16 | 西安电子科技大学 | 兼容两代DVB-RCS的Turbo译码装置及方法 |
CN108023670A (zh) * | 2016-11-04 | 2018-05-11 | 展讯通信(上海)有限公司 | 一种分组码译码方法及装置 |
CN106899313A (zh) * | 2017-02-27 | 2017-06-27 | 中国人民解放军国防科学技术大学 | 一种支持LTE标准的Turbo码译码装置及方法 |
CN109379088A (zh) * | 2018-12-13 | 2019-02-22 | 浙江天则通信技术有限公司 | 一种并行Turbo码迭代译码的方法及系统 |
CN109379088B (zh) * | 2018-12-13 | 2022-03-08 | 浙江天则通信技术有限公司 | 一种并行Turbo码迭代译码的方法及系统 |
CN111130570A (zh) * | 2019-12-23 | 2020-05-08 | 东方红卫星移动通信有限公司 | 一种并行Turbo译码算法在LEO中应用的方法 |
CN113644919A (zh) * | 2021-08-11 | 2021-11-12 | 成都中科微信息技术研究院有限公司 | 一种提升DVB-RCS2中Turbo译码性能的方法及译码结构 |
CN113644919B (zh) * | 2021-08-11 | 2024-04-16 | 成都中科微信息技术研究院有限公司 | 一种提升DVB-RCS2中Turbo译码性能的方法及译码结构 |
CN113922868A (zh) * | 2021-12-13 | 2022-01-11 | 南京先锋硕通无线技术有限公司 | Dvb-rcs2 rl三涡轮迭代接收机及接收方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100546207C (zh) | 2009-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100546207C (zh) | 一种基于DVB-RCS标准的双二元Turbo码译码方法 | |
CN101388674B (zh) | 一种译码的方法、译码器以及Turbo码译码器 | |
AU2001259481B2 (en) | Reduced-latency soft-in/soft-out module | |
CN102122964B (zh) | 一种基于fpga的高速rs编译码器实现方法 | |
CN100525119C (zh) | Turbo译码装置和Turbo译码方法 | |
CN101471674A (zh) | 低密度奇偶校验码译码方法及装置 | |
CN104025459A (zh) | 译码处理方法及译码器 | |
CN104092470A (zh) | 一种Turbo码译码装置及方法 | |
CN104579369A (zh) | 一种Turbo迭代译码方法和译码装置 | |
CN101969311A (zh) | 一种高速并行分段交错维特比译码方法 | |
CN100454768C (zh) | 非对数域最大后验概率Turbo译码方法 | |
CN106656216A (zh) | 一种针对Turbo乘积码的修正的软入软出译码方法 | |
CN102611462B (zh) | 一种ldpc-cc译码算法及译码器 | |
CN1328386A (zh) | 并行滑动窗最大后验概率算法及其高速Turbo码译码器 | |
CN102223204A (zh) | 基于全响应CPM和Turbo乘积码的编码调制方法 | |
CN102751996B (zh) | 高性能低复杂性分组乘积码tpc的译码方法 | |
CN102571107A (zh) | LTE系统中高速并行Turbo码的解码系统及方法 | |
Reddy et al. | A low complexity stopping criterion for reducing power consumption in turbo decoders | |
Cheng et al. | Optimizations of a hardware decoder for deep-space optical communications | |
CN103701475A (zh) | 移动通信系统中8比特运算字长Turbo码的译码方法 | |
CN100505600C (zh) | 一种实现缩短Turbo译码器关键路径的方法 | |
CN1148881C (zh) | 一种并行级连卷积码硬件解码装置的实现方法 | |
Liu | Convolutional coding & Viterbi algorithm | |
Sabir et al. | A real-time embedded software implementation of a turbo encoder and soft output Viterbi algorithm based turbo decoder | |
CN100490333C (zh) | 最大后验概率译码方法及译码装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090930 Termination date: 20191130 |
|
CF01 | Termination of patent right due to non-payment of annual fee |